SU729849A2 - Устройство дл исправлени ошибок - Google Patents
Устройство дл исправлени ошибок Download PDFInfo
- Publication number
- SU729849A2 SU729849A2 SU782694081A SU2694081A SU729849A2 SU 729849 A2 SU729849 A2 SU 729849A2 SU 782694081 A SU782694081 A SU 782694081A SU 2694081 A SU2694081 A SU 2694081A SU 729849 A2 SU729849 A2 SU 729849A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift register
- counter
- input
- output
- key
- Prior art date
Links
Description
(54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК
Изобретение относитс к технике св зи и вычиспительной технике и может использоватьс в системах передачи и хранени информации, подверженных воз действию помех. Из основного авт. св. Nb 432677 известно устройство дл исправлени ошибок, содержащее счетчик повторений выход которого соединен с входом ком мутатора, а вход - с входами первого и второго сумматоров и управл ющего ключа, другие входы гоэторого соединены с выходами первого и второго сумм торов, регистра сдвига и коммутатора, а выход - с входом регистра сдвига, сумматоры декодера, входы которых со динены с потенциальными выходами регистра сдвига, а выходы - с входами мажоритарного элемента, выход которог соединен с входом ключа, другой вход которого соединен с выходом коммутатора Q.. Декодирование кодовой комбинашш в устройстве, происходит следующим об разом: в начале принимаете мажоритарное решение по нескольким повторени м информации, а затем производитс дополнительное исправление ошибок. Недостатком известного устройства вл етс его низкое быстродействие. Цель изобретени - повышение быстродействи устройства. Это достигаетс тем, что в устройство дл исправлени ошибок, содержащее счетчик повторений, коколутатор, ключи, регистр сдвига, сумматоры, сумматоры декодера и мажорит ный элемент, введены дополнительный регистр сдвига, зключенный между входом второго клюla и выходом мажоритарного элемента, --четчик ошибок и элемент сравнени , первый вход которого подключен к входной шине, второй вход - к выходу мажоритарного элемента, а вызоод через счетчик ошибок - к одному из входов коммутатора .
На чертеже представлена структурна электрическа схема устройства дл исправлени ощибок.
Устройство содержит счетчик I повторений , первый ключ 2, сумматоры 3 и 4, коммутатор 5, второй ключ 6, регистр 7 сдвига, сумматоры 8 декодера, мажоритарный элемент 9, дополнительный регистр Ю сдвига, счетчик 11 ошибок , элемент 12 сравнени .
Устройство работает следующим образом ,
При приеме первой посылки сигнал с коммутатора 5 ставит первый ключ 2 в положение, при котором на вход регистра 7 сдвига проход т принимаемые символы, при этом второй ТСЛ.ЮЧ б закрыт .
По окончании приема первой посылки сигнал со счетчика 1 повторений поступает на коммутатор 5, последний ставит первый ключ 2 в положе1-ше, при котором на вход регистра 7 сдвига проход т сигналы с первого сумматора 3, работающего по правилу 1 + ,0+0 0,1 -4- О 2,0 + . Счетчик Ц ошибок устанавливаетс в нулевое состо ние .
При приеме второй посылки одноврем но производитс исправление ошибок в первой посылке с помощью сумматоров 8 декодера и мажоритарного элемента 9. Каждый символ второй посылки в элементе 12 сравнени сравниваетс с сооветствующим символом скорректированной первой посылки, котора записываетс в дополнительный регистр 1О сдвига. При несовпадении символов первой и второй посылки .элемент 12 сравнени выдает единичный сигнал, по которому счетчик 11 ошибок увеличивает свое состо ние на едитщцу.
В первом случае втора и скорректированна перва посылки отличаютс &эльще, чем на v W-максимальна
кратность ошибки, исправл емой корректирующим ко дом) символов.
О наличии ощибок, кратности больше , свидетельствует состо ние счетчика 11 ошибок. По окончании приема второй посылки сигналы со счетчика 1 пов1Х рений и счетчика 11 ошибок поступают на коммутатор 5, став щий первы ключ 2 в положение, при котором на вход регистра 7 сдвига проход т сигнал с выхода второго сумматора 4, работающего по правилу: 1+1 1, 0+0, , ,, где первыми записаны символы, поступающие из рег;исрра 7 сдвига. Одновременно с приемом третьей посылки производитс исправление ошибок с помощью сумматоров 8 декодера и мажоритарного элемента 9 и запись исправленной кодовой комбинации и дополнительный регистр 10 сдвига
По окончании -приема третьей посылки сигнал со счетчика 1 повторений поступает на коммутатор 5, который открывает второй- ключ 6 и исправленна кодова комбинаци выдаетс на выход устройства последовательным кодом. Кроме того, возможна выдача исправленной кодовой комбинации параллельным способом .
В другом случае втора и скорректировавша перва посылки отл1иаютс не больше, чем на символов, либо совпадают .
По окончании приема второй посылки сигналы схэ счетчика 1 повторений и счетчика 11 ошибок поступают на ком;мутатор 5, который оТ1фывает второй ключ 6 и исправленна перва посылка из дополнительного регистра 10 сдвига выдаетс на выход устройства.
Таким образом, устройство позвол ет произвести декод1фование кодовой комбинации , после приема двух посылок, т.е. имеет повышеиюе быстродействие в случае , если кратность ошибок не больше допустимой.
Claims (1)
1. Авторское свидетельство СССР М 432677, кл. Н ОЗ К 13/32, 1972.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782694081A SU729849A2 (ru) | 1978-12-07 | 1978-12-07 | Устройство дл исправлени ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782694081A SU729849A2 (ru) | 1978-12-07 | 1978-12-07 | Устройство дл исправлени ошибок |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU432677 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU729849A2 true SU729849A2 (ru) | 1980-04-25 |
Family
ID=20797521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782694081A SU729849A2 (ru) | 1978-12-07 | 1978-12-07 | Устройство дл исправлени ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU729849A2 (ru) |
-
1978
- 1978-12-07 SU SU782694081A patent/SU729849A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU729849A2 (ru) | Устройство дл исправлени ошибок | |
SU997254A2 (ru) | Устройство дл исправлени ошибок | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
JPS54154911A (en) | Data transmission system | |
SU944143A2 (ru) | Устройство дл передачи телеграмм | |
SU940299A1 (ru) | Устройство дл декодировани двоичных кодов Хемминга | |
SU1051709A1 (ru) | Устройство дл декодировани двоичных кодов Хемминга | |
SU1094034A2 (ru) | Устройство мажоритарной выборки сигнала | |
SU849517A1 (ru) | Устройство дл приема сообщений вСиСТЕМАХ пЕРЕдАчи иНфОРМАции C РЕшА-ющЕй ОбРАТНОй СВ зью | |
RU2023348C1 (ru) | Устройство для исправления ошибок при многократном повторении сообщений | |
SU681556A2 (ru) | Устройство дл исправлени ошибок | |
SU788406A1 (ru) | Устройство приема дискретной информации с решающей обратной св зью | |
SU432677A1 (ru) | Устройство для исправления ошибок | |
SU892714A1 (ru) | Устройство дл декодировани двоичных кодов хемминга | |
SU748871A1 (ru) | Декодирующее устройство дл систем телемеханики | |
SU1185614A1 (ru) | Устройство дл декодировани пакетных ошибок | |
SU843267A1 (ru) | Устройство защиты от ошибок | |
JPS56122251A (en) | Synchronous control system | |
SU512591A1 (ru) | Устройство выделени рекуррентного синхросигнала с исправлением ошибок | |
SU636810A1 (ru) | Устройство дл защиты телеграфных сообщений от ошибок | |
SU1005059A1 (ru) | Мажоритарное декодирующее устройство | |
SU433637A1 (ru) | Устройство для декодирования циклических линейных кодов | |
SU720773A1 (ru) | Устройство дл передачи дискретной информации | |
SU815908A1 (ru) | Декодирующее устройство двоичныхКОдОВ C КОРРЕКциЕй ОдиНОчНыХ ОшибОК |