SU788406A1

SU788406A1 - Устройство приема дискретной информации с решающей обратной св зью

Info

Publication number: SU788406A1
Application number: SU792728617A
Authority: SU
Inventors: Вячеслав Николаевич Карпов; Леонид Павлович Коричнев; Виктор Николаевич Лагуткин; Александр Николаевич Пылькин
Original assignee: Рязанский Радиотехнический Институт
Priority date: 1979-02-22
Filing date: 1979-02-22
Publication date: 1980-12-15

Description

(54) УСТРОЙСТВО ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ

1

Изобретение относитс к устройствам электросв зи и может использоватьс , например , в аппаратуре передачи данных.

Известно устройство приема дискретной информации с решающей обратной св зью, содержащее блок управлени , выходы которого подключены соответственно к управл ющему входу первого блока декодировани , входам блока формировани и передачи сигналов обратной св зи и приемного запоминающего блока 1.

Однако известное устройство при обеспечении заданной достоверности приема не обеспечивает заданную скорость передачи информации.

Цель изобретени - повыщение скорости передачи информации при обеспечении заданной достоверности приема.

Дл достижени цели в устройство приема дискретной информации с рещающей об ратной св зью, содержащее блок управлени , выходы которого подключены соответственно к управл ющему входу первого блока декодировани , входам блокам формировани и передачи сигналов обратной св зи и приемного запоминающего блока, введены последовательно соединенные первый элемент НЕ, первый элемент И и элемент ИЛИ, а также второй элемент И-и последовательно соединенные второй блок декодировани , второй элемент НЕ и третий элемент И, выход которого подключен ко входу блока управлени , при этом информационные и управл ющие входы первого и второго блоков декодировани объединены, а первый и второй выходы первого блока декодировани подключены соответственно к второму входу первого элемента И и входу первого элемента НЕ, объединенному с первым входом второго элемента И и вторым входом третьего элемента И, причем второй выход второго блока декодировани через последовательно соединенные второй элемент И и элемент ИЛИ подключен к второму входу приемного запоминающего блока.

На чертеже представлена структурна электрическа схема предлагаемого устройства .

Устройство содержит первый блок 1 декодировани , первый элемент И 2, первый элемент НЕ 3, второй блок 4 декодировани , второй элемент И 5, элемент ИЛИ 6, приемный запоминающий блок 7, второй элемент НЕ 8, третий элемент И 9, блок 10 управлени , блок 11 формировани и передачи сигналов обратной св зи.

Устройство работает следующим образом .

Кодовые комбинации с выхода дискретного канала св зи (ДКС) поступают на вход двух блоков 1 и 4 декодировани , в которых осуществл етс декодирование по принципу синдромного декодировани , т.е. с определением значений синдромов. Причем сигнал на выходе первого блока 1 декодировани по вл етс в случае, если в первом блоке 1 декодировани обнаружена ошибка в прин той комбинации, а сигнал на выходе второго блока 4 декодировани по вл етс в случае, если синдром вл етс исправл ющим , т.е. Di.ucn(- Сигналы на выходе блока 10 управлепи осуществл ют временную синхронизацию и управление блоками 1 и 4 декодировани . Рассмотрим три варианта работы предлагаемого устройства.

1.Прием комбинаций без ошибок (или с ошибками, не обнаруженными блоками 1 и 4 декодировани ).

Блоки 1 и 4 декодировани формируют нулевые синдромы - сигналы на втором выходе блока 1 декодировани и первом выходе блока 4 декодировани отсутствуют. Сигнал на выходе первого элемента НЕ 3 разрешает запись через первый элемент И 2 и элемент ИЛП 6 декодируемой блоком 1 декодировани комбинации, прин той без ошибок или с необнаруженными ошибками, в приемный запоминающий блок 7, затем данна комбинаци с приемного запоминающего блока 7 выдаетс потребителю.

2.Прием комбинаций с ошибками, исправл емыми вторым блоком 4 декодировани .

В этом случае на втором выходе первого блока 1 декодировани формируетс сигнал «Обнаружение ошибок (Dj 0), а на пер . вом выходе второго блока 4 декодировани - сигнал «Возможность исправлени , а именно синдром Di дл коррекции ошибок. Тогда сигнал с выхода первого элемента НЕ 3, подаваемый на вход первого элемента И 2, отключает первый блок 1 декодировани от приемного запоминающего блока 7, и этот же сигнал, подаваемый на первый вход второго элемента И 5, подключает второй блок 4 декодировани через второй элемент И 5 и элемент ИЛИ 6 к приемному запоминающему блоку 7. Исправл ема кодова комбинаци с второго блока 4 декодировани через второй элемент И 5 и элемент ИЛИ 6 записываетс в приемный запоминающий блок 7, а затем выда . етс потребителю, чем повышаетс эффективна скорость передачи за счет уменьшени числа переспросов ощибочных комбинаций .

3. Прием комбинаций с ошибками, которые обнаруживаютс первым блоком 1 декодировани , но не могут быть исправлены, а также обнаружены вторым блоком 4 декодирова .ни .

В этом случае сигнал с первого выхода второго блока 4 декодировани через второй элемент НЕ 8 разрешает прохождение сигнала «Обнаружение ошибок со второго выхода первого блока 1 декодировани через третий элемент И 9 на вход блока 10 управлени . По этому сигналу блок 10 управлени стирает записанную в приемный запоминающий блок 7 через второй элемент И 5 и элемент ИЛИ 6 комбинацию с второго блока 4 декодировани , а по сигналу блока 10 управлени через блок 11 производит запрос искаженной кодовой комбинации по каналу обратной св зи.

Предлагаемое устройство увеличивает эффективную скорость передачи на 25-40% при обеспечении заданной достоверности

приема. е

Claims

Формула изобретени

Устройство приема дискретной информации с решающей обратной св зью, содержащее блок управлени , выходы которого подключены соответственно к управл ющему входу первого блока декодировани , входам блока формировани и передачи сигналов обратной св зи и приемного запоминаюа щего блока, отличающеес тем, что, с целью повышени скорости передачи информации при обеспечении заданной достоверности приема , введены последовательно соединенные первый элемент НЕ, первый элемент И и элемент ИЛИ, ,а также второй элемент И

и последовательно соединенные второй блок декодировани , второй элемент НЕ и третий элемент И, выход которого подключен ко входу блока управлени , при этом инфор .мационные и управл ющие входы первого

Р и второго блоков декодировани объединены , а первый и второй выходы первого блока декодировани подключены соответственно к второму входу первого элемента И и входу первого элемента НЕ, объединенному с первым входом второго элемента И и

s вторым входом третьего элемента И, причем второй выход второго блока декодировани через последовательно соединенные второй элемент И и элемент ИЛИ подключен к второму входу приемного запоминающего блока.

Источники информации,

прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 187395, кл. G 06 F 11/08, опублик. 1965 (прототип).