SU1287295A1 - Устройство дл коррекции ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование в аппарате передачи и хранени  циф- рювой информации позвол ет повысить надежность функционировани  и достоверность выходной информации. Устройство содержит блок 27 суъматоров , буферньй регистр 1, дешифратор 19 и блок 21 ключей. Благодар  введению генератора 12 кода, второго дешифратора 205 трех блоков 22,24 ключей , восьми буферных регистров 2 - 9, счетчика 13, п ти пороговых ментов 14-18, двух элементов 25, 26 сравнени , трех элементов И 31 - 33, двух элементов ИЛИ 29, 30,элемента И-НЕ 28, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34, элемента ИГИ-НЕ 35, генератора 0 тактовых импульсов и распределител  11 импульсов обеспечиваетс  возможность коррекции двух ошибок, причем уже на входе устройства осуш.ествл ет- с  отбраковка некорректируемых ошибок , что повышает надежность работы устройства. j-ш.

Description

57

39

11

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре передачи и хранени  цифровой информации.

Цель изобретени .- повышение на- дежности функционировани  и достоверности выходной информации.

На чертеже приведена функциональна  схема устройства.

Устройство дл  коррекции ошибок содержит буферные регистры 1-9 с первого по дев тьА, генератор 10 тактовых импульсов, распределитель 1 импульсов, генератор 12 кода, счетчик 13э пороговые элементы 14-18 с первого по п тый, первьй и второй дешифраторы 19,20, блоки 21-24 ключей с первого по четвертый, первый и второй элементы 25,26 сравнени , блок 27 сумматоров, элемент 28 И-НЕ, первый и второй элементы 29,30 ИЛИ, первый, второй и третий элементы 31, 32,-33 И, элемент 34 ИСКЛОЧАКЩЕЕ ИЛИ, элемент 35 ИПИ-НЕ. На чертеже обозначены также первые, вторые, третьи и четвертый входы 36-39 и выходы 40 устройства.

Устройство предназначено дл  коррекции двух ошибок в информации, представленной блочным кодом, например кодами БЧХ или Рида-Соломона, в поле Галуа G F (2) .

Генератор 12 кода служит дл  вычислени  ошибок е; и е: по компонентам Sg5 4 синдрома и величинам D, X, Y, i, j, где D - приведенный коэффициент многочлена локаторов ошибок, D oi +c :J сС (1 + х:); X,Y - вспомогательные величины, X + + й, Y 1 +06 ; i,j - номера пози- ций ошибок. Генератор 12 реализуетс  например, в соответствии с правила

.-

ми

or-So + S,

-So + Si. Y D

e;

5 1Soj; S So Sj D X D

Величины S, S,, D, X, Y, i, j вычисл ютс  в соответствующем декоде ре и поступают на первые входы 36 устройства дл  коррекции ошибок, на вторые его входы 37 поступают соответствующие информационные символы. На третьи входы 38 поступают номера позиций, отмеченных флагами маркировани  (контролируемое i и контролируемое j). На четвертый вход

39 поступают флаги марк1тро1 ани  нен - дежньгк ctMBO.rioB в кодовом блоке.

Порогоные элементы 14-18 могут быть выполнен. на элементе сравнени  и ре истре S вьгходь которого подключены к соответствующим первым входам элемента сравнени , вторые входы и в-ьгход которог о  вл ютс  соответственно входами и выходом порогового элемента . В регистрах пороговых элементов 14,5 и 16 записаны ограничительные числа Zg, ниже которых не существует решений однородной системы уравнений вида

S, х: )i . о

fO , 20

35 ,

25

30

45

50

( где S - компоненты синдрома) относительно локаторов 00 , кроме 0. В регистры пороговых элементов 17,18 записано число п-1, где п - количество символов в кодовом блоке.

Дешифраторы 19,20 обеспечивают дешифрацию номеров ошибочных позиций .

Устройство дл  коррекции ошибок работает следующим образом.

Счетчик 13 подсчитывает число N флагов маркировани  ненадежных символов в кодовом блоке, поступающих со входа 39. При выполнении неравенства Nр Z,5 сигнал с выхода пер- вого порогового элемента 14 разрешает прохождение с регистра 1 компонентов SQ, S, синдрома и величин D,X,Y, i, j на соответствующие входы генератора 12 кода. Вычисленные в генераторе 12 ошибки и е; записываютс  соответственно в регистры 2 и 3.

Параллельно номера i,j ошибочных позиций поступают на пороговые элементы соответственно 17 и 8, При выполнении неравенства i s п - 1 () открываетс  блок 23 (24) ключей, благодар  чему номер i (j) записьшаетс  в регистр 4 (5) и сразу поступает на соответствующие вхо-.. ды элемента 25 (26) сравнени , где сравниваетс  с номерами позиций, отмеченных флагами маркировани , поступающими со входов 38 (контролируемое i - на элемент 25, контролируемое j - на элемент 26). При совпадении чисел на обоих входах элемента 25 (26) в регистр 8 (9) записываетс  единица, при несовпадении - нуль.

По окончании времени Гвремени прохождени  информационны символов кодового блока) из распределител  II импульсов, тактируемого генератором 10, приходит первый считьшающий импульс на регистр 2, Ошибка е считываетс  из него на блок 2 ключей, на другой информационный вход которого дешифрируетс  номер позиции ошибки i из ре- гистра 4 в дешифраторе 19 только по разрешающему управл ющему сигналу от элемента 31 , Этот сигнал вырабатьшаетс , если на оба выхода элемента 31 И поступают соответственно из регистров 8 и 9 (без считьтани ) единицы как сигналы соответствующих совпадений. При этом ошибка е- и дешифрованный номер ее позиции (ад- рее проходит блок 21 ключей,после чего ошибка е суммируетс  в блоке 27 сумматоров с информацией, поступившей со входа 37, по дешифрированному адресу. Одновременно информаци  из регистра 5 переписьшаетс  в регистр 6. По второму импульсу считывани  от распределител  I1 считываетс  ошибка е; из регистра 3, а j - из регистра 6 с дешифрирование номера ее позиции (адреса) в дешифраторе 20 в случае разрешающей единицы с элемента 31 И, котора  открывает дл  блок 22 ключей. В результате ошибка 6: суммируетс  в блоке 27 сумматоров с информацией, поступившей ранее со входа 37 в ви- де одового блока информационных символов , по адресу из дешифратора 20. Tpet-ий импульс от распределител  I 1 считьшает полученную информацию из блока 27 сумматоров в регистр 7, параллельно сбрасываютс  регистры 2,3 и 6.

Одновременно происходит анализ сигналов во вспомогательных устройствах Из регистров 8 и 9 сигналы поступают на элемент 34 ИСКЛЮ- ЧАМЦЕЕ ИЛИ и элемент 25 ИЛИ-НЕ. В случае прихода только одной едини- цы от регистров 8, 9 единицу на выход выдает только элемент 34. Эта единица поступает на вход элемента 32 И, на другой вход которого в случае необходимости маркировани  ненадежных символов в предлагаемом устройстве поступает единица с выхода второго порогового элемента 5,

как результат сравнени  числа Np, поступившего со счетчика 13, с огра ничительным числом 7.,по неравенств Npfr Z.. В этом случае на элемент 29 ИЛИ поступает единица с выхода элемента 32 И. В случае прихода от регистров 8 и 9 только нулей элемент 35 ИЛИ-НЕ в свою очередь посылает на элемент 30 ИЛ единицу. . На выходе элемента 30 ИЛИ единица по вл етс  и в том случае, если на выходах пороговых элементов 17,18 по витс  хот  бы один нуль - признак невыполнени  неравенства i,j и п-1,прн этом соединенный с ними элемент 28 И-НЕ выдает единицу на другой вход элемента 30 ИЛИ.

В обоих случа х элемент 30 ИЛИ выдает единицу на элемент 33 И, который пропускает этот сигнал маркировани  на элемент 29 ИЛИ только в случае прихода единицы с выхода порогового элемента 6, если вьшол- н етс  неравенство дл  числа флагов предыдущего маркировани  N-, поступающего со счетчика 13, и числа Z. Во всех этих случа х необходимости маркировани  флагом элемент 29 ИЛИ пропускает сигнал маркирова- НИН единицу на второй информационный вход (вход указател  ошибок) регистра 7 и записывает ее там, как флаг маркировани  ненадежных символо всего прин того кодового блока. После этого четвертьй импульс от распределител  11 сбрасьшает информацию в счетчике 13, генераторе 12 код и в регистрах 4,5,8 и 9. П тый импульс от распределител  1I считывает информацию из регистра 7 на выходы 40 устройства, а шестой сбрасывает информацию из регистра 7 и блока 27 сумматоров. В результате устройство готово к обработке информации из следукнцего принимаеного кодового блока.

Таким образом, устройство обеспечивает коррекцию двух ошибок. Кроме того, благодар  тому, что отбраковка данных осуществл етс  на входе, устройство не работает от некорректи руемой информации, вследствие чего не работает вхолостую, не перегружаетс , характеризуетс  больш1-1М сроком службы, меньшим количеством сбоев и отказов, а следовательно, более высокой надежностью.

51

Claims (1)

1. Формула изобретени 

   Устройство дл  коррекции ошибок, содержащее блок сумматорон, первый бу(Ъерный регистр, информационные входы которого  вл ютс  соответствующими первьми входами устройства, первьш дешифратор, выходы которот о соединень с соответствующими первыми информационными входами первого блока ключей, отличающее - с   тем, чт о, с целью повьшшни  надежности устройства и достоверности выходной информации, в него введены второй дешифратор, второй, третий и четвертый блоки ключей, генератор тактовых; импульсов, распределитель импульсов, пороговые элементы элементы И, элементы ИЛИ, элемент И-НЕ, элемент liJIH-HE, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы сравнени , буферные регистры с второго по дев тый , генератор кода и счетчик, выходы которого подключены к соответ- ствукщим входам первого, второго и третьего пороговых элементов, выход первого порогового элемента соединен с управл ющим входом первого буферного регистра, выходы которого с первого по п тый соедютены с соответствующими информационными входами генератора кода, первые и вторые выходы которого соединены с соответст- вугацими информационньии входами соответственно второго и третьего буферных: регистров, шестые выходы первого буферного регистра подключены к .соответствующим информационным входа генератора кода, информационным входам третьего блока ключей и входам четвертого порогового элемента, выход которого соединен с первым входом элемента И-НЕ и с управл ющим входом блока ключей,, выходы которого соединены с соответствующими информационными входами четвертого буферного регистра, выходы ко- , торого подключены к соответствующиз-) лервым входам первого элемента сравнени  и информационным входам первого дешифратора, седьмые выходы первого буферного регистра подключены к соответствующим информационным входам генератора кода, информационным входам четвертого блока ключей и входам п того порогового элемента выход которого соединен с вторым входом элемента И-.ЧЕ и управл ющим ВХОДОМ четвертого блока ключей, вы

   0

   ходы которог о соединены с сскггвет- c i ymmviMH информа 1ИО иыми лходв-ми п того буферного регистра, вьгходы которого подключены к соответствующим парным лходам второго элемента срав- ненн  и информационньм входам лтесто- го буферного регистра 5 выходы которого подключены к соответствующим ин- формационньм входам второго дешифратора , выходы которого соединены с соответству ощш.1и первыми информационными входами второго блока ключей, выходы второго и третьего буферных регистров соединены с соответствую- 5 шими вторыми информационными входами соотБбтственно первого и второго блоков ключей, первые и вторые выхо- Д о1 которых соответственно объединены и подключены соответственно к адрес- иьм и первым информационным входам блока сумматоров, выходы которого соединень с соответствующими первыми информационными входами седьмого буферного регистра, выходы первого и второго элементов сравнени  соеди-  ви. с информационными входами соответственно восьмого и дев того буферных регистров, выходы которых подключены соответственно к первым и вто- ръш входам первог о элемента И, эле кер.:та ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента ИЛИ- Ш, выход первого элемента И подключен к управл ющим входам дешифраторов и первого и второго блоков ключей, выходы элемента И-НЕ и элемента ИЛИ-НЕ соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы второго и третьего пороговых элементов подключены к первым входам соответствующих элементов И, выходы элемента ИСКЛЮЧАЮГЦЕЕ Ш1И и первого элемента ИЛИ подключены к вторым входам соответственно второго и третьего элементов И, выходы которых соедин нь соответственно с первым и вторым входами второго элемента ИЛ15, выход которого подключен к второму информационному входу седьмого буферного регистра, выход генератора тактовых импульсов соединен с входом распределител  импульсов , первый выход которого подключен к входу считывани  второго буферного рег ЕСТра, второй выход соединен с входами считьтани  третьего и шестого буферных регистров, третий В1:1ход подключен к входу считывани  блока сумматоров и входам сброса

   0

   5

   0

   5

   0

   55

   7 12872958

   второго, третьего и шестого буферныхрегистра и блока сумматоров, вто- регистров, четвертый выход распре-рые информационные входы которого делител  импульсов подключен к нхо- вл ютс  вторыми входами устройства, дам сброса счетчика, генератора кода,вторые входы элементов сравнени  четвертого, п того, восьмого и дев -5  вл ютс  третьими входами устройст- того буферных регистров, п тый выходва, вход счетчика  вл етс  четвер- соединен с входом считьгоани  седьмо-тым входом устройства, выходы седьмого -буферного регистра, шестой выход -го буферного регистра  вл ютс  выхо- с входами сброса седьмого буферногодами устройства.