KR0166268B1 - 리드 솔로몬 복호기용 블록 동기신호 생성장치 - Google Patents

리드 솔로몬 복호기용 블록 동기신호 생성장치 Download PDF

Info

Publication number
KR0166268B1
KR0166268B1 KR1019950045866A KR19950045866A KR0166268B1 KR 0166268 B1 KR0166268 B1 KR 0166268B1 KR 1019950045866 A KR1019950045866 A KR 1019950045866A KR 19950045866 A KR19950045866 A KR 19950045866A KR 0166268 B1 KR0166268 B1 KR 0166268B1
Authority
KR
South Korea
Prior art keywords
signal
reed solomon
output
error
value
Prior art date
Application number
KR1019950045866A
Other languages
English (en)
Other versions
KR970031382A (ko
Inventor
권오상
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950045866A priority Critical patent/KR0166268B1/ko
Publication of KR970031382A publication Critical patent/KR970031382A/ko
Application granted granted Critical
Publication of KR0166268B1 publication Critical patent/KR0166268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 리드 솔로몬 복호기용 블록 동기신호 생성장치에 관한 것으로, 복조기(34)에서 출력된 신호와 리드 솔로몬 복호기(36)에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부(40) 및, 상기 에러율 추정부(40)에서 출력된 에러율에 따라 블록 동기신호를 발생하여 상기 리드 솔로몬 복호기(36)로 입력하는 동기신호 발생부(50)를 포함하여 구성되어, 에러율 추정을 통해 리드 솔로몬 복호기용 블록 동기신호를 생성함으로써 데이터 전송 효율을 증가시킬수 있는 것이다.

Description

리드 솔로몬 복호기용 블록 동기신호 생성장치
제1도는 일반적인 디지털 송신 시스템의 개략적인 구성도.
제2도는 (a)는 트랜스포트(transport) 패킷의 구조도.
(b)는 솔로몬 부호화된 리드 솔로몬 에러 보호 패킷의 구조도.
제3도는 일반적인 디지털 수신 시스템의 개략적인 구성도.
제4도는 일반적인 리드 솔로몬 복호기의 개략적인 구성도.
제5도는 본 발명에 따른 리드 솔로몬 복호기용 블록 동기신호 생성장치를 포함하는 디지털 수신 시스템의 구성도.
제6도는 본 발명에 따른 블록 동기신호의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
32 : 수신 안테나 34 : 복조기
36 : 리드 솔로몬 복호기 38 : 소스 디코더
40 : 에러율 추정부 42 : 지연부
44 : 리드 솔로몬 부호기 46 : 제1비교기
48 : 제1계수기 50 : 동기신호 발생부
52 : 제2계수기 64 : 제1비교기
본 발명은 리드 솔로몬 부호기(R-S decoder : Reed-Solomen decoder)용 동기 신호를 생성하는 장치에 관한 것으로, 특히 에러율 추정을 통해 리드 솔로몬 복호기용 블록 동기신호를 생성함으로써 데이터 전송 효율을 증가시킬 수 있는 리드 솔로몬 복호기용 블록 동기신호 생성장치에 관한 것이다.
일반적인 디지털 송신 시스템은 제1도에 도시된 바와 같이, 신호원을 디지털 데이터로 변환한 다음 압축하여 출력하는 소스엔코더(2)와; 상기 소스엔코더(2)에서 압축되어 출력된 데이터를 에러 정정 부호화하여 출력하는 채널엔코더(4); 상기 채널엔코더(4)에서 출력된 데이터를 변조하여 출력하는 변조기(6) 및; 상기 변조기(6)에서 변조된 신호를 송신하는 안테나(8)를 포함하여 구성된다.
상기와 같은 디지털 송신 시스템에 있어서, 소스엔코더(2)는 입력 신호를 디지털 데이터로 변환한 다음 압축하여 채널엔코더(4)로 출력하고, 상기 채널엔코더(4)는 상기 소스엔코더(2)에서 압축되어 출력된 데이터를 에러 정정 부호화하여 변조기(6)로 출력하는 것이다.
그리고, 상기 변조기(6)는 상기 채널엔코더(4)에서 출력된 데이터를 변조하여 안테나(8)를 통해 송신하는 것이다.
이때, 상기 채널엔코더(4)는 전송로를 통해 전송된 데이터를 수신시에 발생된 에러를 검출하거나 정정하는데 사용되는 데이터를 부가하여 수신된 신호의 신뢰도를 높이는 작용을 하게 된다.
상기와 같은 채널엔코더(4)에서 많이 사용하는 채널 부호화 방식의 일예로는 리드 솔로몬 부호화 방식이 있다.
이러한 리드 솔로몬 부호화 방식에 의해 형성된 리드 솔로몬 코드는 통신 및 컴퓨터 기억 시스템등에 폭넓게 사용될 뿐만 아니라 재밍에 대항하기 위한 한 방법으로서 비밀 통신 시스템에서 리드 솔로몬 코드를 사용하기도 한다.
상기 리드 솔로몬 코드에 사용되는 갈로이스체 GF(2m)는 2m개의 원소를 갖는 수체계(number system)이다. 이러한 수체계를 하드웨어로 구현시에 각 원소들은 모두 m개의 바이너리 디짓트로 표현될 수 있다는 장점이 있으므로, 리드 솔로몬 코드와 같은 에러 정정 코딩 및 데이터 암호화 분야에 갈로이스체 GF(2m)가 널리 사용되고 있다.
상기와 같은 갈로이스체 GF(2m)에 의한 코드 심벌을 가지는 리드 솔로몬 코드에 있어서, 정보 다향식을 (d(x)=Cn-kxn-k+Cn-k+1xn-k+1+…+Cn-1xn-1)라 하고, 검사 다항식을 (p(x)=C0+C1x+…+Cn-k-1xn-k-1)라고 하면, 엔코딩된 리드 솔로몬 코드 다항식은 하기 제1식과 같이 정보 다항식과 검사 다항식을 더한 값으로 표현된다.
따라서, n개 심벌의 벡터(c0, c1, …,cn-1)에 대응되는 엔코딩된 리드 솔로몬 코드 다항식 c(x)이 발생 다항식 g(x)의 곱이라면 상기 n개 심벌의 벡터(c0, c1, …,cn-1)가 코드 위드가 된다.
상기와 같이 리드 솔로몬 엔코딩하는 방법은 정보 다항식 d(x)과 발생 다항식 g(x)으로부터 검사 다항식 (px)을 찾는 것이며, 이것은 d(x)를 g(x)로 나눔으로써 성취될 수 있고, 그 결과는 몫 q(x)와 나머지 γ(x)로 나타난다.
즉, 하기 제2식과 같이 표현되는 것이다.
d(x) = q(x)g(x) +γ(x) …… 제2식
그리고, 상기 제2식을 제1식에 대입함으로써, 하기 제3식이 얻어진다.
c(x) = p(x)+ q(x)g(x) +γ(x) …… 제3식
만약, 검사 디지트 p(x)를 -γ(x)라고 정의하면 하기 제4식이 얻어진다.
c(x) = q(x)g(x) …… 제4식
즉, 코드 다항식 c(x)이 발생 다항식 g(x)의 곱이다.
따라서, 리드 솔로몬 부호기는 상기 검사 다항식 p(x)를 얻기 위해 위해서 언급한 나눗셈 과정을 수행하며, 발생 다항식 g(x)로 나눔으로써 나머지γ(x)를 위한 하드웨어는 시프트 레지스터를 g(x)에 따라 연결하여 구현할 수 있다.
상기와 같은 방법으로, 입력되는 데이터 비트 스트림을 188 바이트의 트랜스포트 데이터 패킷당 16개의 패리팅(parity) 바이트를 붙여 204 바이트의 리드 솔로몬 에러 보호 패킷을 출력하는 것이다.
즉, 제2도 (a)는 트랜스포트(transport) 패킷의 구조도로서, 트랜스포트 패킷은 188 바이트로 이루어지며, 제2도(b)는 트랜스포트 패킷을 리드 솔로몬 부호화하여 출력된 리드 솔로몬 에러 보호 패킷의 구조도로서, 188 바이트의 트랜스포트 패킷당 16개의 패리티(parity) 바이트를 붙여 204 바이트의 리드 솔로몬 에러 보호 패킷을 출력하는 것이다.
상기와 같이 리드 솔로몬 부호화 방식에 의해 부호화된 데이터는 제3도에 도시된 디지털 수신 시스템에 의해 복호화되는 것이다.
즉, 제3도에 도시된 디지털 수신 시스템은, 디지털 송신 시스템에서 전송된 신호를 수신안테나(12)와; 상기 수신안테나(12)에 수신된 신호를 복조하여 출력하는 복조기(14); 상기 복조기(14)에서 출력된 신호를 에러 정정 복호화하여 출력하는 채널디코더(16) 및; 상기 채널 디코더(16)에서 출력된 신호를 복원하여 출력하는 소스디코더(18)에 포함하여 구성되어 있다.
상기와 같이 구성된 디지털 수신 시스템에 있어서, 수신안테나(21)는 디지털 송신 시스템에서 전송된 신호를 수신하여 복조기(14)로 출력하고, 상기 복조기(14)는 상기 수신안테나(12)를 통해 수신된 신호를 복조하여 출력하는 것이다.
이때, 상기 복조기(14)에 의해 복조된 신호는 아날로그-디지탈 변환기에 의해 디지털 신호로 변환된 다음 채널 디코더(16)로 출력하는 것이다.
그리고, 상기 채널 디코더(16)는 상기 복조기(14)에서 출력된 신호를 에러 정정 복호화하여 소스디코더(18)로 출력하고, 소스디코더(18)는 상기 채널 디코더(16)에서 출력된 신호를 복원하여 원 신호를 출력하는 것이다.
이때, 디지털 송신 시스템에서 솔로몬 부호화 방식으로 에러 정정 부호화되었으므로, 상기 채널 디코더(16)는 리드 솔로몬 복호기를 사용하여야 한다.
이러한 리드 솔로몬 복호기는 제4도에 도시된 바와 같이, 리드 솔로몬 부호화된 수신신호(r(x))로부터 신드롬(Si)을 계산하여 출력하는 신드롬계산부(20)와; 상기 신드롬(Si)을 입력받아 에러가 발생한 위치인 에러위치다항식(σ(x))을 찾아 출력하는 에러위치추출부(22); 상기 에러위치다항식(σ(x))을 입력받아 에러값(e(x))을 찾아 출력하는 에러계산부(24); 상기 수신신호(r(x))를 타임 델레이시켜 출력하는 지연부(26) 및; 상기 딜레이부(26)를 통해 출력된 수신신호(r(x))와 상기 에러계산부(24)에서 출력된 에러값(e(x))을 배타 논리합하여 리드 솔로몬 복호화된 데이터(c(x))를 출력하는 배타논리합(28)을 포함하여 구성된다.
이때, 상기 신드롬계산부(20)로 입력되는 수신신호(r(x))의 순서는 리드 솔로몬 부호화된 순서의 역순으로 입력된다.
즉, N개의 코드 워드인 경우, 솔로몬 부호화된 순서인 r0, r1, …,rN-1대신에 역순인 rN-1,rN-2,…,r0순으로 신드롬계산부(20)로 입력된다.
따라서, 디지털 송신 시스템에서 리드 솔로몬 부호화 방식으로 에러 정정 부호화된 신호는 상기와 같은 리드 솔로몬 복호기에 의해 에러 정정 복호화되는 것이다.
이때, 상기와 같은 리드 솔로몬 복호기로 입력되는 신호는 전송 채널상에서 잡음이 발생되므로 상기 리드 솔로몬 복호기로 입력되는 신호는 전송 에러를 포함하게 된다.
그리고, 리드 솔로몬 복호기가 상기와 같이 전송 채널 에러가 발생된 신호를 에러 정정 복호화하여 원래의 값을 찾아 내므로 입력 에러율보다 현저하게 낮은 에러율을 가지는 값을 출력하게 되는 것이다.
그러나, 상기와 같은 리드 솔로몬 부호화 및 복호화 방식은 트랜스포트 패킷(블록)의 동기를 맞추기 위해 각 트랜스포트 패킷(블록)의 첫 번째 바이트를 특정한 값으로 전송함으로써, 데이터 전송 효율이 감소되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 에러율 추정을 통해 리드 솔로몬 복호기용 블록 동기신호를 생성함으로써 데이터 전송 효율을 증가시킬 수 있는 리드 솔로몬 복호기용 블록 동기신호 생성장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 리드 솔로몬 복호기용 블록 동기신호 생성장치는, 수신안테나를 통해 수신된 신호를 복조하여 출력하는 복조기와 상기 복조기에서 출력된 신호를 에러 정정 복호화하여 출력하는 리드 솔로몬 복호기를 포함하여 구성된 디지털 수신기에 있어서, 상기 복조기에서 출력된 신호와 상기 리드 솔로몬 복호기에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부 및, 상기 에러율 추정부에서 출력된 에러율에 따라 블록 동기신호를 발생하여 상기 리드 솔로몬 복호기로 입력하는 동기신호 발생부를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제5도는 본 발명에 따른 리드 솔로몬 복호기용 블록 동기신호 생성장치를 포함하는 디지털 수신 시스템의 구성도로서, 본 발명에 다른 리드 솔로몬 복호기용 블록 동기신호 생성장치는, 디지털 송신 시스템에서 전송된 신호를 수신하는 수신안테나(32)와; 상기 수신안테나(32)를 통해 수신된 신호를 복조하여 출력하는 복조기(34); 상기 복조기(34)에서 출력된 신호를 에러 정정 복호화하여 출력하는 리드 솔로몬 복호기(36); 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 복원하여 출력하는 소스 디코더(38); 상기 복조기(34)에서 출력된 신호와 상기 리드 솔로몬 복호기(36)에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부(40) 및; 상기 에러율 추정부(40)에서 출력된 에러율에 따라 블록 동기신호를 발생하여 상기 리드 솔로몬 보호기(36)로 입력하는 동기신호 발생부(50)를 포함하여 구성되어 있다.
그리고, 상기 에러율 추정부(40)는, 상기 복조기(34)에서 출력된 신호를 지연시켜 출려하는 지연부(42)와; 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 에러 정정 부호화하여 출력하는 리드 솔로몬 부호기(44); 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 에러발생신호를 출력하는 제1비교기(46) 및; 상기 에러발생신호를 일정시간 동안 계수한 값과 기준 값을 비교하여 인에이블 신호를 출력하는 제1계수기(48)를 포함하여 구성되어 있다.
그리고, 상기 제1 비교기(46)는 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 두 입력 신호가 서로 틀린 경우에 하이신호를 출력하고, 두 입력 신호가 동일한 경우에는 로우 신호를 출력하도록 되어 있다.
또한, 상기 제1 계수기(48)는, 상기 제1비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값과 기준값을 비교하여 계수값이 기준값보다 크면 로우의 인에이블 신호를 출력하고, 상기 계수값이 기준값 보다 작으면 하이의 인에이블 신호를 출력하도록 되어 있다.
이때, 상기 제1계수기(48)는 상기 제1비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값이 기준값 보다 크면 1바이트 클럭 구간 동안 로우의 인이에블 신호를 출력하도록 되어 있다.
또한, 상기 제1계수기(68)의 기준값은 채널상에서 발생되는 일반적인 에러값으로 설정되는 것이 바람직하다.
한편, 상기 동기신호 발생부(50)는, 상기 에러율 추정부(40)의 계수기(48)에서 출력된 인에이블 신호에 따라 0에서 203 까지 반복적으로 바이트 클럭을 계수하여 계수값을 출력하는 제2계수기(52) 및, 상기 제2계수기(52)에서 출력된 계수값에 따라 블록 동기신호를 출력하는 제2비교기(54)를 포함하여 구성되어 있다.
이때, 상기 제2비교기(54)는, 상기 제2계수기(52)에서 출력된 계수값이 0일 동안에 하이를 가지는 블록 동기신호를 생성하도록 되어 있다.
상기와 같이 구성된 본 발명에 따른 리드 솔로몬 복호기용 블록 동기신호 생성장치의 작용 및 효과를 상세히 설명하면 다음과 같다.
수신안테나(32)는 디지털 송신 시스템에서 전송된 신호를 수신하여 복조기(34)로 출력하고, 상기 복조기(34)는 상기 수신안테나(32)를 통해 수신된 신호를 복조하여 리드 솔로몬 복호기(36)로 출력한다.
그리고, 상기 리드 솔로몬 보호기(36)는 상기 복조기(34)에서 출력된 신호를 에러 정정 복호화하여 소스 디코더(38)로 출력하며, 상기 소스디코더(38)는 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 복원하여 원신호를 출력하는 것이다.
이때, 에러율 추정부(40)는 상기 복조기(34)에서 출력된 신호와 상기 리드 솔로몬 복호기(36)에서 출력된 신호로부터 전송 채널상에서 발생되는 에러율을 추정하여 블록 동기신호 발생부(50)로 출력하고, 상기 블록 동기신호 발생부(50)는 상기 에러율로부터 상기 리드 솔로몬 복호기(36)의 동기를 맞추기 위한 블록 동기신호를 발생하여 상기 리드 솔로몬 복호기(36)의 동기를 맞추는 것이다.
즉, 에러율 추정부(40)의 지연부(42)는 상기 복조기(34)에서 출력된 신호를 지연시켜 제1비교기(46)로 출력하고, 리드 솔로몬 부호기(44)는 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 리드 솔로몬 부호화 방식에 의해 다시 에러 정정 부호화하여 제1비교기(46)로 출력하는 것이다.
이때, 상기 지연부(42)는 상기 리드 솔로몬 복호기(36) 및 리드 솔로몬 부호기(44)의 동작 시간만큼 지연시켜 주는 것이다.
따라서, 상기 복조기(34)에서 출력된 신호와 상기 길쌈 부호기(64)에서 출력된 신호는 제1비교기(46)에 동시에 입력되는 것이다.
그리고, 제1비교기(46)는 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 에러발생신호를 제1계수기(48)로 출력한다.
즉,상기 제1비교기(46)는 상기 지연부(42)에서 입력된 신호와 상기 길쌈 부호기(44)에서 입력된 신호를 비교하여 두 입력 신호가 서로 틀린 경우에 하이 신호를 상기 제1계수기(46)로 출력하고, 두 입력신호가 동일한 경우에는 로우신호를 상기 제1계수기(48)로 출력하는 것이다.
그리고, 상기 제1계수기(48)는 상기 제1비교기(46)에서 출력된 하이신호를 일정 시간 동안 계수한 다음 이 계수값과 기준값을 비교하여 계수값이 기준값보다 크면 로우의 인에이블 신호를 출력하고, 상기 계수값이 기준값보다 작으면 하이의 인에이블 신호를 출력하는 것이다.
이때, 상기 제1계수기(48)는 계수값이 기준값 보다 크면 1 바이트 클럭 구간 동안 로우의 인에이블 신호를 출력하는 것이다.
예를 들어, 상기 리드 솔로몬 복호기(36)로 입력되는 블록 동기신호가 정확한 경우에, 상기 리드 솔로몬 복호기(36)로 입력되는 신호 즉, 복조기(34)에서 출력된 신호의 에러율이 10-2이라고 하고, 상기 리드 솔로몬 복호기(36)의 출력 신호의 에러율이 10-4이라고 하면, 이 경우에 상기 리드 솔로몬 부호기(44)에서 부호화된 신호는 상기 리드 솔로몬 복호기(36)의 출력 신호 에러율과 동일하게 10000개 중에 1개의 에러가 있으므로 거의 정확한 데이터로 간주할 수 있고, 상기 지연부(42)에서 출력된 신호는 확률적으로 100개 중에 1개의 에러가 있는 것이다.
따라서, 상기 리드 솔로몬 부호기(44)에서 출력된 신호는 상기 지연부(42)에서 출력된 신호에 비해 거의 에러가 없는 것과 마찬가지이므로, 상기 제1비교기(46)에서 두 입력 신호가 일치하지 않는 경우의 수로부터를 채널상에서 발생되는 에러율을 추정할 수 있는 것이다.
이때, 상기 제1계수기(48)는 상기 제1비교기(46)에서 출력된 에러 발생신호를 계수한 값과 기준값을 비교하여 계수한 값이 기준값보다 클 경우에만 1바이트 클럭 구간 동안 로우의 인에이블 신호를 출력함에 따라 상기 기준값은 채널상에서 발생되는 일반적인 에러값으로 설정하는 것이 바람직하다.
즉, 상기 기준값이 낮으면 상기 제1계수기(48)는 상기 리드 솔로몬 복호기(36)로 입력되는 블록 동기신호가 정확함에도 불구하고, 상기 블록 동기신호를 시프트 시키게 되고, 상기 기준값이 높으면 상기 리드 솔로몬 복호기(36)로 입력되는 블록 동기신호가 부정확함에도 불구하고 상기 블록 동기신호를 수정하지 않게 되는 것이다.
한편, 상기 리드 솔로몬 복호기(36)로 입력되는 블록 동기신호가 부정확한 경우에는 상기 리드 솔로몬 복호기(36)에서 출력된 데이터값에 에러가 많이 발생되므로, 상기 제1비교기(46)에서 출력되는 에러발생신호가 매우 많게 되어 상기 제1계수기(48)에서 계수한 값이 기준값 보다 크게 되는 것이다.
따라서, 상기 제1계수기(48)는 로우의 인에이블 신호를 1바이트 클럭 구간 동안 동기신호 발생부(50)의 제2계수기(52)로 출력하는 것이다.
그리고, 상기 동기신호 발생부(50)의 제2계수기(52)는 상기 에러율 추정부(40)의 제1계수기(48)에서 출력된 인에이블 신호에 따라 0에서 203까지 반복적으로 바이트 클럭을 카운팅하여 제2비교기(54)로 출력하며, 제2비교기(54)는 상기 카운터(52)에서 출력된 카운트 값이 0일 때 제6도에 도시된 바와 같이 1바이트 클럭 구간 동안 하이의 블록 동기신호를 출력하는 것이다.
즉, 상기 제1계수기(48)에서 로우의 인에이블 신호가 1바이트 클럭 구간 동안 출력되면, 상기 제2계수기(52)는 계수 동작을 1바이트 클럭 구간 동안 중단하는 것이다.
따라서, 상기 동기신호 발생부(50)의 제2계수기(52)가 1바이트 클럭 동안 동작을 일시 정지함에 따라 상기 제2비교기(54)에서 출력되는 하이의 블록 동기신호가 1바이트 클럭 동안 지연되는 것이다.
상기와 같은 지연 과정을 반복하게 되면 리드 솔로몬 복호기(36)로 입력되는 블록 동기신호를 정확하게 맞출 수 있는 것이다.
이상에서 살펴본 바와 같이 본 발명에 따르면, 에러율 추정을 통해 리드 솔로몬 복호기용 블록 동기신호를 생성함으로써 데이터 전송 효율을 증가시킬 수 있는 것이다.

Claims (9)

  1. 수신안테나(32)를 통해 수신된 신호를 복조하여 출력하는 복조기(34)와, 상기 복조기(34)에서 출력된 신호를 에러 정정 복호화하여 출력하는 리드 솔로몬 복호기(36)를 포함하여 구성된 디지털 수신기에 있어서, 상기 복조기(34)에서 출력된 신호와 리드 솔로몬 복호기(36)에서 출력된 신호로부터 채널상에서 발생되는 에러율을 추정하여 출력하는 에러율 추정부(40) 및, 상기 에러율 추정부(40)에서 출력된 에러율에 따라 블록 동기신호를 발생하여 상기 리드 솔로몬 복호기(36)로 입력하는 동기신호 발생부(50)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  2. 제1항에 있어서, 상기 에러율 추정부(40)는, 상기 복조기(34)에서 출력된 신호를 지연시켜 출력하는 지연부(42)와; 상기 리드 솔로몬 복호기(36)에서 출력된 신호를 에러 정정 부호화하여 출력하는 리드 솔로몬 부호기(44); 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 에러발생신호를 출력하는 제1비교기(46) 및; 상기 에러발생신호를 일정시간 동안 계수한 값과 기준값을 비교하여 인에이블 신호를 출력하는 제1계수기(48)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  3. 제2항에 있어서, 상기 제1비교기(46)는 상기 지연부(42)에서 입력된 신호와 상기 리드 솔로몬 부호기(44)에서 입력된 신호를 비교하여 두 입력 신호가 서로 틀린 경우에 하이 신호를 출력하고, 두 입력 신호가 동일한 경우에는 로우신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  4. 제2항에 있어서, 상기 제1계수기(48)는, 상기 제1비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값과 기준 값을 비교하여 계수값이 기준값 보다 크면 로우의 인에이블 신호를 출력하고, 상기 계수값이 기준값 보다 작으면 하이의 인에이블 신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  5. 제4항에 있어서, 상기 제1계수기(48)는 상기 제1비교기(46)에서 출력된 에러발생신호를 일정시간 동안 계수한 값이 기준값 보다 크면 1바이트 클럭 구간 동안 로우의 인에이블 신호를 출력하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  6. 제4항에 있어서, 상기 제1계수기(68)의 기준값은 채널상에서 발생되는 일반적인 에러값으로 설정된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  7. 제1항에 있어서, 상기 동기신호 발생부(50)는, 상기 에러율 추정부(40)의 계수기(48)에서 출력된 인에이블 신호에 따라 0에서 203까지 반복적으로 바이트 클럭을 계수하여 계수값을 출력하는 제2계수기(52) 및, 상기 제2계수기(52)에서 출력된 계수값에 따라 블록 동기신호를 출력하는 제2비교기(54)를 포함하여 구성된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
  8. 제7항에 있어서, 상기 제2계수기(52)는 로우의 인이에블 신호가 입력되는 동안 계수 동작을 정지하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호.
  9. 제7항에 있어서, 상기 제2비교기(54)는, 상기 제1계수기(52)에서 출력된 계수값이 0일 동안에 하이를 가지는 블록 동기신호를 생성하도록 된 것을 특징으로 하는 리드 솔로몬 복호기용 블록 동기신호 생성장치.
KR1019950045866A 1995-11-30 1995-11-30 리드 솔로몬 복호기용 블록 동기신호 생성장치 KR0166268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045866A KR0166268B1 (ko) 1995-11-30 1995-11-30 리드 솔로몬 복호기용 블록 동기신호 생성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045866A KR0166268B1 (ko) 1995-11-30 1995-11-30 리드 솔로몬 복호기용 블록 동기신호 생성장치

Publications (2)

Publication Number Publication Date
KR970031382A KR970031382A (ko) 1997-06-26
KR0166268B1 true KR0166268B1 (ko) 1999-03-20

Family

ID=19437225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045866A KR0166268B1 (ko) 1995-11-30 1995-11-30 리드 솔로몬 복호기용 블록 동기신호 생성장치

Country Status (1)

Country Link
KR (1) KR0166268B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU778986B2 (en) * 1999-12-15 2004-12-23 Thomson Licensing S.A. Preparation of data for a Reed-Solomon decoder

Also Published As

Publication number Publication date
KR970031382A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4389636A (en) Encoding/decoding syncronization technique
US5944842A (en) Method and apparatus for data encoding and communication over noisy media
US4555784A (en) Parity and syndrome generation for error detection and correction in digital communication systems
US6718503B1 (en) Reduced latency interleaver utilizing shortened first codeword
EP0472175B1 (en) Bit error ratio detector
US5745503A (en) Error correction decoder that operates in either ARDS system or a RBDS system
US5936978A (en) Shortened fire code error-trapping decoding method and apparatus
GB1105583A (en) Error detection and/or correction of digital information
US3983536A (en) Data signal handling arrangements
US4055832A (en) One-error correction convolutional coding system
US5359610A (en) Error detection encoding system
KR0166268B1 (ko) 리드 솔로몬 복호기용 블록 동기신호 생성장치
RU2110148C1 (ru) Способ кодирования и декодирования данных для системы радиовещательной передачи цифровых сообщений
KR100192801B1 (ko) 리드 솔로몬 디코더의 비트 에러율 측정 회로
FI113114B (fi) Menetelmä digitaalisen viestin koodaamiseksi ja dekoodaamiseksi
RU2812964C1 (ru) Способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений и модуляции по типу стыка с1-фл
RU2797444C1 (ru) Способ устойчивой кодовой цикловой синхронизации при применении жестких и мягких решений
JP3517829B2 (ja) Ｐｎ符号発生回路
JP2871495B2 (ja) 誤り訂正符号の復号方法
KR0149298B1 (ko) 리드-솔로몬 디코더
KR19980015800A (ko) 리드 솔로몬 복호기의 비트 에러율 측정 장치
KR100212825B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
JP2591330B2 (ja) 誤り訂正方式
KR100212830B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
KR0152055B1 (ko) 이레이저정정용 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee