SU720773A1 - Устройство дл передачи дискретной информации - Google Patents
Устройство дл передачи дискретной информации Download PDFInfo
- Publication number
- SU720773A1 SU720773A1 SU762411743A SU2411743A SU720773A1 SU 720773 A1 SU720773 A1 SU 720773A1 SU 762411743 A SU762411743 A SU 762411743A SU 2411743 A SU2411743 A SU 2411743A SU 720773 A1 SU720773 A1 SU 720773A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- signal
- output
- channel
- counter
- Prior art date
Links
Description
(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ
I
Изобретение относитс к радиотехнике.
Известно устройство дл передачи дискретной информации, содержащее последовательно соединенные блок защиты от ошибок и канальный приемо-передатчик,к соответствую-щему входу которого подключен первый выход блока коммутации, второй выходкоторюго соединен со входом анализатора уровн сигналов, а выход канального приемо-передатчика подключен ко входу блока защиты от
О1Ш1бОК 1 .
Однако в известном устройстве недостаточна пропускна способность.
Цель изобретени - повьпиение пропускной способности.
Дл достижени поставленной цели в,устройство Ш1Я передачи дискретной информации, содержащее последовательно соединенные блок защиты от oum6oj и канальный приемо-передагчик , к соо1 етствующему входу KOTOfHSro подключен первый выход блока коммутации, второй ьыход ко1О}юго соединен со входом анализатора урювн сигналов, а выход канального приеме-передат чйка подключен ко вхойу
блока защиты от оцгибок, введены делитель и последовательно соединенные реверсивный счетчик и элемент И, второй вход и вь1ход которого соединены соответственно с выходом анализатора уровн сигналов и входом блока коммутации, при этом дополнительные выходы блока защиты от ошибок подключены ко входам реверсивного счетчика и делител , выход которого соединен д соответствующим входом реверсивного счетчика.
На чертеже изображена структурна электрическа схема предлагаемого устройства.
Устройство содержит блрк 1 защиты от ошибок, канальный приемо-передатчик 2, блок 3 коммутации, ангШизатрр 4 уровн сигналов, делитель 5, реверсивный счетчик 6, элемент И 7.. .
Устройство работает следующим образом.
Информаш1 , поступивша от источника, кодируетс в передающей части блока 1 заO щиты от ошибок и поступает в передающую часть канального приемо-передагчика 2, где преобразуетс в вн,ч, удобный дл перел чи по телефонному каналу св зи (модулируетс 3. и передаетс затем одновременно в основной и резервный каналы св зи. При отсутствии ошибок в прин той комбинации на выходе 8 Правильный прием блока 1 защиты от ошибок по вл етс сигнал, поступающий на вход делител 5. По поступлении Кп таких сигналов пр вл етс сигнал на выходе делител 5, который поступает на вход Вычитание реверсивного счетчика 6, При обнаружении ошибок в принимаемой и формаципнной комбинации на выходе 9 Оши ка блока 1 защиты от ощибок .по вл етс сигнал, который поступает на вход Сложение реверсивного счетчика 6. Переключение на резервный канал св зи осуществл етс при наличии двух сигналов - сигнала с выхода 10 реверсивного счетчика 6 и сигнала с выхода анализатора 4. Наличие сигнала с выхода реверсивного счетчика 6 свидетельствует о том, что имел место такой промежуток времени, когда блоком 1 защиты от ощибок было обнаружено столько правильных ошибочных комбинаций, что отношение числа ошибочно прин тых комбинаций к числу правйльно прин тых комбинащй прёвь1силО определённую дл к:онкретной Системы величину , определ емую коэф4)Ицйентамй счёта реверсивного счетчика 6 и делител 5. Кроме того , сигнал на выходе реверсивного счетчика 6 будет иметь место при отсутствии приема правильной информации в течение определенного .дл конкретной системы промежутка времеЮ1 , определ емого коэффидаентом счета реверсивного счетчика 6. Коэффициент реверсивного счетчика 6 выбираетс таким образом, чтобы сигнал на выходе реверсивного счетчика 6 имел место при отсутствйи приёма информации в течение определенного дл конкретной системы промежутка BpeMesHH, принимаемого за врем отказа (toxK. При заданной величине допустимого времени отказа tojK (сек), известной скорости lieредачи В (бод) и длине кодовой комбинации п (разр дов) блока 1 защиты от ошибок коэффициент счета реверсивного счетчика (Кр) можно-определить как ближайшее целое число, превышающее (или равное) где В -, а . tn . врем передачи одного разр да при данной скорости. Например, дл случа IOTK 1 сек, h 120, В 1200 бод., величина Кр 10; Коэффициент счета делител 5 выбираетс таким образом, чтобы Р. где Кд - КОЭФФИШ1СНТ счета делител ;
равна Кр, на выходе реверсивного счетчика 6 по вл етс сигнал, который поступает на первый вход элемента И 7. При отсутствии правильно прин той блоком 1 информации
на выходе 10 реверсивного счетчика 6 по вл етс .Ошибка после поступлени Кр сигналов с выхода 9 блока 1 защиты от ошибок.
Если уровень сигнала, поступающего из резервного. канала находитс в норме, имеет
Claims (1)
- место сигнал на выходе анализатора 4, поступающий на второй вход элемента И 7. При наличии одновременно двух сигналов на обоих входах элемента И 7 он выдает сигнал, который поступает на управл емый вход блоКр - коэффициент счета реверсивного счетчика; РК доп - веро тность сбо кодовой комбинации , допускаема в системе. Следовательно коэффициент счета схемы делени должен быть выбрйн таким образом, чтобы Кп )-р, д кдоп р Так, если Кр Ю, а веро тность РК искажение кодовой комбинации в системе не должна превышать 10 , то Кр ; 99,9 100, Если алгебраическа сумма сигналов, поступающих на входы реверсивного счетчика 6, ка 3 коммутации и обеспечивает переключение на резервный канал. По получении этого сигнала блок 3 коммутации .переключает вход приемника канального приемо-передатчика 2 на прием информации из резервного кана з одновременно переключа анализатор 4 на контроль уровн сигнала из канала св зи, Поскольку при первоначальных включени х в св зь и фазировании устройства после перекл1рчени на резерв (врем фазировани всегда должно быть меньше IOTK) приемник м6жет выдать некоторое количество сигналов ошибочного или правильного приема, необходим сигнал установлени реверсивного счетчика 6 и делител 5 в исходное состо ние после фазировани . Таким сигналом может «.:. „. /-д,. .-. - бьгть сигнал Сфазирован, выдаваемый по шине 11 из приемника блока 1 защиты от ощибок синфазно с .первым сигналом Правильный прием, поступающим с выхода 8 на делитель 5. Тактова частота, необходима дл работы реверсивного счетчика 6 и элемента И Т, поступает с блока 1. Формула изобретени Устройство дл передачи дискретной информации , содержащее . последовательно соединенные блок защиты от ошибок и канальныйприемо-передагшк, к соответствующему входу которого подключен первый выход блока ком мутации, второй выход которого соединен со входом анализатора уровн сигйалов, а выход канального приемо-передатчика подклю; чен ко входу блока защиты от ошибок, о тличающеес тем, что, с целью повы-.щени пропускной способности, введены делитель и последовательно соединенные рёвер-сивный счетчик и элемент И, второй вход и выход которого соединены соответственно с выходом анализатора уровн сигналов и20773,6входом блока коммутации, при этом дополнительные выходы блока зашиты от ошибок гх)д1слючены ко входам реверсивного счетчика И делител , вЫход которого соединен с 5 соответствующим входом реверсивного счетчика . .Источники информации, прйнйтые во внимание йри экспертизе 10 J- Аппаратура 5Ц55 м. Техническое описание. РЮ2.158.008. ТО, книга 1, 1969, с. 18-21 (прототип).вканал сд щ b наналс8 5и. канала сд диизнвн.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762411743A SU720773A1 (ru) | 1976-10-04 | 1976-10-04 | Устройство дл передачи дискретной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762411743A SU720773A1 (ru) | 1976-10-04 | 1976-10-04 | Устройство дл передачи дискретной информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU720773A1 true SU720773A1 (ru) | 1980-03-05 |
Family
ID=20679751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762411743A SU720773A1 (ru) | 1976-10-04 | 1976-10-04 | Устройство дл передачи дискретной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU720773A1 (ru) |
-
1976
- 1976-10-04 SU SU762411743A patent/SU720773A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4001504A (en) | Automatic terminal data rate selection | |
GB936419A (en) | Method and apparatus for data transmission | |
GB1199789A (en) | Improvements in or Relating to Time Division Multiplex Information Transmission Systems | |
GB1270891A (en) | Data transmission system | |
JPH0648796B2 (ja) | デマンドアサイン方式衛星通信装置 | |
US4746918A (en) | Split bus system interface | |
US4815105A (en) | Selective signalling encoder/decoder for multipoint data communication networks | |
SU720773A1 (ru) | Устройство дл передачи дискретной информации | |
CA2048939C (en) | Zero-sync-time apparatus for encoding and decoding | |
GB2343092A (en) | Framing codes for a high speed parallel data bus | |
SU924880A1 (ru) | Устройство дл телеконтрол канала св зи | |
JPH05134062A (ja) | プロセス監視装置の時刻同期方式 | |
SU788406A1 (ru) | Устройство приема дискретной информации с решающей обратной св зью | |
SU1107300A1 (ru) | Устройство дл телеконтрол промежуточных станций системы св зи | |
JP2693831B2 (ja) | 補助信号伝送方式 | |
US3040122A (en) | Teleprinter signal transmission apparatus | |
SU1275514A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1478357A1 (ru) | Цифрова радиорелейна система передачи | |
SU729849A2 (ru) | Устройство дл исправлени ошибок | |
SU944140A2 (ru) | Устройство дл автоматического переключени телеграфных каналов св зи | |
SU1077050A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU1048580A1 (ru) | Устройство дл передачи и приема информации | |
SU801280A1 (ru) | Многолучева система радиосв зи | |
SU711610A1 (ru) | Устройство дл контрол систем передачи сигналов | |
SU1305747A1 (ru) | Устройство приема информации с временным разделением каналов |