SU1444811A1 - Устройство делени полиномов - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и предназначено дл  использовани  в системах передачи информации, в цифровых вычислительных машинах, в которых врем  делени  полиномов двоичной информации должно быть существенно : меньше времени передачи двоичной информации по каналам св зи. Целыб изобретени   вл етс  увеличение быстродействи . Устройство делени  полиномов содержит вход делимого I, триггерный регистр остатка 2 группы умножителей 3 на посто нную величину и группы сумматоров 4 по модулю два. В предлагаемом устройстве обеспечиваетс  ускоренное деление полиномов двоичной информации при кодировании ее систематическим циклическим кодом или при декодировании этого кода. ил. (Л

Description

Jik

ЭО

Изобретение относитс  к вычислительной технике, а именно к устройствам обработки информации, и может быть использовано в системах информации и в цифровых вычислительных машинах , в которых врем  делени  на порождающий полином передаваемой или принимаемой информации должно быть существенно меньше времени передачи двоичной информации по каналам св зи .

Целью изобретени   вл етс  увеличение быстродействи .

Блок-схема устройства представлена на чертеже.

Устройство содержит вход 1 делимого , регистр 2 остатка, группы умножителей 3 на коэффициент и группы сумматоров 4 по модулю два.

Количество разр дов г в регистре 2 и группах 3 и 4 равно степени полинома делител . Количество входов полинома делимого m не должно превышать г, кроме того, г должно делитьс  на m без остатка. Если исход- иый полином делимого содержит более чем m символов (битов), то он должен поступать на входы ,., сегментами по m разр дов в сегменте, причем на вход Вх должен поступать старший разр д каждого сегмента, и первым на Вхо+Бх,„, должен поступать сегмент, содержащий старший разр д информационного полинома.

В простейшем случае, когда в предлагаемом устройстве реализуетс  деление информационного полинома на один-единственный полином делител , умножители на посто нную величину представл ют собой перемычки, устанавливаемые в тех разр дах блоков, в которых полином делите ш содержит ., Старший разр д (бит) любого полинома делител степени г, содержимое которого х, как и содержимое младшего разр да (бита) полилома х°, всегда равно 1 (), в предлагаемом устройстве, как и в прототипе не представл етс .

Устройство работает следутошим образом .

Перед началом работы регистр 2 обнул етс , В первом такте дедени  на входы 1 (,) параллельно поступают m разр дов кода сегмента информационного полинома, включающего старший разр д полинома.

0

5

0

Поскольку триггеры всех разр дов регистра 2, в том числе триггер старшего разр да, наход тс  в состо нии О, на первые входы всех сумматоров 4 первой группы поступает код О, на вторые входы всех сумматоров, кроме сумматора 1-шад1пего разр да, также поступает код О, на второй вход сумматора младшего (0-го) разр да этой группы поступает код старшего разр да (бита) информационного полинома с входа ВХр. В результате на выходе всех сумматоров группы, кроме сумматора младшего разр да, по вл етс  код О, на выходе последнего по вл етс  код старшего разрдда (бита ) информационного полинома.,

На первые- входы всех сумматоров 4 второй группы с выхода г-го сумматора первой группы поступает код О, иа вторые входы этих сумматоров, кроме сумматоров двух младших разр дов, также поступает код О, на второй 5 вход сумматора 2-го разр да поступает код старшего разр да информационного полинома с выхода с т матора младшего разр да первой группы, а на второй вход сумматора 1-го разр да поступает код второго разр да информационного полинома с входа Вх, устройства делени  полиномов.

На выходах всех сумматоров 4 второй группы, кроме сумматоров 1-го и 2-го разр дов, установлен код О, . . на выходе сумматора 2--го разр да - код старшего, 1-го разр да (бита) информационного полинома, на выходе сумматора 1-го разр да - код 2-го разр да (бита) информационного полинома .

Таким образом, код старшего разр да (бита) информационного полинома сдвинут на один разр д вправо относительно положени  на выходах

0

5

0

5

0

5

сумматоров предыдущей группы, а код второго разр да информационного полинома прин т в младший, 1-й разр д сумматора 4 второй группы.

Аналогичные процессы сдвига и приема последующих разр дов (битов) информационного полинома происход т в последующих группах, в результате которых m разр дов первого, старшего сегмента информационного полинома оказьшаютс  размещенными в младших разр дах сумматоров 4 последней группы , причем старший, 1-й разр д (бит) информационного полинома записан в

, 144481 m-й разр д m-й группы сумматоров 4, а m-й разр д информационного полинома - в младший, 1-й разр д сумматоров этой группы.

С выходов сумматоров 4 Птй группы код первого сегмента поступает без сдвига в регистр 2 остатка.

Таким образом, в конце первого Q такта делени  m разр дов кода старшего сегмента информационного полинома , начина  со старшего,т 1-го разр да и конча  т-м, оказываютс  записанными в младших разр дах регистра 15 остатка 2, причем старший разр д (бит) информационного полинома оказываетс  записанным в m-й разр д регистра 2, а m-й разр д полинома - в ладший, 1-й, разр д регистра. 20

Во втором такте делени -на входы 1 устройства поступает второй т-раз- р дный сегмент информационного полинома , причем m+1-й разр д (бит) полинома поступает на вход Вхд, а 2т-й 25 разр д (бит) полинома - на Вх,. Одновременно с поступлением битов втоого сегмента информационного полинома производитс  выдача битов первого сегмента этого полинома с реги- ЗО стра 2 остатка в первую группу. Поскольку г-й разр д регистра 2 нахоитс  в состо нии О и не оказывает ли ни  на прохождение информации с

триггеров регистра 2 и с входов 1

устройства через первую группу сумматоров по модулю два, на выходе последнего по вл етс  информаци  (биты первого сегмента информационного полинома ) , сдвинута  на один разр д вправо относительно наход щейс  в регистре 2, а в младшем разр де первой группы 4 (на выходе сумматора 1-го разр да) по вл етс  старший, ih+1-й разр д второго сегмента информацион- ного полинома. Во второй группе 4, поскольку на выходе сумматора старшего , ш-го разр да первой группы 4 сохран етс  код О, эта информаци  сдвигаетс  еш1е на один разр д вправо, а на выходе младшего, 1-го разр да этой группы поступает m+2-й разр д информационного полинома. Аналогичные процессы сдвига и приема происход т в последующих группах 4, в ре- зультате чего на выходах сумматоров 4 ш-й группы устанавливаетс  код битов двух сегментов информационного полинома , причем старший бит первого сег

5 О

5

0 g Q g

мента полинома оказываетс  в 2т-м разр де блока, а младший бит второго сегмента - в младшем, 1-м разр де. Указанный код без сдвига переписьша- етс  в регистр 2 остатка, затем начинаетс  третий такт делени , аналогичный предьщурсим двум.

Процесс приема и сдвига кодов сегментов длитс  до тех пор, пока в результате очередного, k-ro такта- делени  () старший разр д информационного полинома не окажетс  записанным в старший г-й разр д регистра 2 остатка,

В (k+l)-M такте делени  содержимым старшего разр да  вл етс  1, котора  при опросе регистра 2 одновременно с поступлением битов очередного сегмента информационного полинома на входы 1 устройства поступает на входы всех умножителей 3, кмеюших- с  в первой группе. На выходах тех разр дов умножителей 3, которые соответствуют коду 1, в одноименных разр дах порождающего полинома (полинома делител ) по вл ютс  сигналы 1, которые поступают на первые входы св занных с ними сумматоров 4 по модулю 2 этой группы. На вторые входы этих сумматоров, как и в предыдущих тактах делени , поступают коды символов сегментов информационного полинома. Поэтому на г выходах сумматоров образуетс  сдвинута  на один разр д вправо поразр дна  сумма г+1 старпшх разр дов информационного полинома любой степени и г+1 разр дов порождающего полинома (полинома делител ) степени г (с учетом того обсто тельства, что старшие разр ды слагаемых - информационного и порождающего полиномов - всегда равны 1, их сумма по модулю два всегда равна нулю и дл  .представлени  суммы по модулю два г+1 разр дов этих слагаемых нужно лишь г разр дов блоков устройства ).

В зависимости от кода старшего разр да полученного результата, по вл ющегос  на выходе сумматора г-го разр да первой группы 4, во второй группе произойдет либо сдвиг на один разр д вправо результата и прием очередного символа информационного полинома в сумматор младшего разр да, либо сложение сдвинутого на один разр д результата (с прин тым очередным

5U

битом информационного полинома) с кодом порождающего полинома.

В результате в конце (k+l)-ro такта делени  в регистре 2 остатка по вл етс  остаток от делени  k+1 сегментов информационного полинома любой степени на порождаюищй полином степени .

Фор М:У ла изобретени 

Устройство делени  полиномов, содержащее регистр остатка, первую группу умножителей на коэффициент и первую группу сумматоров по модулю два, причем выход i-ro разр да регистра остатка, где ,2,...,, (г - степень полинома делител ) соединен с первым входом {1+О-го сумматора по модулю два первой группы, вход старшего разр да полинома дели- :МОго соединен с первым входом первого сумматора по модулю два первой группы, вторые входы сумматоров по модулю два первой группы соединены с выходами соответствующих умножителей на коэффициент первой группы, вход синхронизации регистра остатка соединен с тактовьм входом устройтем .

ства, отличаю в; еес  что, с целью увеличени  быстродействи , в него введены с второй по т-ю группы умножителей на коэффициент и сумматоров по модулю два, где m - количество разр дов в одном сегменте операнда делимого, г кратно т, входы разр дов с второго по т-й полином делимого соединены с первыми входами первых сумматоров по модулю два с второй по т-ю групп, выходы i-x сумматоров по модулю два j-й группы, где j ,2,... ,т-1, соединены

с первыми входами (i+l)-x сумматоров по модулю два (-И)-й группы, вторые входы всех сумматоров по модулю два k-й группы, где ,i4,... ,т, соединены с выходами соответствующих умножителей на коэффициент k-й группы, выход г-го разр да регистра остатка соединен с входами всех умножителей на коэффициент первой группы, вьосод г-го сумматора по модулю два (k-l)-й

группы соединен с входами всех умно- жителей на коэффициент k-й группы, вькоды сумматоров по модулю два группы, соединены с информационными входами соответствующих разр дов

регистра остатка.

ВНИИПИ Заказ 6508/50 Тираж 704

Произв.-прлигр. пр-тие, г. Ужгород, ул. Проектна , 4

Подписное

Claims (1)

1. Фор м;у ла изобретения

   Устройство деления полиномов, содержащее регистр остатка, первую группу умножителей на коэффициент и первую группу сумматоров по модулю два, причем выход i-ro разряда регистра остатка, где i=l,2,,,.,г-1, (г - степень полинома делителя) соединен с первым входом (i+l)-ro сумматора по модулю два первой группы, вход старшего разряда полинома делимого соединен с первым входом первого сумматора по модулю два первой группы, вторые входы сумматоров по модулю два первой группы соединены ства, отличающееся тем, что, с целью увеличения быстродействия, в него введены с второй по тп-ю 5 группы умножителей на коэффициент и сумматоров по модулю два, где ш количество разрядов в одном сегменте операнда делимого, г кратно щ, входы разрядов с второго по m-й поли10 ном делимого соединены с первыми входами первых сумматоров по модулю два с второй по m-ю групп, выходы i-x сумматоров по модулю два j-й группы, где j = l,2,... ,щ-1, соединены 15 с первыми входами (i+l)-x сумматоров по модулю два (j+l)-ft группы, вторые входы всех сумматоров по модулю два k-й группы, где к=2^4,...,ш, соединены с выходами соответствующих ум20 сожителей на коэффициент к-й группы, выход г-го разряда регистра остатка соединен с входами всех умножителей на коэффициент первой группы, выход г-го сумматора по модулю два (к-1)-й 25 группы соединен с входами всех умно. жителей на коэффициент k-й группы, с выходами соответствующих умножителей на коэффициент первой группы, вход синхронизации регистра остатка соединен с тактовым входом устрой • ВНИИПИ Заказ 6508/50 Тираж 704_________Подписное

   Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 выходы сумматоров по модулю два т-й группы, соединены с информационными входами соответствующих разрядов ре гистра остатка.