SU1667066A1 - Устройство дл масштабировани чисел - Google Patents
Устройство дл масштабировани чисел Download PDFInfo
- Publication number
- SU1667066A1 SU1667066A1 SU894744557A SU4744557A SU1667066A1 SU 1667066 A1 SU1667066 A1 SU 1667066A1 SU 894744557 A SU894744557 A SU 894744557A SU 4744557 A SU4744557 A SU 4744557A SU 1667066 A1 SU1667066 A1 SU 1667066A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- code
- register
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл использовани в быстродействующих цифровых устройствах, функционирующих в непозиционных системах счислени и реализующих различные немодульные операции, такие как деление, умножение дробей, масштабирование, перевод чисел в двоичную систему счислени . Целью изобретени вл етс расширение области применени за счет выполнени операции масштабировани в модул рном коде. Устройство содержит блок элементов задержки, блок вычислени интервального индекса числа, элемент задержки, первый и второй регистры сдвига, регистр модул рного кода числа, регистр интервального индекса, первый и второй блоки мультиплексоров, первый и второй блоки хранени констант, блок управлени , первый и второй блоки элементов ИЛИ со св з ми. 1 ил.
Description
Изобретение относитс к вычислительной технике и предназначено дл использовани в быстродействующих цифровых устройствах, функционирующих в непозиционных системах счислени и реализующих различные немодульные операции.
Целью изобретени вл етс расширение области применени за счет выполнени операции масштабировани в модул рном коде.
На фиг. 1,2 представлена схема устройства дл масштабировани чисел.
Устройство содержит информационный вход 1 устройства, вход 2 сигнала начала работы устройства, вход 3 масштаба устройства , вход 4 начальной установки устройства , тактовый вход 5 устройства, блок 6 элементов задержки, блок 7 вычислени интервального индекса числа, элемент 8 задержки , первый регистр 9 сдвига, регистр 10 модул рного кода числа, регистр 11 интервального индекса, первый и второй блоки 12 и 13 мультиплексоров, первый и второй блоки 14 и 15 хранени констант, блок 16 управлени , первый и второй блоки 17 и 18 элементов ИЛИ, второй регистр 19 сдвига, выход 20 кода результата устройства , выход 21 двоичного кода остатка устройства , выход 22 сигнала окончани работы устройства, выход 23 сигнала готовности устройства .
Блок 6 элементов задержки представл ет собой цепочку из Т-1 последовательно соединенных регистров разр дностью L бит, вход первого и выход (Т - 1)-го из которых вл ютс соответственно входом и выходом блока 6 элементов задержки; Т log2Kl. К - число оснований модул рной сик
стемы счислени ; L Г В| здесь и ниже
i 1
Bi - log2Tii, mi, ma тк - основани
модул рной системы счислени , вл ющиес попарно простыми целыми числами, т. е.
(mi, mj 1, I, j 1, 2 К, I J; все модули
mi, ГП2тк полагаютс нечетными; через
Х обозначаетс наименьшее число, не меньшее X.
Блок 7 вычислени интервального индекса числа служит дл определени за Т тактов по входному модул рному коду ч(#.# ...). ч и с л а х & D--{ - М + 1 , -М + 2, .... М - 1} машинного интервального индекса числа к(Х) по формуле
wfel- UZLL-to
где М - тоМк-1. т0 - вспомогательный модуль , выбираемый из условий тк 2т0 + К
к - 1 -2, т0 К-1; М|,к-1 Мк-1/mi, М«-1 П т .
l 1 й I X I mi, I 1. 2 К - 1, через (Y)m
обозначаетс наименьший неотрицательный вычет, сравнимый с величиной Y по модулю т.
Структурно блок 7 вычислени интервального индекса числа аналогичен параллельно-конвейерному блоку суммировани вычетов по модулю тк и реализуетс с помощью К/2 посто нных запоминающих устройств , J-e из которых получает сумму по модулю тк (2J - 1)-го и (2j)-ro слагаемых правой части формулы (1) 0 1.2К/2; дл
определенности К полагаетс четным), регистров и сумматоров по модулю тк.
Разр дность первого регистра 9 сдвига составл ет п + Т + 1 бит, где n log2M.
Разр дности регистра 10 модул рного кода числа и регистра 11 интервального индекса составл ют соответственно L и Вк бит.
Первый и второй блоки 12 и 13 мультиплексоров содержат L и Вк мультиплексоров соответственно.
Первый блок 14 хранени констант содержит К узлов пам ти дл хранени констант соответственно по модул м mi, 012
тк системы счислени и служит дл хранени всевозможныхлзначений цифр модул рного кода чисел X Х/2, где через X обозначаетс цела часть числа X. При этом 1-й узел пам ти первого блока 14 хранени
констант реализуетс на основе долговременного запоминающего устройства, которое обладает емкостью 2 слов разр дностью 2BI бит и в его пам ть по адресу #6 { 0. 1mi - 1} записываетс
пара величин
( Wi(1)fo,)Wi%,)
1,2К,
(2)
где
Wi(s)(;0)/(;0)-s + 1)|2lmi..2.(3) Компонента набора вычетов (2) с номером vC{1.2} формируетс Hav-м выходе 1-го узла пам ти дл хранени констант по модулю mi. Если при этом единичный сигнал на v-м управл ющем входе выдачи кода 1-го узла пам ти отсутствует, то поступление с его v-ro выхода ненулевой информации блокируетс . Адресные входы, а также первые и вторые выходы всех узлов пам ти в совокупности соответственно составл ют адресный вход, первый и второй выходы первого блока 14 хранени констант; j-e управл ющие входы выдачи кода всех узлов пам ти объединены и подключены к j-му ( 1, 2) управл ющему входу первого блока 14 хранени констант.
Второй блок 15 хранени констант служит дл хранени значений нтервально индексной характеристики к(Х), где X Х/2,
X (#i , $№) произвольный элемент
рабочего диапазона D. Второй блок 15 хранени констант реализуетс на основе дол- современного запоминающего устройства, обладающего емкостью 2В слов разр дностью р . Вк бит (р К + q, q К/2 + 1),.в
пам ть которого по адресу fe{0, 1тк - 1}
записываетс набор вычетов
) Л/к(1)(1), WK(2)(I)WK(p)(l) ,(4)
где
«l/m,, при t-1 ц I mK-m0-k«.Z /Л1-т)/г -4М/т« при и I ь mK-m0-k 2,1C
/(l-.I(,npM i H«-p,
и I ™«-™„ - + 2 ,(5)
()-MK)/2-t+ + t/ro«,npH t -(-H - р rr)K-m0-k«2
1(1) - интервальный индекс числа Г. Компонента набора вычетов (4) с номером v формируетс на v -м выходе второго блока 15 хранени констант (Vfi{1, 2,..., р}). Если при этом единичный сигнал на v -м управл ющем входе выдаче кода второго блока 15 хранени констант отсутствует, то поступление с его выхода ненулевой информации блокируетс .
Блок 16управлени реализован аналогично узлу анализа прототипа и по интервально-лзрду-
л рному коду (# , #%«. - 2 , 1 1к(Х))
числа XЈD вырабатывает требуемую последовательность управл ющих сигналов. На выходах блока 16 управлени с первого по (Р + 2)-й ежетактно генерируютс соответственно буле- вы величины W, Ч, ai 02ор , определ емые соотношени ми
Ч
Ы„
--U 5-1
5 }
Сч
ч/flt при t d 4- с{, -} у Si при -t q-H р
где
VI . -2(t I) и t-1-q, иди ec/uZlifj «-Й:« г(-,,1)иКа4,Ар
I 1l«1
(8)
о в остальных случа х (50
при этом 4J (л . к - 1 fc . J 1, 2К-1;
(X)/2. й.к-1 и mj. fl.-POmj. 1(Х) - интервальный индекс числа X, определ емый соотношением
f лл
Кх)Л еслм к)гпк-т0-к+г, (1кОО- гпк если IK(x); mK-m0 + K-2;
55
5
10
1C
20 25 30
35
40
45
50
55
7Vj+Wj(2, если (UjiK, четно ч /ф. + со j/ , если (U j, K-, .нечетно
j 1,2К-1; //j. Vilmj;
если 1 (1) четно, у V если 1 (1) нечетно,
а р.если дз. .
О, в противном случае;
,2k-1.
через X обозначаетс отрицание булевой величины X.
Первый блок 17 элементов ИЛИ содержит L двухвходовых элементов ИЛИ.
Второй блок 18 элементов ИЛИ содержит Вк р-входовых элементов ИЛИ.
Разр дность второго регистра 19 сдвига составл ет п+1 бит.
Рассмотрим, как работает устройство дл масштабировани чисел. По сигналу Густ 1, подаваемому с входа 4 устройства, первый регистр 9 сдвига обнул етс , тем самым устройство приводитс в исходное рабочее состо ние
В цел х формировани управл ющих сигналов на сигнальных выходах 22 и 23 устройства содержимое первого регистра 9 сдвига ежетактно сдвигаетс в сторону младших разр дов по сигналу Гт 1, подаваемому с тактового входа 5 устройства. При инициации в устройстве очередной операции содержимое первого регистра 9 сдвига логически складываетс с подаваемым на его информационный вход двоичным кодом числа 2 + с входа 3 масштаба устройства, где I - номер требуемого масштаба, SI 21 (I
1,2 п + 1). В результате (Т + I - 1)-й
разр д первого регистра 9 сдвига устанавливаетс в единичное состо ние.
На первом такте операции масштабировани модул рной код (#1 , xz .. , %к ) масштабируемого числа X с информационного входа 1 устройства передаетс в блок 6 элементов задержки, а также поступает в блок 7 вычислени интервального индекса числа, где в ходе очередных Т тактов, счита текущий , в соответствии с форм.(1) вычисл етс машинный интервальный индекс к(Х) числа. Кроме этого, на первом такте управл ющий сигнал Г- 1, подаваемый с входа 2 устройства , поступает в элемент 8 задержки.
На Т-м такте сигнал Г- 1 с выхода элемента 8 задержки подаетс на управл ющие входы первого и второго блоков 12 и 13 мультиплексоров, поэтому по вл ющиес в данном такте на выходах блока 6 элементов задержки и блока 7 вычислени интервального индекса числа модул рный код
(# , #№ ) и характеристика7к(Х) через
вторые информационные входы первого и второго блоков 12 и 13 мультиплексоров соответственно поступают в регистр 10 модул рного кода числа и регистр 11 интервального индекса.
На каждом из I последующих тактов операции масштабировани выполн ютс одни и те же действи . В ходе (Т + г + 1)-го такта (г 0,1I - 1)блок 16 управлени по
модул рному коду (xv ,;pr юР и
машинному интервальному индексу 1к(Хг) числа Хг (при г 0 полагаетс Х0 X и
#° % , ,2К), подаваемым на его
первый и второй входы с выходов регистров 10 и 11 модул рного кода числа и интервального индекса соответственно, вырабатывает
сигналы КГ), ). Oir) ,...o$ off), определ емые соотношени ми вида (6) - (8). Признаки ) и четности числа Хг с первого и второго выходов блока 16 управлени подаютс соответственно на первый и второй управл ющие входы выдачи кода первого блока 14 хранени констант, на адресный вход которого из регистра 10 модул рного кода числа поступают цифры кода
(№,№(Р).Сигналы
от ,ojr ,..., с последних р выходов блока 16 управлени подаютс на соответствующие управл ющие входы выдачи кода второго блока 15 хранени констант, а на его адресный вход из регистра 11 интервального индекса поступает интервально- индексна характеристика к(Хг). Если Хг
четно С W 1 и 0), то на первом выходе первого блока 14 хранени констант сформируетс модул рный код
tf + 1,jЈ+1tf+1) w(l)(),wЈ1)
(#))wP(;JP) числа Xr+i - Xr/2
. (см. (2), (3)), а на втором выходе - кохЦО 0
0). Если же Хг вл етс нечетным (Ч /г) О, Ч /г) 1), то код нул формируетс на первом выходе первого блока 14 хранени констант , а код числа Хг-м. совпадающий в данном случае с кодом ()(#r)) , Wi2
(jЈ) )W0 (г))Хсм.(2),(3))-навтором
выходе. В обоих случа х на выхбде первого блока 17 элементов ИЛИ будет получен модул рныйкод (г + 1).г + 1))) числа Хги. который через первый информационный вход первого блока 12 мультиплексоров, на управл ющий вход которого подаетс сигнал Г 0, пересылаетс в регистр 10 модул рного кода числа. Что
касаетс сигналов оу , огг (J$ ,то как
видно из (7) и (8), лишь один из них принимает единичное значение. Пусть этот сигнал имеет номер v Тогда на выходах второго блока 15 хранени контакт формируетс набор величин 0, 0О, N (к(Хг)), 00
- из которых представл ет собой машинный интервальный индекс числа Хг-н, т. е.
W)(K(Xr))K(Xi+i)(cM. (4), (5), при I 1к/Хг)). Характеристика 1к(Хг+1), пройд через второй блок 1Й элементов ИЛИ и второй блок
5 13 мультиплексоров, поступает в регистр 11 интервального индекса.
Ежетактно содержимое второго регистра 19 сдвига по сигналу Гт 1, подаваемому с тактового входа 5 устройства, сдвигаетс
0 на один бит в сторону младших разр дов, после чего в его старший разр д записываетс признак четности W/, генерируемый на втором выходе блока 16 управлени . В
ц результате по окончании (Т + г + 1)-го такта операции в г+ 1 старших разр дах второго регистра 19 сдвига будет получен двоичный код величины
Rr + i t ччо-2 .
0i 0
представл ющий собой остаток I X I 2г-н от
делени X на 2
Согласно изложенному по истечении (Т+
+ 2)-го такта на выходе первого блока 17 5 элементов ИЛИ сформируетс модул рный
код ($. $ до ) искомого целочисленного приближени Х| Х/2 к дроби Х/2 , а в I старших разр дах второго регистра 19 сдвига - двоичный код остатка RI Х 21; при этом на выходе младшего разр да первого регистра 9 сдвига, а значит и на выходе 22 устройства по вл етс единичный сигнал, указывающий на то, что процесс масштабировани завершен.
Инициаци новой операции в устройстве может быть осуществлена уже на 1-м такте текущей операции. Признаком готовности устройства к выполнению опе- р. рации служит единичный сигнал, генерируемый на выходе (Т+1)-го разр да первого регистра 9 сдвига, а соответственно и на выходе 23 устройства.
0
5
Claims (1)
- Формула изобретениУстройство дл масштабировани чисел , содержащее первый и второй регистры сдвига, регистр модул рного кода числа, регистр интервального индекса, первый и второй блоки хранени констант, первый и второй блоки мультиплексоров, блок управлени , первый и второй блоки элементов ИЛИ, причем вход масштаба устройства и вход начальной установки устройства соединены соответственно с информационным входом и входом сброса первого регистра сдвига, вход разрешени сдвига которого соединен с тактовым входом устройства и с входом разрешени сдвига второго регистра сдви- га, выход которого вл етс выходом двоичного кода остатка устройства, выход первого блока мультиплексоров соединен с входом регистра модул рного кода числа, выход которого соединен с адресным вхо- дом первого блока хранени констант и с первым входом блока управлени , первый и второй выходы которого соединены с соответствующими входами разрешени выдачи первого блока хранени констант, первый и второй выходы которого соединены с соответствующими входами первого блока элементов ИЛИ. выход которого вл етс выходом кода результата устройства, выход сигнала окончани работы которого соеди- нен с выходом первого разр да первого регистра сдвига, выход второго блока мультиплексоров соединен с входом регистра интервального индекса, выход которого соединен с адресным входом второго блока хранени констант и с вторым входом блокауправлени , второй выход которого соединен с информационным входом второго регистра сдвига. 1-й вход разрешени выдачи и 1-й выход второго блока хранени констант ( + q + 1:K- количество оснований; q - цела часть числа К/2) соединены соответственно с (I + 2)-м выходом блока управлени и с 1-м входом второго блока элементов ИЛИ, выходы первого и второго блоков элементов ИЛИ соединены с первыми информационными входами первого и второго блоков мультиплексоров соответственно , отличающеес тем, что, с целью расширени области применени за счет выполнени операции масштабировани в модул рном коде, оно содержит блок элементов задержки, блок вычислени интервального индекса числа и элемент задержки, причем информационный вход устройства соединен с входами блока элементов задержки и блока вычислени интервального индекса числа, выходы которых соединены соответственно с вторыми информационными входами первого и второго блоков мультиплексоров, управл ющие входы которых соединены с выходом элемента задержки, вход которого соединен с входом сигнала начала работы устройства, выход сигнала готовности которого соединен с выходом ( Iog2« + 1)-го разр да первого регистра сдвига.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894744557A SU1667066A1 (ru) | 1989-09-28 | 1989-09-28 | Устройство дл масштабировани чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894744557A SU1667066A1 (ru) | 1989-09-28 | 1989-09-28 | Устройство дл масштабировани чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1667066A1 true SU1667066A1 (ru) | 1991-07-30 |
Family
ID=21472280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894744557A SU1667066A1 (ru) | 1989-09-28 | 1989-09-28 | Устройство дл масштабировани чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1667066A1 (ru) |
-
1989
- 1989-09-28 SU SU894744557A patent/SU1667066A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1510097, кл. Н 03 М 7/18, 1987. Авторское свидетельство СССР N 1305678, кл. G 06 F 7/72, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970007623A (ko) | 리던던시 정보 발생을 위한 데이타 블록 엔코딩 방법 및 워드 단위 엔코더 | |
SU1667066A1 (ru) | Устройство дл масштабировани чисел | |
SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
SU1596335A1 (ru) | Устройство дл формировани контрольного кода по модулю два | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU1317434A1 (ru) | Устройство дл вычислени квадратного корн числа в модул рной системе счислени | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
RU2020759C1 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
SU1631544A1 (ru) | Устройство дл вычислени и хранени остатков по модулю три | |
SU1116544A1 (ru) | Устройство дл определени многочлена локаторов стираний при декодировании недвоичных блоковых кодов | |
SU871313A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1280619A1 (ru) | Генератор псевдослучайных чисел | |
SU991397A1 (ru) | Многофункциональный генератор двоичных последовательностей | |
SU1465885A1 (ru) | Генератор псевдослучайных последовательностей | |
SU864583A1 (ru) | Полиномиальный счетчик | |
RU2057364C1 (ru) | Программируемый цифровой фильтр | |
RU2141129C1 (ru) | Генератор функций уолша | |
SU1661758A1 (ru) | Арифметический расширитель | |
SU1675901A1 (ru) | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) | |
SU1249541A1 (ru) | Устройство дл определени центра массы плоской фигуры | |
SU1709302A1 (ru) | Устройство дл выполнени операций над элементами конечных полей | |
RU2133057C1 (ru) | Многоканальный сигнатурный анализатор | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU896617A2 (ru) | Устройство дл умножени | |
SU1264168A1 (ru) | Генератор псевдослучайной последовательности |