; Иэобретз{ие относитс к импульсной технике, может быть использовано в кодщ уюпшх устройствах линий св зи, где требуетс высока криптографическа стой кость сообщений. Известно устройство Tl 3, содержащее коммутатор, блок сумматоров по модулю два, регистр - преобразователь, входной регистр, г сератор тактовых импульсов, генератор пачки импульсов, блок сравие ни кодов, одиночно го импульса , счетчик числа иалож шй и блок регш;трации наложений. Недостатком данного устройства вл е с отсутствие равномерности распределени псевдослучайных чисел на выходе, что вл етс необходимым- условием высокой криптографической стойкости. Известно устройство . содержащее генератор тактовых импульсов, запоминаю щее устройство, ин юрмаоионныевходы, ко торого подключены к выходам регистра сдвига с сумматор по модулю два в цепи о }атной св зи, адресные входы ч&рез селектор адресов соединены с управ;л ющим генератором и вторым ретт1строМ сдвига с сукшатором по модулю два в цепи офатной св зи, соединенным с выходом третьего регистра сдвига; управл ющий генератор соединен через генератор тактовых импульсов со сходом первого регистра сдвига. Недостатком данного устройства вл етс низкое быстродействие 1фи необха димости получени на его выхюде п - раэ р:шных двоичных чисел. У величине быстродействи за счет одновременного считывани из ОЗУ по п адресем приведет к потере .криптографической стойкости, поскольку в этом случае количество различных псевдослуч ных двоичных чисел на выходе генератора будет ох аничено объемом ОЗУ. Целью насто шехч) изобретени вл етс 1ювышение &1к:тродействи генератора. Поставленна пель достигаетс тем, что в генератор 1юевдос;1учайных последовательност , содержащий генератор тактовых импульсов, выход которого соединен со входом блока управлени , первый выход когорого подключен к управл ющему входу свпекгора адресов, группа входов которого соединена с выходами первого регистра сдвига с сумматором по модулю два в цепи обратной св зи, запоминающее устройство, информационные входы которого соединены с выходами второго регистра сдвига с сумматором по модулю два в цепи обратной св зи, а адресные входы соединены с первой группой выходов селектора адресов, третий регистр сдвига с сумматором по модулю два в цепи обратной св зи, в него дополнительно введены запоминающее устройст во и п - разр дный сумматор по модулю два, входы которого соединены с выходами оапоминающих устройств, причем информационные и адресные входы дополнительного запоминающего устройства под- . ключены соо1:ветственно к выходам второго регистра сдвига с сук матором по модулю два в цепи обратной св зи и ко второй группе выходов селектора адресов втора группа входов которого, через третий регистр сдвига с сумматорами по мо дулю два в цепи обратной св зи соединена со вторым выходом блока управлени третий и четвертый выходы которого соо ветственно подключены ко входам Йервого и второгхэ регистров сдвига с сумматором по модулю два в цепи обратной св зи. На чертеже приведена футпсщюнальна схема генератора. Генератор псевдослучайных последовательностей содернсит генератор I тактовы импульсов, блок 2 управлени , регистры 3-5 сдвига с сумматором по модулю два в цепи обратной св зи селектор 6 адресов , запоминающее устройство 7, 8, ц разр дный сумматор 9 по модулю два. Регистры 3-5 обеспечивают получение максимально длинной М -последовательности . Работает генератор следующим образом . В Исходном состо нии в регистры 3-5 занесены ключевые слова. Работа генератора начинаетс с режима записи. Под действием тактовых импульсов генератора I, проход щих через блок 2 управлени на входы сдвига регистров 3 и 4, в каждом такте работ происходит изменение содержимого регистра 3, которое записываетс по адресу, соответствующему состо нию регистра 4, в запомннаюпгее устройство 7. До заполнени всех адресов запоминающего устройства адресные ВХОДЫ запоминающего устройства. 8 зарыты с помощью селектора 6 адресов игналом с блока 2 управлени , и запись в запоминающечэ устройство 8 не происходит . По заполнении всех адресов запоминающего устройства 7 блок 2 управлени режимами с помощью селектора 6 адресов запрет1ает запись в запоминакшее устройство 7 и разрешает запись в запоминающее устройство 8 по адресам, поступающим через селектор 6 адресов о регистра 5 сдвига. По заполнении всех адресов запоминающего устройства 8 блок 2 управ лени режимами переводит генератор в режим считывани . В этом режиме в каждом гакте работы из запоминающих устройств 7 и 8 считываютс одновременно два Y -разр дных числа, которые складываютс по модулю 2 на сумматоре 9. На выходах cjTvnwaTopa 9 в .каждом такте считывани формируетс п - разр дное псевдослучайное двоичное число. Таким образом, описанный генератор обладает повыщенным быстродействием без снижени его криптографической стойкости . Формула изобретени Генератор псевдослучайных последовательностей , содержащий генератор тактовых импульсов, выход которого соединен со входом блока управлени , первый выход которого подключен к управл ющему входу селектора адреса, перва группа входов которого соединена с выходами первого регистра сдвига с сумматором по модулю два в цепи обратной св зи, запсминающее устройство, информационные входы которого соединены с выходами второго регисгра сдвига с сумматором по модулю два в цепи обратной св зи, а адресные входы соедииень с первой группой выходов селектора адресов, третий регистр сдвига с сумматором по модулю два в цепи офагной св зи, о тличающийс тем, что, с целью повышени быстродействи , в него дополнительно введены запоминаю -. щее устройство и п - разр дный сумматчэр по модулю два, входы которого соединены с выходами запоминакипих устройств, при- чем информационные и адресные входы дополнительного запоминак пего устройства подключены соответственно к выходам BTOpoiX) peimctpa сдвига с сумматором по модулю два в цепи статной св зи в ко второй группе выходов селектора адресов,. втора группа входов которого через третий регистр сдвига с сумматором по модулю два в uerai обратной св зи соединена с вторым выходом блока управлени , третий и четвертый выходы которого соответственно подключены ко входам первого и второго регистров сдвига с сумматоро.т 8 3и по модулю два в цепи обратной св зи. Источники информаюш, прин тые во внимание при экспертизе I. Авторское свидетельство СССР N9 437062, кл. Q 06 F 1/02, . 2/Электроника № 1, (16737 с. 66 (прототип).