RU1829119C - Устройство дл подсчета количества единиц - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет определ ть количество единиц в параллельном коде в двоично-дес тичной системе счислени . УСТРОЙСТВО содержит делители количества единиц на две группы 1, определ ющие младшие разр ды тетрад результата, и делители количества единиц на п ть групп 2, вычисл ющие три старших результата. 4 ил., 2 табл.

Description

СО

с

1.1

till

21

15

1$

00

ю ю

Фиг.1

Ю

Изобретение относитс  к вычислительной технике и может использоватьс  в арифметических блоках ЭВМ, работающих в двоично-дес тичной системе счислени .

Цель изобретени  - расширение класса решаемых задач за счет возможности получени  результата в двоично-дес тичной системе счислени ..

Изобретение по сравнению с известными решени ми содержит делители количества единиц на п ть, позвол ющие в совокупности с вновь введенными св з ми выполнить вычисление результата в двоично-дес тичной системе счислени .

Структурна  схема устройства показана на фиг/1.

Устройство содержит г одю

п + 1

блоков делени  количества единиц в коде на два 1.1-1.г и блоков делени  количества единиц в коде на п ть 2.1-2.Г, где г- разр дность входного кода, причем входы блока 1.1  вл ютс  входами устройства, выходы частного каждого блока делени  количества единиц в коде на два 1.1-1.гсоединены соответственно с входами соответствующего блока делени  количества единиц в коде на п ть 2.1-2.Г, выходы частного каждого, предыдущего блока делени  количества единиц в коде на п ть соединены с соответствующими входами последующего по номеру блока делени  количества единиц в коде на два, выходы остатка соответствующих блоков делени  количества единиц в коде на п ть  вл ютс  выходами разр дов соответствующих тетрад устройства, начина  с младшей тетрады, выход частного следнего блока делени  количества единиц в коде на п ть 2  вл етс  выходом первого разр да старшей (г+1)-й тетрады устройства .

Устройство работает следующим образом .

На выходы устройства поступает код, в котором необходимо определить количество единиц в двоично-дес тичной системе счислени . Этот код подаетс  на входы первого блока делени  количества единиц в коде на два 1.1, который на выходах частного формирует код с количеством единиц, равным целочисленному частному от делени  на два количества единиц входного кода, а на выходе остатка - остаток от указанного делени ,  вл ющийс  младшим разр дом младшей тетрады искомого результата. Код, полученный на выходах частного блока 1.1 поступает на входы блока делени  количества единиц в коде на п ть 2.1, который на выходах частного формирует код с количеством единиц, равным целочисленному частному от делени  на п ть количества единиц его входного кода, а на выходах остатка - трехразр дный код остатка от указанного делени , определ ющий три старших разр да младшей тетрады результата.

Код, полученный на выходах частного блока,поступает далее на входы блока делени  количества единиц в коде на два 1.2, который аналогично блоку 1.1, описанному

0 выше, определ ет на выходе остатка младший разр д второй тетрады результата и код на выходах частного, обрабатываемый далее в блоке делени  количества единиц в коде на п ть 2.2 с получением трех старших

5 разр дов второй тетрады результата на выходах остатка и кода на выходах частотного дл  вычислени  последующих тетрад результата на последующих блоках делени  количества единиц в коде на два и п ть. На

0 последних делител х блоках делени  коли-- чества единиц в кеде на два 1.г и п ть 2.г формируютс  разр ды последней тетрады результата (соответственно младший и три старших разр да тетрады), а также младший

5 (единственный) разр д старшей тетрады результата на выходе частного блока 2.г. В случае нулевого значени  этого разр да предпоследн   тетрада оказываетс  старшей тетрадой результата. Полученные раз0 р ды тетрад результата с выходов остатка блоков делени  количества единиц в коде на два и п ть, а также с выхода частного блока 2.г поступают на выходы устройства.

Блок делени  количества единиц в коде

5 на п ть показан на фиг,2 и содержит сумматоры первой группы 3, сумматоры второй группы 4 и сумматор 5, все входы суммато- . ров первой группы 3  вл ютс  входами блока , выходы суммы и переноса первого

0 сумматора 3.1 группы соединены соответственное входами первого и второго разр дов первого слагаемого первого сумматора 4,1 группы, вход переноса которого подключен к нулевой шине, первый и второй выходы

5 первого разр да и выход второго.разр да каждого предыдущего сумматора группы 4 соединены соответственно с входом переноса и входами первого и второго разр дов первого слагаемого последующего суммато0 ра группы 4, входы первого и второго разр дов второго слагаемого каждого сумматора группы 4 соединены соответственно с выходами суммы и переноса сумматора группы 3 с большим на единицу номером первый и

5 второй выходы первого разр да и выход второго разр да последнего сумматора группы 4 соединены соответственно с выходами соответствующих разр дов сумматора 5, выходы которого  вл ютс  выходами ос- татка блока, а выходы переноса сумматоров

группы 4  вл ютс  выходами частного блока.

Сумматоры группы 3 выполн ютс  на микросхемах К555ИМ5 и привод т входной код к двухразр дным кодам с весами разр дов 2 и 2 соответственно на выходах суммы и переноса. Эти коды поступают на соответствующие входы сумматорсгв группы 4, которые выполн ют сложение и формируют единичное значение на выходе переноса при сумме, равной или превышающей п ть, а на двух выходах первого разр да и выходе второго разр да формируют код, равный сумме, если она не превышает п ть,и сумме за вычетом п ти в противном случае. Сумматоры группы 4 организуют последовательное сложение двухразр дных кодов, что определ ет на их выходах переносов код частного делител  на п ть, а с выходов разр дов последнего сумматора группы А снимаетс  код остатка с весами разр дов 2°, 2° и 21. Дл  приведени  кода остатка к весам разр дов 2,2 и 2 он поступает на выход делител .

Сумматор группы 4 показан на фиг.З и выполн етс  на микросхеме К155ИМ2 и логических элементах по табл.1, св зывающей выходы микросхемы К155ИМ2 и выходы сумматора группы 4. Сумматор 5 выполнен по табл.2 и показан на фиг.4.

Рассмотрим подсчет количества единиц предложенным устройством на примере входного кода 001101110100. На выходе частного и остатка блока 1.1 формируютс  коды частного (с в два раза меньшим количеством единиц по сравнению с входным кодом):01.1100 и остаток. О. Полученный код частного поступает на вход блока 2.1. При этом на выходах вход щих в состав блока 2.1 сумматоров 3.1, 3.2.4.1 и 5 формируютс  соответственно следующие коды 01, ТО, 1100 (веса: 21, 2°, 2°, Р), 011.

Последний из этих кодов  вл етс  кодом остатка на выходе остатка блока 2,1, а значение 0 на выходе Р сумматора 4.1 - кодом частного на выходе частного блока 2.1. Таким образом, результатом подсчета

количества единиц во входном коде  вл етс  двоично-дес тичный код, состо щий из младшей и неполной старшей тетрады: О 0110, Пример окончен.

По сравнению с прототипом предложенное устройство позвол ет определ ть количество единиц во входном коде в двоично-дес тичной системе счислени , что расшир ет класс решаемых задач.

Claims (1)

1. Формула изобретени  Устройство дл  подсчета количества

   единиц, содержащее г lg

   блоков

   делени  количества единиц в коде на два

   (п - разр дность входного хода), к-й из которых (к 1 ,г) содержит группу из гт/ 2к сумматоров , вход переноса (i+1)-ro из которых (I 1 ,п/2к-1) соединен с выходом суммы i-ro сумматора группы, выходы переносов всех

   сумматоров к-й группы  вл ютс  выходами частного.к-го блока делени  количества единиц входа на два, выход остатка которого соединен с выходом суммы последнего сумматора к-й группы и  вл етс  выходом младшего разр да соответствующей к-й тетрады устройства, j-й и (1+1)-й входы которого сое- динены с входами m-го сумматора группы (т 1,п /2к) и  вл ютс  входами первого блока делени  количества единиц в коде на

   два, отличающеес  тем, что, с целью расширени  класса решаемых задач за счет получени  результата в двоично-дес тичной системе счислени , оно содержит г блоков делени  количества единиц в коде на п ть,

   причем выходы частного к-го блока делени  количества единиц в коде на два соединены с входами к-го блока делени  количества единиц в коде на п ть, выходы частного 1-го из которых соединены с входами (i+1)-ro

   блока делени  количества единиц в коде на два, выходы остатка к-го блока делени  количества единиц в коде на п ть  вл ютс  выходами трех старших разр дов к-й тетрады устройства, выход первого разр да стзршей тетрады которого соединен с выходом частного последнего блока делени  количества единиц в коде на п ть.

   Таблица 1

   Таблица 2

   ; i

   rfe

   U

   Лог 0

   ttff

   tit

   Фиг. 2