SU1520524A1 - Устройство дл пирамидальной свертки по модулю три - Google Patents

Устройство дл пирамидальной свертки по модулю три Download PDF

Info

Publication number
SU1520524A1
SU1520524A1 SU884402162A SU4402162A SU1520524A1 SU 1520524 A1 SU1520524 A1 SU 1520524A1 SU 884402162 A SU884402162 A SU 884402162A SU 4402162 A SU4402162 A SU 4402162A SU 1520524 A1 SU1520524 A1 SU 1520524A1
Authority
SU
USSR - Soviet Union
Prior art keywords
convolution
inputs
adder
adders
odd
Prior art date
Application number
SU884402162A
Other languages
English (en)
Inventor
Павел Иосифович Плиц
Александр Валентинович Дрозд
Original Assignee
Предприятие П/Я М-5343
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5343 filed Critical Предприятие П/Я М-5343
Priority to SU884402162A priority Critical patent/SU1520524A1/ru
Application granted granted Critical
Publication of SU1520524A1 publication Critical patent/SU1520524A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и позвол ет вычисл ть остаток от делени  контролируемого числа на три с повышенным быстродействием. Устройство содержит N ступеней свертки, причем ступени с первой по (N-1) -ю содержат 2L - разр дные сумматоры, где L - целое, L≥2, а N -   ступень содержит сумматор по модулю три. Контролируемое число поступает нечетными разр дами на входы нечетных разр дов и переносов, а четными разр дами на входы четных разр дов сумматоров первой ступени. С первых выходов всех сумматоров результаты сложени  нечетных разр дов поступают на входы (2L-1)-го разр да первого слагаемого этих же сумматоров. Коды с выходов смежных (2K-1)-го и 2K-го сумматоров (J-1)-й ступени поступают на входы разр дов и вход переноса K-го сумматора (J )-й ступени. Таким образом продолжают свертку сумматоры второй ступени, затем следующих ступеней, сумматора (N-1)-й ступени, код с выхода которого поступает четными и нечетными разр дами на входы четных и нечетных разр дов сумматора по модулю три. При этом сумматор по модулю три формирует остаток от делени  контролируемого числа на три. Повышение быстродействи  достигаетс  за счет отсутстви  цепей обратной св зи дл  прохождени  сигналов переноса в сумматорах с первой по (N-1)-ю ступеней свертки. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых устройствах дл  - контрол  арифметических операций.
Целью изобретени   вл етс  повышение быстродействи  устройства.
На чертеже представлена структурна  схема предлагаемого устройства пирамидальной свертки по модулю три дл  случа  .
Устройство. содержит сумматоры
K1,-b2,...1.N/8-1, N/8 первой сту ..пени свертки, сумматоры 2.1,...2.N/16
второй ступени свертки,сумматор 3 (п-1)-й ступени свертки и сумматор 4 по модулю три-П-й ступени свертки.
Устройство работает следую1цим .образом . .
Контролируемое N-разр дное число поступает на входы нечетных разр дов А 1, В 1, В 3 и входы переноса Р сумматоров 1.1, 1.2,...1.N/8-1, 1.N/8 первой ступени свертки своими нечетными разр дами, а на входы четных разр дов А 2, В 2иА4, В 4 этих сумматоров - четными разр дами. Результаты сложени  нечетных разр дов с первых выходов сумматоров с первой по (п-1)-ю ступень свертки поступают на входы нечетных разр дов А 3 этих же сумматоров. Получаемые при этом коды с выходов S2, S3, 84иР4 смежных (2К-1)-го и 2К-го сумматоров первой, ц затем второй и т..д. , т.е. ( ступени свертки, j 2, ii-l, К 1,2 Т , пост5шают на входы разр дов А 2, В 1, В 2, А 1, А 4, В 3, В 4 и вход переноса РО К-го сумматора второй, третьей и т.д., т.е. j-й ступени свертки. Нечетные и чет- ные разр ды контролируемого числа, также как и нечетные и четные разр ды кодов, получаемых с нечетных и чет ньк выходов сумматоров, имеют соответственно веса по модулю три 1 и 2. Это обеспечивает получение на выходах S2, S3, 84иР4 каждого сумматора код, имеющий остаток от делени  на три такой же, как и восьмиразр дное число, нечетные и четные разр ды ко- торого поданы на входы нечетных (включа  вход переноса) и четных разр дов этого сумматора соответственно. Таким образом, на выходе сумматора 3 образуетс  код. конгруентной -по модулю три контролируемому числу. Этот код сво- рачиваетЬ  на сумматоре 4 по модулю три до двух разр дов и,  вл  сь остатком от делени  контролируемого числа на три, поступает на выходы устройства . Формула .изобретени 
Устройство дл  пирамидальной свертки по модулю три, содержащее п ступеней свертки, причем ступени свертки с первой по (п-1)-ю содержат 21-разр д- ные сумматоры (1 - целое, 1 2),п-  ступень свертки содержит сумматор по модулю три, причем входы всех, кроме (21-1)-го, нечетных разр дов первого слагаемого и входы всех нечетных разр дов второго слагаемого сумматоров первой ступени свертки  вл ютс  входами нечетных разр дов контролируемого
n 5 5
0 5
0
числа устройства, входы четных разр дов которого  вл ютс  входами четных разр дов сумматоров первой ступени, входы всех, кроме первого и (21-1)-го, нечетных разр дов первого слагаемого и входы всех нечетных разр дов второго слагаемого К-го сумматора j-й сту- пени свертки (j 2, п-1; К 1,) соединены соответственно с нечетными выходами, исключа  первые выходы,двух смежных (2К-1)-го и 2К-го сумматоров ()й ступени свертки, входы четных разр дов первого и второго слагаемых К-го сумматора j-й ступени свертки соединены с четными выхода т двух смежных (2К-1)-го и 2К-го сумматоров (з-1)-й ступени свертки, все входы, кроме первого, нечетных разр дов первого слагаемого и входы всех нечетных разр дов второго слагаемого сумматора по модулю три соединены соответственно с нечетными выходами, кроме первого, сумматора (п-1)-й ступени свертки, четные выходы которого соединены соответственно с входами четных разр дов сумматора по модулю три, вход переноса и выход переноса сумматора по модулю три объединены между собой, а выходы сумматора по модулю три  вл ютс  выходами устройства , отличающеес  тем, что, с целью повышени  быстродействи , вход (21-1)-го разр да первого слагаемого и первьй выход каждого сумматора с первой по (п-1)-ю ступени свертки объединены между собой, входы переносов сумматоров первой ступени свертки  вл ютс  входами нечетных разр дов контролируемого числа устройства , выходы переносов двух смежных (2К-1)-го и 2К-ГО сумматоров (j-1)-й ступени свертки соединены соответственно с входом первого разр да первого слагаемого и входом переноса К-го сумматора j-й ступени свертки, выход переноса сумматора (п-О-й ступени свертки соединен с первым входом первого слагаемого сумматора по модулю три. .

Claims (1)

  1. Формула .изобретения числа устройства, входы четных разрядов которого являются уходами четных разрядов сумматоров первой ступени, входы всех, кроме первого и (21-1)-го, нечетных разрядов первого слагаемого и входы всех нечетных разрядов второго слагаемого К-го сумматора j-й ступени свертки (j = 2, п-1 ; К = 1,2п1-‘) соединены соответственно с нечетными выходами, исключая первые выходы,двух смежных (2К-1)-го и 2К-го сумматоров (j-1)-ft ступени свертки, входы четных разрядов первого и второго слагаемых К-го сумматора j-й ступени свертки соединены с четными выходами двух смежных (2К-1)-го и 2К-го сумматоров (j-i)-ft ступени свертки, все входы, кроме первого, нечетных разрядов первого слагаемого и входы всех нечетных разрядов второго слагаемого сумматора по модулю три соединены соответственно с нечетными выходами, кроме первого, сумматора (п-1)-й ступени свертки, четные выходы которого соединены соответственно с входами четных разрядов сумматора по модулю три, вход переноса и выход переноса сумматора по модулю три объединены между собой, а выходы сумматора по модулю три являются выходами устройства, отличающееся тем, что, с целью повышения быстродействия, вход (21-1)-го разряда первого слагаемого и первый выход каждого сумматора с первой по (п-1)-ю ступени свертки объединены между собой, входы переносов сумматоров первой ступени
    Устройство для пирамидальной свертки по модулю три, содержащее η ступеней свертки, причем ступени свертки с первой по (п-1)-ю содержат 21-разрядные сумматоры (1 - целое, 1 ^-2),п-я ступень свертки содержит сумматор по модулю три, причем входы всех, кроме (21-1)-го, нечетных разрядов первого слагаемого и входы всех нечетных разсвертки являются входами нечетных разрядов контролируемого числа устрой40 ства, выходы переносов двух смежных (2К-1)-го и 2К-го сумматоров (j-1)-ft ступени свертки соединены соответственно с входом первого разряда первого слагаемого и входом переноса К-го 45 сумматора j-й ступени свертки, выход переноса сумматора (п-1)-й ступени рядов второго слагаемого сумматоров первой ступени свертки являются входа свертки соединен с первым входом первого слагаемого сумматора по модулю ми нечетных разрядов контролируемого три.
SU884402162A 1988-04-04 1988-04-04 Устройство дл пирамидальной свертки по модулю три SU1520524A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884402162A SU1520524A1 (ru) 1988-04-04 1988-04-04 Устройство дл пирамидальной свертки по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884402162A SU1520524A1 (ru) 1988-04-04 1988-04-04 Устройство дл пирамидальной свертки по модулю три

Publications (1)

Publication Number Publication Date
SU1520524A1 true SU1520524A1 (ru) 1989-11-07

Family

ID=21365316

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884402162A SU1520524A1 (ru) 1988-04-04 1988-04-04 Устройство дл пирамидальной свертки по модулю три

Country Status (1)

Country Link
SU (1) SU1520524A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1084799, кл. G 06 F 11/10, 1982. Авторское свидетельство СССР №1105896, кл. G 06 F 11/10, 1982. *

Similar Documents

Publication Publication Date Title
SU662941A1 (ru) Устройство дл умножени целых чисел
SU1520524A1 (ru) Устройство дл пирамидальной свертки по модулю три
RU2054709C1 (ru) Устройство для умножения чисел в позиционном коде
SU1721601A1 (ru) Последовательный К-ичный сумматор
RU1829119C (ru) Устройство дл подсчета количества единиц
SU711567A1 (ru) Устройство дл сравнени двоичных чисел
SU1432554A1 (ru) Устройство дл умножени полиномов
RU2051406C1 (ru) Устройство формирования сигналов фабера-шаудера
SU1418731A1 (ru) Устройство дл нумерации перестановок натурального р да чисел и нул
SU1472899A1 (ru) Устройство дл умножени
SU1674151A1 (ru) Генератор перестановок
SU1223224A1 (ru) Устройство дл делени @ -разр дных чисел
SU1043627A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1667052A1 (ru) Комбинационный сумматор кодов Фибоначчи
SU436350A1 (ru) Двоичный сумматор
SU1506525A1 (ru) Генератор случайного процесса
SU1381487A1 (ru) Устройство дл сложени в избыточной двоичной системе счислени
SU1485410A1 (ru) Устройство для прямого и обратного преобразования прямого последовательного двоичного кода в дополнительный код 2
SU754412A1 (ru) Устройство для умножения 1
RU1791818C (ru) Устройство дл контрол остаточного кода по модулю три
SU1196856A1 (ru) Вычислительное устройство
SU596952A1 (ru) Устройство дл решени систем дифференциальных уравнений
SU1401448A1 (ru) Устройство дл реализации булевых симметричных функций
SU798863A1 (ru) Цифровое устройство дл реше-Ни СиСТЕМ АлгЕбРАичЕСКиХ уРАВ-НЕНий
SU1188731A1 (ru) Устройство дл сложени @ -разр дных чисел в избыточной системе счислени