SU1485410A1

SU1485410A1 - Устройство для прямого и обратного преобразования прямого последовательного двоичного кода в дополнительный код 2

Info

Publication number: SU1485410A1
Application number: SU874328486A
Authority: SU
Inventors: Valerij V Grichuk; Alena A Kostenko
Original assignee: Valerij V Grichuk; Alena A Kostenko
Priority date: 1987-11-17
Filing date: 1987-11-17
Publication date: 1989-06-07

Description

Изобретение относится к вычислительной технике и может использоваться при построении специализированных конвейерных вычислителей и арифметических устройств. Устройство может умножать числа на "-1", преобразуя из прямого кода в дополнительный, и наоборот пропускать числа без преобразования комбинировать оба режима, получая на выходе модули чисел, т,е. управлять режимами преобразования кодов, что расширяет функциональные возможности устройства. Устройство содержит управляющий 1, информационный 2, синхронизирующий 3 и установочный 4 входы, элемент НЕ 5, полусумматор 6, триггеры 7, 9, переключатель 8 и выход 10. 1 ил., 2 табл.

311 1485410

3

-1485410

4

Изобретение относится к вычислительной технике и может использоваться при построении специализированных конвейерных вычислителей и арифмети-. ческих устройств.

Целью изобретения является расширение функциональных возможностей устройства за счет управления режимами преобразования кодов. ю

На чертеже представлена функциональная схема устройства для прямого и обратного преобразования прямого последовательного двоичного кода в дополнительный код. 15

Устройство содержит управляющий 1, информационный 2, синхронизирующий 3 и установочный 4 входы, элемент НЕ 5, полусумматор 6, первый триггер 7, переключатель 8, второй триггер 9 и вы- 20 ход 10.

Устройство работает следующим образом.

• Для подготовки к работе устройства на вход 4 подается сигнал логической 25 "1", в результате триггер 7 устанавливается в состояние "1", а триггер 9 - в "0". При поступлении на вход 2 значащих информационных разрядов, на входе 4 должен быть установлен уро- _х 30 вень логического "0". Установка режима работы устройства производится по входу либо перед началом работы, либо одновременно с.подачей первого разряда информации. В первом режиме 35 работы, когда на входе 1 установлен уровень логической "1”, пропускаемая через устройство информация умножается на ^п-1", что позволяет преобразовывать модуль отрицательного числа 40 в дополнительный код.

Дополнительный код п-разрядного числа X, представленного в двоичном коде, образуют в соответствии со следующим правилом: 45

^ХЙОП

Х_о. | X I при Х_о = 0, х_о, 2"⁺¹ - X при Х_о = I ,

где 2^П*¹ представлено в двоичном ко- 50 де; Х_о = 0 - соответствует положительному знаку числа; X ₀ = I - отрицательному. Преобразование модуля отрицательного числа происходит по следующему алгоритму: последовательное 55 инвертирование всех η разрядов числа X, начиная с младшего; прибавление к полученному числу единицы, представленной в двоичном коде.

Преобразование чисел, представлен ных дополнительным кодом, в прямой происходит аналогично. Устройство функционирует следующим образом: последовательный двоичный код младшими разрядами вперед подается на вход 2, причем поступление каждого разряда числа сопровождается синхроимпульсом по входу 3. Состояние выхода переключателя 8 соответствует состоянию на его входе, который соединен с выходом суммы полусумматора 6. На первом рабочем такте инвертированное значение младшего разряда с выхода элемента НЕ 5 поступает на первый вход полусумматора 6 и суммируется с логической ”1", находящейся на выходе триггера 7.

- В процессе работы триггер 7 обеспечивает хранение и последующие суммирование возможного переноса из младшего разряда в старший. Сигнал с выхода переключателя 8 поступает на информационный вход триггера 9. Результат преобразования ΐ-го разряда появляется на выходе 10 устройства через (ϊ+1)—й такт.'Знак преобразованного числа достоверно считывается с выхода 10, если на вход 2 подается соответствующее знаку расширение п-разрядного числа до (п+1)-разрядного. После обработки операнда необходимо . снова подготовить устройство к работе. Разрядность чисел не ограничена.

Во втором режиме работы, когда на входе 1 установлен уровень логического ”0", переключатель 8 пропускает без изменейия все разряды информации, подаваемой на вход 2, которые записываются поочередно в триггер 9, ί-й разряд устанавливается на выходе 10 устройства по концу (]'+1)-го такта. Преобразование сигнала соответствует умножению на 1. Подготовить устройство к работе требуется только перед подачей первого операнда в начале работы. Разрядность чисел и задержка устройства соответствуют разрядности и задержке при работе в первом режиме. Подавая на вход 1 сигнал, соответствующий знаку числа (т.е.комбинируя оба режима), можно получать модули чисел. Например, отрицательное число, представленное в дополнительном коде, преобразуется в свой модуль, если на входе 1 установлена логическая "1".

5

1485410

6

Пример работы устройства с числом 0010 в двух режимах представлен в табл. 1 и 2.
	Таблица 1
Такт	Вход 4	Вход 1	Вход 2	Выход 10
		• .. . .
0	1	X	ж	ж
1	0	1	0	ж
2	0	1	1	0
3	0	1	0	I
4	0	1	0	1
5	0	1	ж	1
		т	а б л и ц а ?

Такт	Вход 4	Вход 1	Вход 2	Выход 10
0	1	•ж	·»	ж
1	0 '	0	0	ж
2	0	0	1	0
3	0	0	0	0
4	0	0	0	0
5	0	0	ж	0

5

10

15

20

25

Примечание. ж - значение ’ сигнала несущественно.

30

Таким образом, устройство позволяет управлять преобразованием чисел: пропускать числа (или массивы чисел) без преобразования; умножать числа (или массивы чисел) на "-1", т.е. преобразовывать из прямого кода в дополнительный и из дополнительного в прямой; комбинировать оба режима, получая на выходе устройства модули 4θ чисел. Кроме того, использование устройства позволяет сократить оборудование, реализующее дополнительные функции.

Claims

Формула изобретения

Устройство для прямого и обратного преобразования прямого последовательного двоичного кода в дополнительный код, содержащее элемент НЕ, вход которого является информационным входом устройства, первый и второй триггеры, вход установки в "I" первого триггера является установочным входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет управления, режимами преобразования кодов, в него введены полусумматор и переключатель, управляющий и первый информационный входы переключателя соответственно являются управляющим входом устройства и подключен к входу элемента НЕ, выход которого соединен с первым входом полусумматора, второй вход и выход переноса которого соединены соответственно с выходом и информационным входом первого триггера, выход суммы полусумматора соединен с вторым информационным входом переключателя, выход которого соединен с информационным входом второго триггера, входы синхронизации первого и второго триггеров объединены и являются синхронизирующим входом устройства, вход установки в "0” и выход второго триггера соответственно подключены к входу установки в "I" первого триггера и яв являются выходом устройства.