SU1721601A1

SU1721601A1 - Последовательный К-ичный сумматор

Info

Publication number: SU1721601A1
Application number: SU874261520A
Authority: SU
Inventors: Георгий Еринархович Деев; Эдуард Владимирович Рахов
Original assignee: Г. и Э.В.Рахов
Priority date: 1987-04-27
Filing date: 1987-04-27
Publication date: 1992-03-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при создании вычислительных устройств, работающих в коде 1 из К. Целью изобретени вл етс повышение быстродействи последовательного сумматора. Цель достигает с благодар введению в устройство, содержащее первый сумматор цифр, состо щий из матрицы элементов И, второго сумматора цифр и двух элементов задержки, а также новых св зей. Первый сумматор цифр формирует цифру суммы при отсутствии переноса из предыдущего К-ичного разр да, а второй - при наличии переноса. Это позвол ет сократить задержку на добавление переноса к цифре суммы. 2 ил. % V с

Description

Изобретение относитс к вычислительной технике и может быть использовано при создании вычислительных устройств, работающих в коде 1 из К, где К - основание системы счислени .

Целью изобретени вл етс повышение быстродействи последовательного сумматора.

На фиг.1 изображена структурна схема последовательного К-ичного сумматора; на фиг.2 - функциональна схема последовательного сумматора дл К - 3.

Последовательный К-ичный сумма тор содержит входы 1 и 2 первого и второго операндов, сумматоры 3 и 4 цифр, элементы 5 и 6 задержки, вход 7 запуска, выход 8, Сумматоры цифр имеют управл ющие входы 9 и 10 соответственно и состо т из элементов И 11..L

Последовательный К-ичный сумма- 4

тор работает следующим образом.fO

На входы 1 и 2 последовательно

поступают цифры двух складываемых

К-ичных чиселJ

X X

w

21 о

1т

Г21,Х0,

где Х-, Y;e{0, 1, 2,.,., цифры К-ичной системы счислени .

При t 0 (т.е. в такте, номер которого равен 0)на вход X поступает цифра Х0 числа X, на вход Y поступает цифра Y0 числа Y, на вход 7 от

.внешнего источника подаетс пусковой

сигнал. Наличием трех сигналов: Х0, Y0 и пускового сигнала обеспечиваетс включение сумматора. Указанные сигналы поступают на вход сумматора 3 цифр, проход т через него и возбуждают два его выхода с номером XQ- + Y0. Сигнал с первого выхода поступает Y0 разр д выхода Z, чем обеспечиваетс выдача цифры Z0 результата Z X + Y, а с другого выхода - на вход элемента задержки 5 или 6.

Длительность задержки подобрана так, чтобы, при t 1 (т.е. в такте, номер которого равен 1) на входе одного из сумматоров цифр одновременно присутствовали три сигнала: Х, Y и сигнал с выхода элемента задержки . Тот из сумматоров цифр, на который придет сигнал с выхода элемента задержки, открываетс и возбуждаютс два его выхода, номер которых соответствует сумме очередных цифр операндов и переноса из предыдущего разр да. При этом сумматор 3 цифр открываетс , если перенос отсутствует , а сумматор - если присутствует . Элементы 5 и 6 задержки запоминают на один такт состо ние: переноса нет - элемент 5, перенос есть - элемент 6. Процесс суммировани цифр повтор етс до суммировани двух старших цифр Хт и Ym,- после чего выполн етс пустой такт суммировани с Хти 0 и YЩ4 0 дл получени выходного переноса.

Предлагаемый сумматор обладает повышенным быстродействием благодар отсутствию задержки на сложение переноса из предыдущего разр да с цифрой суммы или цифрой .одного из операндов .

Claims

Формула изобретени

Последовательный К-ичный сумматор содержащий первый сумматор цифр, который содержит К2 элементов И, где К - основание системы счислени , организованных в квадратную матрицу, первые входы элементов И каждой строки матрицы подключены к соответствующему разр ду первого входа сумматора цифр, вторые входы элементов

5

20

25

Q

15

30

35

40

45

50

55

каждого столбца матрицы подключены к соответствующему разр ду второго входа сумматора цифр, первые выходы элементов И i-й строки и . j-ro столбца , дл которых ( k п.где п О,..., (К-1), i, j -0,...,(K-1), соединены между собой- и подключены к соответствующим входам первой группы выходов сумматора цифр, вторые выходы элементов И i-й строки и j-ro столбца, дл которых , где m О,..., (2К-2) , соединены между собой и подключены к соответствующим выходам второй группы выходов сумматора цифр, каждый n-й выход первой группы выходов первого сумматора цифр соединен с соответствующим разр дом выхода последовательного К-ичного сумматора, первые и вторые входы первого сумматора цифр соединены с входами первого и второго операндов последовательного К-ичного сумматора, отличающий- с тем, целью повышени быстродействи последовательный К-ичный сумматор содержит второй сумматор цифр и два элемента задержки, причем первый и второй входы второго сумматора цифр соединены с первым и вторым входами устройства, выходы с К-го по (21(-2)-й второй группы первого сумматора цифр соединены с входом первого элемента задержки, выход которого подключен к третьим входам всех элементов И второго сумматора цифр, а выход второго элемента задержки соединен с третьими входами всех элементов И первого сумматора цифр, выходы с нулевого по (К-1)-и второй группы первого сумматора цифр и выходы с нулевого по (К-2)-й второй группы ВТОРОГО сумматора цифр соединены с входом элемента задержки, выходы с (К-1)-го по (2К-2)-й второй группы второго сумматора цифр соединены с входом первого элемента задержки, каждый п-й выход первой группы второго сумматора цифр, где п О,,,,, (К-2), соединен с (п+1)-м разр дом выхода устройства , (К+1)-й выход первой группы второго сумматора цифр соединен с нулевым разр дом выхода устройства, вход второго элемента задержки соединен с входом запуска устройства.