SU1112363A1 - Двоичный накапливающий сумматор - Google Patents

Abstract

ДВОИЧНЫЙ НАКАПЛИВАЩИЙ СУММАТОР , содержащий в каждом разр де первый и второй триггеры, четыре элемента И, три элемента ИЛИ, причем кажда  группа из К разр дов содержит узел группового переноса и элемент ИЛИ, в каждом разр де сумматора S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данного разр да сумматора, а второй вход - с шиной управлени  приемом кода сумматора, единичный выход первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управлени  первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разр да сумматора и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разр да сумматора, второй вход третьего элемента И подключен- к третьей шине управлени  вторым сложением по модулю два сумматора , выход узла группового переноса соединен с четвертым входом третьего элемента ИЛИ старшего разр да группы разр дов сумматора и к первому входу элемента ИЛИ следуицей группы разр дов сумматора,второй вход которого соединен с выходом четвертого элемента И старшего разр да предыдущей группы разр дов cyt taTopa, а выход соединен с входом переноса узла группового переноса, отличаю (Л щийс  тем, что, с целью повышени  его быстродействи , он содержит в каждом разр де третий триггер, п тый , шестой, седьмой и восьмой эле§ менты И, причем единичный выход второго триггера соединен d первым входом п того элемента И, второй вход которого подключен к четвертой шиEND не управлени  пересылкой кода сумматора , а выход подключен к S-вхбду тре Эд :АЭ тьего триггера, нулевой выход второго триггера соединен с первым входом шестого элемента И, второй вход которого подключен к шине управлени  пересылкой кода сумматора, а выход соединен с R-входом третьего триггера, единичный выход третьего триггера соединен с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с входом соответствующего разр да узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента И, второй BXO/I кото

Description

рого соединен с вторым входом седьмого элемента И и с выходом второго элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с R.H S-входами второго триггера , а выход седьмого элемента И 1-го разр да соединен с третьим входом третьего элемента ИЛИ (i+1)-ro разр да группы разр дов сумматора четвертый вход третьего элемента ИЛИ младшего разр да группы разр дов сумматора соединен с выходом узла группового переноса предыдущей группы разр дов сумматора.

Изобретение относитс  к вычислительной технике и может быть использовано в процессорах ЭВМ, . Известен накапливающий сумматор, содержащий счетный триггер, триггер второго слагаемого, схему сквозного переноса на элементах ИЛИ-И, схему группового переноса, элементы И, ИЛИ и шины управлени  работой сумматора , причем в каждом двоичном .разр де нулевой вькод счетного триггера подключен к первому входу первого элемента ИЛИ, второй вход этого элемента св зан с шиной переноса, поступающего из младшего разр да, выход этого же элемента ИЛИ подключен к первому входу цервого элемента И, а второй его вход св зан с нулевым вькодом триггера приемного регистра этого же разр да lj . Недостатком известного сумматора  вл етс  низкое быстродействие и ограниченные функциональные возможности , заключающиес  в невозможности многократного сложени  кода второго слагаемого. Известен также двоичный накапливающий сумматор, содержащий в каждом разр де первый и второй триггеры, четыре элемента И, три элемента ИЛИ кроме того кажда  группа из К разр дов содержит узел группового переноса и элемент ИЛИ, в каждом разр де S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данного разр да сумматора, а второй вход - с шиной управлени  приемом кода сумматора, единичный выход первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управлени  первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй.вход которого соединен с входом переноса данного разр да сумматора, и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены к входам четвертого элемента И, выход которого соединен с входом перено са следующего разр да и с первым входом третьего элемента И следующего разр да сумматора, второй вход третьего элемента И подключен к шине управлени  сумматора вторым сложением по модулю два,выход узла группового переноса соединен с третьим входом третьего элемента ИЛИ старшего разр да группы разр дов сумматора и к первому входу элемента ИЛИ следуклцей группы разр дов сумматора, второй вход которого соединен с выходом четвертого элемента И старшего разр да предьщущей группы разр дов сумматора, а выход соединен с входом переноса узла группового переноса, второй триггер содержит счетный вход, подключенный к выходу второго элемента ИЛИ 2 . Недостатком известного сумматора  вл етс  невысокое быстродействие. Цель изобретени  - повышение быстродействи  двоичного накапливающего сумматора. Поставленна  цель достигаетс  тем, что двоичный накапливающий сумматор, содержащий в каждом разр де первый и второй триггеры, четьфе

элемента -И, три элемента Ш1И, кроме того, кажда  группа из К разр дов содержит узел группового переноса и элемент ИЛИ, в каждом разр де сумматора S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данном разр да сумматора, второй вход - с шиной управлени  приемом кода сумматора, единичный выход первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управлени  первым сложением по модулю два сумматора, а выход подключен к первому входу второго, элемента РШИ, второй вход которого соединен с -йыходом третьего элемента И, нулевой зыход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разр да сумматора и первым входом третьего элемента И, выходы первого и третьего элементов ИЖ, подключены к входам четвертого элемента И, выход которого соединен с входом переноса следующего разр да сумматора второй вход третьего элемента И подключен к третьей шине управлени  вторым сложением по модулю два сумматора, выход узла группового переноса соединен с четвертым входом третьего элемента ИЛИ старшего разр да группы разр дов сумматора и к первому входу элемента ИЛИ следующей группы разр дов сумматора , второй вход которого соединен с выходом четвертого элемента И старшего разр да предыдущей группы разр дов сумматора, а выход соединен с входом переноса узла группового переноса, он содержит в каждом разр де третий триггер, п тый, шестой, седьмой и восьмой элементы И, причем единичный выход второго триггера соединен с первым входом п того элемента И, второй вход которого подключен к четвертой шине управлени  пересылкой кода сумматора, а выход подключен к S-входу третьего триггера , нулевой выход второго Tpv.rrepa j соединен с первым входом шестого элемента И, второй вход которого подключен к шине управлени  пересылкой кода сумматора, а выход соединен с R-входом третьего триггера, единич-ный выход третьего триггера соединен с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соедин с входом соответствующего разр да узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента И, второй вход которого соединен с вторым входом седьмого элемента И и с выходом второго элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с R- и S-входами второго триггера, а выход седьмого элемента И i -го разр да соединен с третьим входом третьего элемента ИЛИ (+1)-го разр да группы разр дов сумматора, четвертый вход третьего элемента ИЛИ младшего разр да группы разр дов сумматора соединен с выходом узла группового переноса предыдущей группы разр дов сумматора.

На чертеже представлена функциональна  схема двух разр дов двоичного накапливающего сумматора.

Сумматор содержит элементы ИЛИ 1-4, элементы И 5-12, триггеры 13-15 и узел 16 группового переноса, который в данном случае представл ет собой элемент И с (Кн-1) входом, где К - разр дность группы разр дов сумматора.

Каждый узел группового переноса сумматора содержит вход 17 переноса, а младший разр д групп- вход 18 переноса i Сумматор содержит также шину

19управлени  пересыпкой кода, шину

20управлени  первым сложением по Модулю два, шину 21 управлени  вторы сложением по модулю два, шину 22 управлени  приемом кода, а также инфор мационные входы 23.

Работает двоичный накапливающий сумматор следующим образом.

Предположим, что код первого слагаемого хранитс  в триггерах основно ступени (триггеры 13), а код второго слагаемого поступает в триггеры 15 по шинам 23.

По первому временному такту (i) выполн ютс  элементарные операции (ЭО) приема кода второго слагаемого в приемный регистр (триггеры 15) и пересылки кода из основной ступени (триггеры 13) во вспомогательную ступень (триггеры 14). Дл  выполнени  этих ЭО на шины 19 и 22 одновременно подаютс  исполнительные импульсы. 5 По второму временному такту (tg) вьтолн етс  ЭО первого сложени  по модулю два кодов, хран щихс  в осно ной и вспомогательной ступен х и в приемном регистре. Дл  выполнени  згой ЭО на шину 20 подаетс  исполни тельный импульс, Если в -м разр д триггера 15 хранитс  код единицы, то исполнительный импульс по цепи элементов И 10- ИЛИ 3 поступит на вторые входы элементов И 6 и 7. В зависимости от кода, хран щегос  в триггере 14, исполнительный импул поступит на нулевой или единичный вход триггера 13. Если в триггере 14 хранитс  код нул , то исполнител Hbrfi импульс поступит через элемент И 7 на единичный вход триггера 13 и.установит его в единичное состо ние . Если в триггерах 13 и 14 до по туплени  второго исполнительного импульса хранилс  код единицы, то вт рой исполнительный импульс через эл мент И 6 поступит на нулевой вход триггера 13 и установит его в нулев состо ние. Кроме того, этот импульс с выхода элемента И 6 i -го разр да поступит на вход элемента ИЛИ 1 (l+D-ro разр да и будет распростра н тьс  в сторону старших разр дов, если во вспомогательной ступени или в триггере приемного регистра этого разр да будет хранитьс  код единицы. Другими словами еще до переключени  основной ступени (тригге ров 13) из единичного состо ни  в нулевое сформируетс  поразр дный перенос в i -м разр де и начнет распростран тьс  в сторону старших разр дов сумматора. По третьему временному такту (t вьтолн етс  ЭО второй пересыпки кода из триггера 13 в триггер 14. В течение выполнени  этой ЭО про3 должает распростран тьс  потенциал сквозного переноса. По четвертому такту (t.) выполн етс  30 второго сложени  по модулю два. Дл  выполнени  этой операции на шину 21 подаетс  исполнительный импульс. В тех разр дах, куда поступил потенциал сквозного переноса из младшего разр да (шина 18), исполнительный импульс по цепи элементов И 11 - ИЛИ 3 поступит на вторые входы элементов И 6 и 7 и проинвертирует код триггера 13. Четвертый временный такт завершает выполнение операции сложени  двух двоичных кодов. По сравнению с устройством-прототипом предлагаемый сумматор облаладает более высоким быстродействием. Это достигаетс  за счет более раннего начала формировани  сигнала переноса по сравнению с формированием переноса в известном сумматоре. В известных сумматорах перенос начинает I формироватьс . только после переключени  счетного триггера сумматора . В предлагаемом устройстве перенос начинает .формироватьс  до переключени  триггера основной ступени , а так как нулевой вход триггера -го азр да соединен с входами схемы формировани  переноса (i+1)-ro разр да, то из суммарного времени формировани  переноса вычитаетс  врем , равное Ьтр +2 З (t врем  переключени  триггера, т.е. временна  задержка сигнала элементами И и ИЛИ). Повьш1ение быстродействи  составл ет 5-15%. Другим преимуществом предлагаемого сумматора  вл етс  снижение временных требований к узлу группового переноса , и, следовательно, возможность его упрощени  (уменьшени  числа вхоов ) при сохранении быстродействи .

Claims (1)

1. ДВОИЧНЫЙ НАКАПЛИВАЮЩИЙ СУММАТОР, содержащий в каждом разряде первый и второй триггеры, четыре элемента И, три элемента ИЛИ, причем каждая группа из К разрядов содержит узел группового переноса и элемент ИЛИ, в каждом разряде сумматора S-вход первого триггера соединен с выходом первого элемента И, первый вход которого соединен с входом данного разряда сумматора, а второй вход - с шиной управления приемом кода сумматора, единичный выход первого триггера соединен с первым входом второго элемента И и с первым входом первого элемента ИЛИ, второй вход второго элемента И соединен с шиной управления первым сложением по модулю два сумматора, а выход подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, нулевой выход второго триггера соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом переноса данного разряда сумматора и первым входом третьего элемента И, выходы первого и третьего элементов ИЛИ подключены' к входам четвертого элемента И, выход которого соединен с входом переноса следующего разряда сумматора, второй вход третьего элемента И подключен- к третьей шине управления вторым сложением по модулю два сумматора, выход узла группового переноса соединен с четвертым входом третьего элемента ИЛИ старшего разряда группы разрядов сумматора и к первому входу элемента ИЛИ следующей группы разрядов сумматора,второй вход которого соединен с выходом четвертого элемента И старшего разряда предыдущей группы разрядов сумматора, а выход соединен с входом переноса узла группового переноса, отличающийся тем, что, с целью повышения его быстродействия, он содержит в каждом разряде третий триггер, пятый, шестой, седьмой и восьмой элементы И, причем единичный выход второго триггера соединен ί первым входом пятого элемента И, второй вход которого подключен к четвертой шине управления пересылкой кода сумматора, а выход подключен к S-входу третьего триггера, нулевой выход второго триггера соединен с первым входом шестого элемента И, второй вход которого подключен к шине управления пересылкой кода сумматора, а выход соединен с R-входом третьего триггера, единичный выход третьего триггера соединен с первым входом седьмого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с входом соответствующего разряда узла группового переноса, нулевой выход третьего триггера соединен с вторым входом восьмого элемента И, второй вхоц кото·

   SU ... 1112363 >

   1 1 12363 рого соединен с вторым входом седьмого элемента И и с выходом второго элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с R-и S-входами второго триггера, а выход седьмого элемента И i-ro разряда соединен с третьим вхо дом третьего элемента ИЛИ (i+1)-ro разряда группы разрядов сумматора^ четвертый вход третьего элемента ИЛИ младшего разряда группы разрядов сумматора соединен с выходом узла группового переноса предыдущей группы разрядов сумматора.