SU1269271A1

SU1269271A1 - Преобразователь двоичного кода в код системы остаточных классов

Info

Publication number: SU1269271A1
Application number: SU853879745A
Authority: SU
Inventors: Владимир Анатольевич Иванченко; Павел Ларионович Прокопьев
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1985-04-08
Filing date: 1985-04-08
Publication date: 1986-11-07

Abstract

Изобретение относитс к вычислительной технике. Целью изобретени вл етс сокращение количества оборудовани . Поставленна цель достигаетс тем, что в преобразователе двоичного кода в код системы остаточных классов, содержащем вхоДной регистр, блок умножени на два по модулю, сумматор по модулю,первый и второй коммутаторы, первый и второй регистры, первый регист;. используетс дл приема старших разр дов преобразуемого числа. Это позвол ет уменьшить разр дность входного регистра. 1 ил.

Description

к

05

со

|ЬО

М

1

Изоб1эетение относитс к вьмислительной технике и может бь1ть использовано в цифровых вычисл1 тельных устройствах дл перевода чисел из двоичног-о кода в код системы остаточных классов,

Цель изобретени - сокраще 1ие количества оборудовани .

На чертеже представлена схема преобразовател двоичного кода в код системы остаточных классов.

Преобразователь двоичного кода в код системы остаточных классов содержит входной регистр 1, блок 2 умножени на основание двоичной системы по модулю Р; 5 сумматор 3 по модулю Р; , первый и второй коммутаторы 4 и 5, первый и второй регистры 6 и 7, входы 8 и 9 (k-n,,..,0) и (1, j . . jk-n+) разр дов числа преобразовател , выход 10 преобра.зовател , тактовые входы 10,1-10.6 преобразовател ,

Работа преобразовател основана на том, что выбранный модуль имеет разр дность п+1 5 ,. При этом любое число В, имеющее разр дность п., будет всегда меньше модул , Процесс преобразовани двоичного числа X можно представить в виде

х X ... (В, 2 modP-, А|.)х 2raodP;+.. .+А 2modP; i-A modP; .

Преобразователь двоичного кода в код системы остаточных классов работает следующим образом.

В исходном состо нии коммутатор 5 подключает к входам регистра 6

(kj . .., jk-n+1) разр ды преобразуемоt го числа X, поступающие на вход 9

преобразовател коммутатор 4 подключает к входам блока 2 умножени выходы регистра 6, регистры 6 и 7 обнулены , на входной регистр 1 через информационный вход -8 подаютс разр ды (k-n,,..,0) преобразуемого числа,

В первом такте по сигналам, поступающим на входы 10,1, 10,5 тактовой шины, осуществл етс прием преобразуемого числа на входной регистр 6. С регистра 6 разр ды преобразуемого числа через коммутатор 4 поступают на вход блока 2 умножени , где они умножаютс на два по модулю и поступают на вход первого слагаемого сумматора 3, на вход вто69271

рого слагаемого которого поступает разр д (k-n) преобразуемого числа. По окончании переходных процессов на тактовый вход 10.4 поступает сиг5 нал, по которому коммутатор 5 подключает выход сумматора 3 к входам регистров 6 и 7 и в этом состо нии остаетс до конца преобразовани , на вход 10.6. поступает тактовый сигнал, по которому результат

х( + ...+А,.;2 ) 2mod + +А,., modP;

с сумматора 3 принимаетс на ре5 гистр 7.

В начале второго такта по сигналу , поступающему на вход 10.2 осуществл етс сдвиг на один разр д

20 влево содержимого входного регистра 1. Затем по тактовому сигналу,поступающему на вход 10.3, коммутатор 4 подключает второй информационный вход к блоку 2 умножени . При этом

25 содержимое регистра 7 поступает через коммутатор 4 на блок умножени . Результат умножени суммируетс по модулю на сумматоре 3 со значением (k-п-1)-го разр да преобразуемого

3Q числа, поступающего с входного регистра 1 . По окончании переходных процессов на вход 10.5 поступает тактовый сигнал, по которому результат Хл (х 2)modP,+ Aj,.., modP с сумматора 3 принижаетс в регистр 6,

и т.д.

в начале последнего такта осуществл етс сдвиг на входном регистре 1 по сигналу, поступающему на вход 10.2. Результат предыдущего такта умножаетс на блоке 2 умножени и суммируетс с Ар на сумматоре 3. Окончательный результат снимаетс с

выходов сумматора 3 по модулю. 5

Claims

Формула изобретени

Преобразователь двоичного кода в код системы остаточных классов,

0 содержащий входной регистр разр д-, ностью (k-n+1), блок умножени на основание двоичной системы по модулю Р; (,2,.,,,,, где 1 - количество оснований системы остаточных клас-.

5 сов п+1 log р. ),.сумматор по модулю р. , первый и второй коммутаторы, первый и второй регистры, причем выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами первого коммутатора, выход блока умножени на основание двоичной системы по модулю р. соединен с входом первого слагаемого сумматора по модулю PJ , вход второго слагаемого которого соединен с выходом (k-n)-r разр да входного регистра, информационный вход которого вл етс входом (k-n,.,.,0) разр дов числа преобразовател , входы приема и сдвига входного регистра, управл ющие входы первого и второго коммутаторов, входы приема первого и второго регистров соединены соответственно с тактовыми входами с первого по шес692714

той преобразователей, выход сумматора по модулю Р. вл етс выходом преобразовател , отличающийс тем, что, с целью сокра5 щени количества оборудовани , выход первого коммутатора соединен с входом блока умножени на основание двоичной системы по модулю Pj , выход сумматора по модулю Р. соединен 10 с первым информационным входом второго коммутатора, второй информационный вход которого вл етс входом (k,...,k-n+l) разр дов числа преобразовател , второго ком15 мутатора соединен с информационными входами первого и второго регу-стров .