SU1136150A1 - Трехвходовой параллельный сумматор - Google Patents

Трехвходовой параллельный сумматор Download PDF

Info

Publication number
SU1136150A1
SU1136150A1 SU833599630A SU3599630A SU1136150A1 SU 1136150 A1 SU1136150 A1 SU 1136150A1 SU 833599630 A SU833599630 A SU 833599630A SU 3599630 A SU3599630 A SU 3599630A SU 1136150 A1 SU1136150 A1 SU 1136150A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
inputs
input
transfer
elements
Prior art date
Application number
SU833599630A
Other languages
English (en)
Inventor
Владимир Васильевич Витер
Анатолий Васильевич Гурьянов
Валентин Александрович Мищенко
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Предприятие П/Я М-5939
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Пво, Предприятие П/Я М-5939 filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority to SU833599630A priority Critical patent/SU1136150A1/ru
Application granted granted Critical
Publication of SU1136150A1 publication Critical patent/SU1136150A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

ТРЕХВХОДОВОЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР, содержащий первый узел ускоренного переноса, в каждом разр де сумматора содержатс  первый и второй сумматоры по модулю два и первый узел формировани  функций переноса, причем первый, второй и третий входы первого сумматора по модулю два соединены с соответствующими входами слагаемых данного разр да сумматора , выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два, второй и третий входы которого соединены соответственно с первым и вторым входами переноса данного разр да сумматора, первый вход переноса данного разр да сумматора соединен с первым входом первого узла формировани  функций переноса, а второй вход переноса соединен с выходом соответствующего разр да первого узла ускоренного переноса, первый и второй выходы первого узла формировани  функций переноса соединены соответственно с входами распространени  и генеращш переноса соответствующего разр да первого узла, ускоренного переноса, выход второго сумматора по модулю два соединен с выходом суммы данного разр да сумматора, отличающимис  тем, что, с целью повышени  быстродействи , он содержит второй узел ускоренного переноса, а каждый разр д сумматора содер-. жиг второй узел формировани  функций пеpeH ica , первый узел формировани  функций переноса содержит элементы И-НЕ с первого по щестой, а второй узел формировани  функций переноса содержит элементы И-НЕ л седьмого по двадцатый и элементы НЕ с первого по четвертый, причем первые входы первого, второго, третьего и четвертого . элементов И-НЕ соединены с первым входом первого узла формировани  функций переноса, вторые входы первого, второго и четвертого и первый вход п того элементов И-НЕ соединены с входом первого слагаемого - данного разр да сумматора, третьи входы второго и четвертого и вторые входы (Л третьего и п того элементов И-НЕ соединены с входом второго слагаемого данного разр да сумматора, третьи входы первого, третьего и п того и четвертый вход четвертого элементов И-НЕ соединены с входом третьего слагаемого данного разр да сумматора , выходы nepBoiO, второго, третьего и п того элементов И-НЕ подключены к DO входам шестого элемента И-НЕ, выход которого соединен с первым выходом первого узла формировани  функций переноса , второй выход которого соединен с О выходом четвертого элемента И-НЕ, первые входы седьмого, восьмого, дев того и дес того элементов И-НЕ соединены с входом первого слагаемого данного разр да сумматора, первые входы элементов И-НЕ с одиннадцатого по п тнадцатый соединены через первый элемент НЕ с входом первого слагаемого данного разр да сумматора, вторые входы дев того, одиннадцатого, четырнадцатого и п тнадцатого и первые входы шестнадцатого и семнадцатого элементов И-НЕ соединены с входом второго слагае

Description

мого данного разр да сумматора, вторые входы седьмого, дес того и тринадцатого и первый вход восемнадцатого элементов И-НЕ соединены через второй элемент НЕ с входом второго слагаемого данного разр да сумматора, вторые входы восьмого, двенадцатого, шестнадцатого и восемнадцатого элементов И-НЕ соединены с входом третьего слагаемого данного разр да сумматора , третьи входа дев того, дес того и п тнадаатого и второй Bxojf семнащатого элементов И-НЕ соединены через третий элемент НЕ с входом третьего слагаемого данного разр да сумматора, третьи входы седьмого, одиннадцатого, двенадцатого и тринадцатого элементов И-НЕ соединены с вторым входом переноса данного разр да сумматора и с выходом соответствующего разр да второго узла ускоренного переноса.
136150
третьи входы восьмого, четырнадцатого, шестнадцатого , семнадцатого и восемнадцатого элементов И-НЕ соединены через четвертый элемент НЕ с вторым входом переноса дан ,ного разр да сумматора, выходы седьмого, восьмого, дев того, одиннадцатого, двенадца . .того и шестнадцатого элементов И-НЕ соединены с входами дев тнадцатого элемента И-НЕ, выход которого подключен к входу генерации переноса соответствуюшего разр да второго узла ускоренного переноса, выходы дес того, тринадцатого, четырнадцатого , п тнадцатого, семнадцатого и восемнадцатого элементов И-НЕ соединены с входами двадцатого элемента И-НЕ, выход которого соединен с входом распространени  переноса соответствующего разр да второго узла ускоренного переноса .
V
Изобретение относитс  к вычислительной технике и может быть использовано пр  построении быстродействз юшлх многоопе рандных арифметических устройств.
Извеотен сумматор Дл  сложени  несколь ких чисел, содержащий двухвходовые сумматоры , входные регистры и группы элементов И11.
Недостатком этого сумматора  вл етс  невысокое быстродействие,. обусловленное
пирамидальным включением двухвходовых сумматоров.
Наиболее близким к изобретению  вл етс  трехвходовой параллельньга сумматор, содержащий первый узел ускоренного переноса , в каждом разр де сумматора содержатс  первый и второй сумматоры по модулю даа и первый узел формировани  функций переноса, причем первый, второй и третий входы первого сумматора по модулю два соединены с соответствующими входами слагаемых данного разр да сумматора , выход первого cjrMMaTopa по модулю два (этединен с первым входом второго сумматера по модулю два, второй и третий
входы которого соединены соответственно с первым и вторым входами переноса разр да сумматора, первый вход переноса данного разр да сумматора соединен с первым входом первого узла формировани  функций переноса, а второй вход переноса соединен с выходом соответствующего разр да
первого узла ускоренного переноса, первый и второй выходы первого узла формировани  функций переноса хх)единен. соответственно с входами распространени  и генеращш переноса соответствующего разр да первого узла ускоренного переноса, выход второго сумматора по модулю два соединен с выходом суммы данного разр да сумматора, сумматор содержит также пороговый элемент , выход которого соединен с первым входом переноса следующего разр да сумматора 2.
Недостатком известного сумматора  вл етс  относительно невысокое быстродействие из-за большой задержки распространени  сигнала переноса из i-ro в { i+2)-й разр ды .
Цель изобретени  - повышение быстродействи  сумматора.
Поставленна  цель достигаетс  тем, что трехвходовой параллельный сумматор, содержащий первый узел ускоренного переноса, в каждом разр де сумматора содержатс  первый и второй сумматоры по модулю два и первый узел формировани  функций переноса, причем первьп, второй и третий входы первого сумматора по модулю два соединены с соответствующилш входами слагаемых данного разр да сумматора, выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два, второй и третий входы 3. которого соединены соответственно с первым и вторым входами переноса данного разр да сумматора, первый вход переноса данного разр да сумматора соединен с первым входом первого узла формировани  функций переноса, а второй вход переноса соединен с вь1ходом соответствующего разр  да первого узла ускоренного переноса, первый и второй выходы первого узла формировани  функции переноса -соединены соответственно с входами распространени  и ге нерации переноса соответствующего разр да первого узла ускоренного переноса, выход второго сумматора по модулю два соединен с выходом суммы данного разр да сумматора, содержит второй узел ускоренного переноса, а каждый разр д сумматора содержит второй узел формировани  функилй переноса, первый узел формировани  функций переноса содержит элементы И-НЕ с первого по шестой, а второй узел формировани  функций переноса содержит элементы И-НБ с седьмого по двадцатый и элементы НЕ с первого по четвертый, причем первые входы первого, второго, третьего и четвертого элементов И-НЕ соединены с первым входом первого узла формировани  функций переноса, вторые входы первого, второго и четвертого и первый вход п того, элементов И-НЕ соединены с .входом первого слагаемого данного разр да сумматора, третьи входы второго и четвертого и вторые входы третьего и п того элементов И-НЕ соединены с входом вто-рого слагаемого данного разр да сумматвр, третьи входы первого, третьего и п того и четвертый вход четвертого элементов ИИ-НЕ соединены с входом третьего слагаемого данного разр да сумматора, выходы первого, второго, третьего и п того элементов И-НЕ подключены к выходам шестого элемента И-НЕ, выход которого соединен с первым выходом первого узла формировани  функций переноса, второй выход которого соединен с выходом четвертого элемента И-НЕ, первые входы седамого, восьмого , дев того и дес того элементов И-НЕ соединены с входом первого слагаемого данного разр да сумматора, первые входы элементов И-НЕ с одиннадцатого по п тнадцатый соединены через первый элемент НЕ с входом первого слагаемого данного разр да сумматора, вторые входы дев того, одиннадцатого, четырнадцатого и п тнадцатого и первые входы шестнадцатого и семнадцатого элементов И-НЕ соединены с вх дом второго слагаемого данного разр да сумматора, вторые входы седьмого, дес того и тринадцатого и первый вход .восемнад 0.4 цатого элементов И-НЕ соединены через второй элемент НЕ с входом второго слагаемого данного разр да сумматора, вторые входы восьмого, двенадцатого, шестнадцатого и восемнадцатого элементов И-НЕ соединены с входом третьего слагаемого данного разр да сумматора, третьи входы дев того , дес того и п тнадцатого и второй вход семнадцатого элементов И-НЕ соединены через третий элемент НЕ с входом третьего слагаемого данного разр да сумматора , третьи входы седьмого, одиннадцатого, двенадцатого и тринадцатого элемен-гов И-НЕ соединены с вторым входом переноса данного разр да сумматора и с выходом соответствующего разр да: второго узла ускоренного переноса, третьи входы восьмого, четырнадцатого , шестнадцатого, семнадцатого и восемнадцатого элементов И-НЕ соединены через четвертый элемент НЕ с вторым входом переноса данного разр да сумматора, выходы седьмого, восьмого, дев того, одиннадцатого , двенадцатого и шестнадцатого элементов И-НЕ соединены с входами дев тнадцатого элемента И-НЕ, выход ко-горого подключен к входу генерации переноса соответствующего разр да второго узла ускоренного переноса , выходы дес того, тринадцатого, четырнадцатого , п тнадцатого, семнадцатого и, восемнадцатого элементов И-НЕ соединены с входами двадцатого элемента И-НЕ, выход которого соединен с входом распространени  переноса соответствующего разр да второго узла ускоренного переноса. На фиг. 1 представлена структурна  схема одного разр да трехвходового параллельного сумматора; на фиг. 2 - функциональна  схема первого узла формировани  функции переноса; на фиг. 3 - функциональна  схема второго узла форлгаровани  функций переноса. Трехвходовой параллельный сумматор содержит разр ды 1, узлы 2 и 3 ускоренного переноса. Каждый разр д содержит сумматоры 4 и 5 по модулю два узлы 6 и 7 формировани  функций переноса, а также, . входы 8-10 слагаемых, входы 11 и 12 переноса , выход 13 суммы. Выходы 14   15 распространени  и генерации переноса дл  узла ускоренного переноса 2 к выходы 16 и 17 распространени  и генеращга переноса дл  узла ускоренного переноса 3. Узел 6 формировани  функций переноса содержит элементы И-НЕ 18-31 и элементы НЕ 32-35, аузел 7 содержит элементы И-НЕ 36-41. Трехвходовой параллельный сумматор работает следующим образом. При суммировании трех чисел в произвольном а -ом одноразр дном сумматоре возможно возникновение двух сигналов пере носа, один из которых поступает в (V +1)-й а другой в (1. +2)-и одноразр дный сумматор . Соответственно 1с -ый одноразр дный сумматор должен иметь возможность приема сигналов переноса из (V-1)-го и ()-го одноразр дного сумматоров. В трехвходовом параллельном сумматоре вход 11 служит дл  приема сигнала переноса из предьщущего (k -1)-го разр да, а вход 12 - дл  приема сигнала переноса из (1 -2) -го разр  да. Разр ды сумматора соедин ютс  дл  построени  многоразр дного сумматора с параллельным переносом, суммируюшего три числа и использующего узлы ускоренного пе реноса. На (-ом выходе узла ускорёшюго переноса реализуетс  функци  C,. где С - перенос в нулевой разр д сумматора; G - функци  генерации переноса из i -го разр да сумматора; р - функци  распространени  перено са из i -го- разр да сумматора На i -ую группу входов узла ускоренного переноса подаютс  сигнал G,-. и Р- , ас i -го выхода снимаетс  сигнал переноса С в соответствующий разр д сумматора. В дашгом случае используетс  стандартный узел ускоренного переноса. В сумматорах с параллельным переносом разр дные neper носы формируютс  узлами ускорени  пере ,носа. Дл  обеспечени  работы этих узлов в каждом разр де сумматора должны быть по лучены функции распространени  Р и генерации G переноса. В трехвходовом CJTHматоре дл  обеспечени  распространени  двух типов переносов в (k +1)-й и в ( Ic +2)-и разр ды содержитс  два узла фор мировани  функций переносов, причем первый 6 узел формировани  функций переноса вырабатывает функции Р и С5 дл  формировани  переносов первого типа , , а второй 7 узел формировани  функций переноса вырабатывает функции Р и Ц 2 необходимые дл  формировани  переносов второго типа С . Если на входы 8-10 сумматора подать входные слагаемые ; , ч, Z , на входы И и 12 -- переносы С и с , то на выходе 14 cyм aтopa получают функцию JCY V 542 V XYZ V С ХЧ VRvZ v , t a на выходе 15 сумматора - функцию XYZVC XXvc VZvC iZ, которые формируютс  узлом 6 формировани  функций переноса, В этот момент узел 7 формировани  функций переноса выдает на выходы 16 и 17 сумматора функции Р СXZ V СЧУ V XYZ V сЧг и . На выходе 13 суммы сумматора реализаетс  функци  суммы 5 Х0 Y0 Z© С©С . При построении на базе трехвходового параллельного сумматора многоразр дного суммирующего устройства должны быть использованы три схемы ускоренного..переноса. Перва  из них формирует сигналы переносов первого типа дл  ( +1)-х трехвходовых параллельных сумматоров. Втора  схема ускоренного переноса вырабатывает переносы второго типа дл  (21 +1)-х трехвходовых параллельных сумматоров, а треть  схема ускоренного переноса служит дл  формировани  переносов (второго типа) и подачи ,их в (21:+2)-е трехвходовые. параллельные сумматоры (дл  всех случаев k 1, , где п - разр дность суммируемых чисел). По сравнению с известным сумматором, где- врем  суммировани  п -разр дных чисел описываетс  соотношением T 2t.t,.t,, , где i - задержка срабатьгеани  сумматора , по модулю два; i - задержка узла формировани  функций переноса; t,,n - задержка узла ускоренного переноса , врем  суммировани  данного сумматора 2 0 Чп пТаким образом, выигрыш по быстродействию cociaBHT не менее 20%.
ts
л
III
п
40

Claims (1)

  1. ТРЕХВХОДОВОЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР, содержащий первый узел ускоренного переноса, в каждом разряде сумматора содержатся первый и второй сумматоры по модулю два и первый узел формирования функций переноса, причем первый, второй и третий входы первого сумматора по модулю два соединены с соответствующими входами слагаемых данного разряда сумматора, выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два, второй и третий входы которого соединены соответственно с первым и вторым входами переноса данного разряда сумматора, первый вход переноса данного разряда сумматора соединен с первым входом первого узла формирования функций переноса, а второй вход переноса соединен с выходом соответствующего разряда первого узла ускоренного переноса, первый и второй выходы первого узла формирования функций переноса соединены соответственно с входами распространения и генерации переноса соответствующего разряда первого узла, ускоренного переноса, выход второго сумматора по модулю два соединен с выходом суммы данного разряда сумматора, отличающийся тем, что, с целью повышения быстродейст- вия, он содержит второй узел ускоренного переноса, а каждый разряд сумматора содер-. жиг второй узел формирования функций перенрса, первый узел формирования функций переноса содержит элементы И—НЕ с первого по шестой, а второй узел формирования функций переноса содержит элементы И—НЕ -с седьмого по двадцатый и элементы НЕ с первого по четвертый, причем первые входы первого, второго, третьего и четвертого элементов И-НЕ соединены с первым входом . первого узла формирования функций переноса, вторые входы первого, второго и четвертого и первый вход пятого Элементов И—НЕ соединены с входом первого слагаемого . данного разряда сумматора, третьи вхо- § ды второго и четвертого и вторые входы третьего и пятого элементов И—НЕ соединены с входом второго слагаемого данного разряда сумматора, третьи входы первого, третьего и пятого и четвертый вход четвертого элементов И—НЕ соединены с входом третьего слагаемого данного разряда сумматора, выходы первого, второго, третьего и пятого элементов И—НЕ подключены к входам шестого элемента И—НЕ, выход которого соединен с первым выходом первого узла формирования функций переноса, второй выход которого соединен с выходом четвертого элемента И—НЕ, первые входы седьмого, восьмого, девятого и десятого элементов И-НЕ соединены с входом первого слагаемого данного разряда сумматора, первые входы элементов И—НЕ с одиннадцатого по пятнадцатый соединены через первый элемент НЕ с входом первого слагаемого данного разряда сумматора, вторые входы девятого, одиннадцатого, четырнадцатого и пятнадцатого и первые входы шестнадцатого и семнадцатого элементов И-НЕ соединены с входом второго слагав- мого данного разряда сумматора, вторые входы седьмого, десятого и тринадцатого и первый вход восемнадцатого элементов И-НЕ соединены через второй элемент НЕ с входом второго слагаемого данного разряда сумматора, вторые входы восьмого, двенадцатого, шестнадцатого и восемнадцатого элементов И—НЕ соединены с входом третьего слагаемого данного разряда сумматора, третьи входа девятого, десятого и пятнадцатого и второй вход семнадцатого элементов И—НЕ соединены через третий элемент НЕ с входом третьего слагаемого данного разряда сумматора, третьи входы седьмого, одиннадцатого, двенадцатого и тринадцатого элементов И-НЕ соединены с вторым· входом переноса данного разряда сумматора и с выходом соответствующего разряда второго узла ускоренного переноса, третьи входы восьмого, четырнадцатого, шестнадцатого, семнадцатого И восемнадцатого элементов И-НЕ соединены через четвертый элемент НЕ с вторым входом переноса данного разряда сумматора, выходы седьмого, восьмого, девятого, одиннадцатого, двенадцатого и шестнадцатого элементов И—НЕ соединены с входами девятнадцатого элемента И—НЕ, выход которого подключен к входу генерации переноса соответствующего разряда второго узла ускоренного переноса, выходы десятого, тринадцатого, четырнадцатого, пятнадцатого, семнадцатого и восемнадцатого элементов И—НЕ соединены с входами двадцатого элемента И-НЕ, выход которого соединен с входом распространения переноса соответствующего разряда второго узла ускоренного переноса.
    Г
    1 .,·'··
SU833599630A 1983-06-03 1983-06-03 Трехвходовой параллельный сумматор SU1136150A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833599630A SU1136150A1 (ru) 1983-06-03 1983-06-03 Трехвходовой параллельный сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833599630A SU1136150A1 (ru) 1983-06-03 1983-06-03 Трехвходовой параллельный сумматор

Publications (1)

Publication Number Publication Date
SU1136150A1 true SU1136150A1 (ru) 1985-01-23

Family

ID=21066410

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833599630A SU1136150A1 (ru) 1983-06-03 1983-06-03 Трехвходовой параллельный сумматор

Country Status (1)

Country Link
SU (1) SU1136150A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 571809, кл. G 06 F 7/50, 1977. 2. Авторское свидетельство СССР .по за вке № 3340092/24, кл. G 06 F 7/50, 1981 (прототип). *

Similar Documents

Publication Publication Date Title
JPS5650439A (en) Binary multiplier cell circuit
US5850568A (en) Circuit having plurality of carry/sum adders having read count, write count, and offset inputs to generate an output flag in response to FIFO fullness
KR19990061013A (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
US4122527A (en) Emitter coupled multiplier array
US3987292A (en) Discrete Fourier transform via cross correlation charge transfer device
SU1136150A1 (ru) Трехвходовой параллельный сумматор
US3697735A (en) High-speed parallel binary adder
US4564772A (en) Latching circuit speed-up technique
US3496344A (en) Statistical variance component analysis of sheet materials and the like using frequency-domain filter techniques
JPH0424729B2 (ru)
US3496345A (en) Parallel coded serial digit adder with advanced carry recognition
US3372377A (en) Data processing system
US7395305B2 (en) Method and relative circuit for incrementing, decrementing or two's complementing a bit string
US5706322A (en) Precision time of day counter
SU974588A1 (ru) Пороговый логический элемент
SU557362A1 (ru) Накапливающий сумматор
SU583480A1 (ru) Параллельный однофазный регистр
SU877618A1 (ru) Регистр сдвига
SU903861A1 (ru) Устройство дл определени экстремальных чисел
SU955081A1 (ru) Устройство дл выполнени логических операций при решении дифференциальных уравнений
SU552638A1 (ru) Регистр сдвига
SU920706A2 (ru) Накапливающий сумматор
SU531151A1 (ru) Устройство сравнени двух п-разр дных двоичных чисел
SU1203693A1 (ru) Пороговый элемент
SU839067A1 (ru) Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи