SU583480A1 - Параллельный однофазный регистр - Google Patents
Параллельный однофазный регистрInfo
- Publication number
- SU583480A1 SU583480A1 SU7602321437A SU2321437A SU583480A1 SU 583480 A1 SU583480 A1 SU 583480A1 SU 7602321437 A SU7602321437 A SU 7602321437A SU 2321437 A SU2321437 A SU 2321437A SU 583480 A1 SU583480 A1 SU 583480A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- parallel single
- phase register
- control
- output
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
(54) ПАРАЛЛЕЛЬНЫЙ ОДНОФАЗНЫЙ РЕГИСТР
1
Изобретение относитс к области Ы)1 числительной техники.
Известен параллельный однофазный регистр , содержащий чейки пагу5 ти и логические элементы И-НЕ . Его недостатком вл етс низка надежность.
Наиболее близким по технической сущности к изобретению вл eтc параллельный однофазньтй регистр, содержащий чейки пам ти , первые управп ющие входы которых подключены к выходу элемента НЕ, вход которого соединен со вторыми управл ющими входами чеек пам ти и управл ющей шиной регистра 2,
Этот регистр также недостаточно надеже
Целью изобретени вл етс повышение надежности регистра.
Поставленна цель достигаетс тем, что предложенный регистр содержит управл ющий триггер, выход которого подключен к выходной и)ине регистра, а его входы соединены с выходами чеек пам ти и элемента НЕ, и тем, что чейка пам ти содержит элемент НЕ, элемент И-НЕ и элемент И-ИЛИНЕ с функциональными расширител ми по И,
выход которого соединен со входом элемента НЕ, а входы подключены к разр дной информационной шине регистра, первому упра&л юшему входу чейки пам ти и Ыз1ходу элемента НЕ, соединенному с первым выходом чейки пам ти и первым входом элемента И-НЕ, другие входы которого подключены к разр дной информационной шине регистра и второму управл ющему входу чейки пам ти , второй выход, которой соединен с выходом элемента И-НЕ, а также тем, что упра&п юший триггер содержит элемент НЕ и элемент И-ИЛИ-НЕ с функциональными расширител ми по И, выход которого подключен ко входу элемента НЕ, а входы подключены ко входам управл ющего триггера и элемента НЕ, соединенному с выходом управл ющего триггера и выходной шиной регистра .
На чертеже представлена схема регистре.
Параллельный однофазный регистр содержит чейки 1-3 пам ти, элемент НЕ 4 и :управл юший триггер 5.
Claims (2)
1.За вка №i 1.378.199 Великобритвни ;кл . С 11 С 7/ОО, 1974.
2.Бу рвев И. Н. и др. Микроапектронные схемы цифровых устройств. М., Советское радио , 1975, с. 63.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602321437A SU583480A1 (ru) | 1976-02-04 | 1976-02-04 | Параллельный однофазный регистр |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602321437A SU583480A1 (ru) | 1976-02-04 | 1976-02-04 | Параллельный однофазный регистр |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU583480A1 true SU583480A1 (ru) | 1977-12-05 |
Family
ID=20647931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7602321437A SU583480A1 (ru) | 1976-02-04 | 1976-02-04 | Параллельный однофазный регистр |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU583480A1 (ru) |
-
1976
- 1976-02-04 SU SU7602321437A patent/SU583480A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3687407D1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
| IT1031724B (it) | Generatore di parita longitudinale per memorie di unita di governo centrale | |
| SU583480A1 (ru) | Параллельный однофазный регистр | |
| ES400068A1 (es) | Perfeccionamientos en celulas para la realizacion de cir- cuitos de control de automatismo secuencial. | |
| US3967206A (en) | Dual edge and level (DEL) flip-flop | |
| SU1531172A1 (ru) | Параллельный асинхронный регистр | |
| SU594530A1 (ru) | Ячейка пам ти дл регистра сдвига | |
| SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
| SU652618A1 (ru) | Ячейка пам ти сдвигового регистра | |
| SU809382A1 (ru) | Ячейка пам ти дл сдвиговогоРЕгиСТРА | |
| SU855732A1 (ru) | Регистр сдвига | |
| SU538496A1 (ru) | Делитель частоты | |
| SU587506A1 (ru) | Регистр сдвига с коррекцией ошибок | |
| SU771880A1 (ru) | Делитель частоты на 5,5 | |
| SU928418A1 (ru) | Регистр | |
| SU482899A1 (ru) | Делитель на 5 | |
| SU602939A1 (ru) | Устройство сдвига информации | |
| SU858106A1 (ru) | Ячейка пам ти дл регистра сдвига | |
| SU1136150A1 (ru) | Трехвходовой параллельный сумматор | |
| SU716066A1 (ru) | Сдвигающий регистр | |
| SU437061A1 (ru) | Генератор цепеей маркова | |
| SU748878A1 (ru) | Распределитель импульсов | |
| SU728161A2 (ru) | Асинхронный регистр сдвига | |
| SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
| SU841124A1 (ru) | Делитель частоты следовани импульсов |