SU1132368A1 - Делитель частоты с нечетным коэффициентом делени (его варианты) - Google Patents
Делитель частоты с нечетным коэффициентом делени (его варианты) Download PDFInfo
- Publication number
- SU1132368A1 SU1132368A1 SU823523056A SU3523056A SU1132368A1 SU 1132368 A1 SU1132368 A1 SU 1132368A1 SU 823523056 A SU823523056 A SU 823523056A SU 3523056 A SU3523056 A SU 3523056A SU 1132368 A1 SU1132368 A1 SU 1132368A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- counting
- output
- odd
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
1. Делительчастоты с нечетным коэффициентом делени $ содержащий п счетных триггеров, С-входы которых подключены к тактовой шине-, вспомогательный счетный триггер, С-вход которого соединен с первым входом первого- элемента И-НЕ, инверсный выход -со вторым входом первого элемента И-НЕ и с первого счетного , триггера, второй элемент И-НЕ, отличающийс тем, что, с целью расширени функциональных возможностей путем получени выходных импульсов со скважностью, равной двум по обеим пол рност м входного сигнала, и одновременного повышени надежности при сохранении быстродействи при увеличении коэффициента делени делител с коэффициентом делени , представленным четным членом нечетного р да чисел, инверсный выход каждого счетного триггера соединен с К-входом последующего , С-вход вспомогательного счетного триггера подключен к выходу второго элемента Н-НЕ, первый вход которого соединен с тактовой шиной, второй вход - с инверсным выходом п-го счетного триггера и с 1-входом четных счетных триггеров. 2. Делитель частоты с нечетным коэффициентом делени , содержащий п счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого соединен с первым входом первого элемента И-НЕ, инверсный выход - со вторым входом первого элемента И-НЕ и с 1-входом первого счетного триггера, второй элемент9 И-НЕ, отличающийс тем, что, с целью расширени функциональных возможностей путем получени выходных импульсов со скважностью, равной, двум по обеим пол рност м входного сигнала, и одновременногоповьшхени надежности при сохранении быстродействи при увеличении, коэфСО фициента делени делител с коэффию циентом делени , представленным неО9 О) четным, членом нечетного р да чисел, инверсный выход каждого счетного 00 триггера соединен с К-входом последующего , С-вход вспомогателЬ|Ного счетного триггера подключен к выходу второго элемента И-НЕ, первый вход которого соединен с тактовой шиной, второй вход - с инверсньи выходом п-го счетного триггера и с 1-входом всех нечетных счетных триггеров , кроме первого.
Description
Изобретение относитс к импульсной технике и может быть использовано , например, в расширител х, синтезаторах частот, требующих повышенного , быстродействи .
Известен делитель частоты следовани импульсов, содержащий источник сигнала,- двоичный счетчик, выходы которого через дешифратор соединены со вxoдaJ4и элемента ИЛИ, а один из выходов дешифратора соединен с управл ющим входом счетчика другой управл ющий вход которого соединен с выходом элемента ИЛИ П.
Недостатками устройства вл ютс его сложность, низкое быстродействие
Наиболее близким техническим решением к изобретению вл етс делитель частоты с нечетным коэффициентом делени , содержащий, п счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого соединен с первым входом первого элемента И-НЕ, инверсный выход - со вторьм входом первого элемента И-НЕ и с 1-входом первого счетного триггера, второй элемент И-НЕ, кроме того, устройство содержит третий и четвертый элементы И-НЕ/Г23.
Недостатками устройства вл ютс ограниченность функциональных возможностей , низка надежность, снижение быстродействи при увеличении коэффициента делени .
Цель изобретени - расширение функциональных возможностей путем получени выходных импульсов со скважностью равной двум по обеим пол рност м входного сигнала-, и одновременное . повышение надежности при сохранении быстродействи при увеличении коэффициента делени делител с коэффициентом делени , представленным как четным,- так и нечетным членом нечетного р да чисел.
Поставленна цель достигаетс тем что в делителе частоты с нечетным ; коэффициентом делени , содержащем п счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого соединен.с первым входом первого элемента И-НЕ, инверсный выход со вторым входом первого элемента и с 1-входом первого счетного триггера, второй элемент И-НЕ, в первом вариантеj инверсный выход каждого счетного триггера соединен с К-вхдом последующего С-вход вспомогательного счетного триггера подключен к выходу второго элемента И-НЕ первый вход которого соединен с тактовой шиной, второй вход - с инверсным выходом п-го счетного триггера и с 1-входом четных счетных триггеров.
Во втором варианте в делителе частоты с нечетным коэффициентом делени содержащем п счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого, соединен с .первым входом первого элемента И-НЕ, инверсный выход - со вторым входом первого элемента И-НЕ и с 1-входом первого счетного триггера, второй элемент И-НЕ, инверсный выход каждого счетного триггера соединен с К-входом последующего, С-вход вспомогательного счетного триггера подключен к выходу второго элемента ,И-HEJ первый вход которого соединен с тактовой шиной, второй вход - с инверсным выходом п-го счетного триггер и с 1-входом всех нечетных счетных триггеров, кроме первого.
На фиг. 1 приведена структурна электрическа схема устройства при построении его с коэффициентом делени , представленным четным членом нечетного р да чисел 4т+3, где , 1, 2, 3, ... и т.д. (первый вариант ); на фиг. 2 - то же, при построении устройства с коэффициентом делени , представленным нечетным членом нечетного р да чисел 4т+1, где m О, 1, 2, 3, ... (второй ва-. риант); на фиг. 3 - 6 - эпюры, по сн ющие работу устройства.
Делитель частоты с нечетным коэффициентом делени , содержит п счетных триггеров 1-9, С-входы которых подключены к тактовой шине 10, вспомогательный счетный триггер 11, С-вход которого соединен с первым входом первого элемента И-НЕ 12, инверсный выход - со входом первого элемента И-НЕ 12 и с 1-входом первого счетного триггера J, второй элемент И-НЕ 13, инверсный выход каждого счетного триггера 1-9 соединен с К-входом последующего} С-вход
.вспомогательного счетного-триггера подключен к выходу второго-элемента И-НЕ первый вход которога соединен
.с тактовой шиной Ю, второй инверсньм выходом п-.го счетного триггера 9, при коэффициенте делени , представленным четным членом н четного р да чисел /(), где т ., 2, 3, .../, инверсный вых последнего счетного триггера 9 соединен с 1-входом четных счетных триггеров 2, 4, 6 и 8, при коэффици енте делени , представленном нечетным членом нечетного р да чисел /(4т+1), где m О, 1, 2, 3, .../, инверсный выход последнего счетног триггера 9 соединен е 1-входом нече ных счетных триггеров 3, 4, 6 и 8, кроме первого. Реализаци предложенного делител (фиг. 1 и 2) с коэффициентом дел ни Кг. требует п счетных триггеров Ко -1 (где п ) плюс вспомогательн триггер и два элемента И-НЕ. Рассмотрим первый вариант работы делител с коэффициентом делени Kg 4m+3 (фиг. 1 и 3), где m - любое число, например 0. В исходном состо нии триггеры делени обнулены. При этом на управ л ющих 1-входах триггеров 1, 2, 4, 6,8 (фиг. , и ц) имеет место 1 за счет перекрестных св зей с -инверсных выходов триггеров 11 и 9. Таким образом, п триггеров 1-9 подготовлены к переключению по тактируемым входам, а триггер 11 - по счетному входу. На вход устройства подаетс тактова частота отрицательной пол рно ти f (тЬиг. Зц). Первый тактовьй импульс, переводи линейку из п-1 триггеров 2-9 (фиг. Зб-К,) в единичное состо ние, взводит триггер 1 (фиг. 38), поскольку нет условий дл переключени блокирующего его триггера 11 (отсутствует отрицательный перепад по его счетному входу (фиг. 3м). Переключение триггера 9 (фиг. З приводит к блокировке четных триггеров 2, 4, 6 и 8 по управл ющим 1-входам (фиг. 3 6,, ж, и).Одновреме но на выходе элемента И-НЕ 12 начинает формироватьс , отрицательный полупериод выходного сигнала делите л (фиг. Зн). Последующие тактовые импульсы по следовательно переключают п триггеров 1-9. При этом каждый.последующ триггер посредством управл ющих К-входов увеличивает длительность в 84 ходкого сигнала предыдущего триггера на 1/f, т.е. на триггере 1 формируетс длительность (фиг. ЗЙ), на 2 триггере 2 - - (фиг. Зб), на тригге (фиг. Зг), ..., на тригге (фиг. Зк). ре 9 По срезу )-ro тактового импульса триггер 9 переводитс в исходное состо ние (фиг. Зк), тем самЫм заканчиваетс формирование требуемой длительности -г- (фиг. Зн), разблокируютс четные триггеры.2, .4, 6, и 8 (фиг. Зб,,Лс и It) и подготавливаетс к переключению триггер. 11 -(фиг.. По фронту (п+1)-го тактового импульса на выходе элемента-И-НЕ 13 по вл етс отрицательный перепад (фиг. 3jj). Срабатывает триггер 11 (фиг. 3ai), что приводит к. блокировке по управл ющему ,1-входу. триггера 1 (фиг. 38). При этом завершаетс формирование.отрицательного полупериода выходного сигнала делител (фиг. Зн). По срезу (п+2)-го тактового им|пульса линейка из п-1 триггеров 2-9 (фиг. Зб-к) переводитс в единичное состо гие. Переключение триггера 9 (фиг. Зк) приводит к блокировке четных триггеров 2 4, 6 и 8 по управл ющим 1-вх6дам (фиг. Зб, d ,-к и (Д), Одновременно на выходе элемента И-НЕ 12 начинает .формироватьс положительный полупериод выходного сигнале делител (фиг. Зн). Последующие тактовые импульсы , последовательно переключают- п-1 триггеров 2-9 (фиг. ). При этом каждый последующий триггер посредством управл юа1их К-входов увеличивает длительность выходного сигнала предьщущего триггера на т.е. на триггере 2 формируетс длительность - о (фиг. Зо), на триггере 3 - (фиг.Зг), . Зк). ..., на триггере 9 По срезу (2п+1)-го тактового импульса триггер 9 переводитс в исходное состо ние, тем самым заканчиваетс « ,.,ирование требуемой длительности (фиг.Зк), разблокируютс четные триггеры 2, 4, 6 и 8 (фиг, 30, 05кик) и подготавливаетс к переключению триггер 11 (фиг.Зд По фронту (2n-f1).-ro тактового импульса на выходе элемента И-НЕ 13 (фиг. ЗА) по вл етс .отрицательный, перепадс Срабатывает триггер 11 (фиг о З) что приводит к разб окиipoBKe триггера 1 .(фиг, Зб) , При этом на выходе элемента И-НЕ 12 завершает с формирование.положительного полупериода выходного сигнала делител (фигс 3f) . Таким образом5 все элементы -делител приведены в исходное положение возможен очередной цикл формирований выкодного сигнала делител . На выходе делител сформирована синфазна частота, соответствующа установ ленному коэффициенту делени К, со скважностью 2 (фиг. 3) „ Рассмотрим второй вариант работы делител с коэффициентом делени Ko 4m-s-3 (фиг, 1 и 4), где m 0 U 2,3.., , В исходном состо нии триггеры делител обнулены, .При этом на управл ющих 1-входах.триггеров 1, 25 4, 6 и 8 имеет место 1 за счет перекрестных св зей с инверс ных выходов триггеров 11 и 9. Та7:им образомJ п триггеров подготовлены к переключению по тактируемым , а триггер И - по счетному входУс На вход устройства подаетс тактова частота положительной ijoл рности f (фиг о 4а). По фронту первого тактового импульса на выходе элемента И-НЕ 13 по вл етс отрицательный перепад (фиг. 4д). Срабатывает триггер 11. (фиг, 4д) 5 что вызывает блокировку триггера 1 (фиг. 4о) Одйовременно на выхода элемента И-НЕ 12 начинает формироватьс положительный полупериод выходного сигнала делител (фиг. 4ц). По срезу первого тактового импульса линейка из п-1 триггеров 2-9 (фиг. ) переводитс в единичное состо ние. Переключение триггера 9 (. 4к) приводит у. блокировке четных триггеров 2, 4, 6 и 8.(фиг. 4й, и 4) по управл ющим 1-входам. Последугещие . тактовые .импульсы последовательно переключают п-1 триггеров 2-9 (фиг. 4§-к). При этом каждый последующий триггер . посредством управл ющих К-входов.увеличивает, дли тельность выходного-сигнала предьщущего триггера на -р ,,т.е,. на триггеч 1 ре 2 формируетс длительность (фиг. 4), на триггере 3 - j (фиГ.4г), на триггере 9 - (фиг, 4к) . По срезу п-го тактового импульса триггер 9 переводитс в исходное состо ние .(фиг. 4к), тем самым за-. канчиваетс -формирование требуемой длительности -21- (фиг. 4к), разблокируютс четные триггеры 2, 4, 6 и 8 (фиг. 4о,,) и подготавливаетс к переключению триггер 11 (фиг. 4() . По фронту (п+Т)-го тактового импульса на выходе элемента И-НЕ 13 по вл етс отрицательный перепад (фиг. 4д). Срабатывает триггер 11 (фиг. 4,), что приводит к разблокировке триггера 1 (фиг. 48). При этом на выходе элемента 12 завершаетс формирование-положительного полупериода выходного сигнала делител (фиг, Зн). По срезу (п+1)-го тактового импульса линейка из п-1 триггеров 2-9 (фиг. 4g-K) переводитс в единичнЪе состо ние, взводитс триггер 1 (фиг. 45), поскольку нет условий дл переключени блокирующего ее триггера 11 (отсутствует отрицательный перепад по его счетному входу) (фиг.4л). Переключение триггера 9 (фиг. 4к) приводит к блокировке четных триггеров 2, 4, 6 и 8 (фиг. 4Й, .) по управл ющим 1-входам. Одновременно на выходе.элемента И-НЕ 12 начинает формироватьс - отрицательный полупериод выходного сигнала делител (фиг. ц). Последующие тактовые импульсы последовательно переключают п триггеров 1-9, При-ЭТОМ каждый последуюгщй триггер посредством управл кищх К-входрв увеличивает длительность выходного сигнала предьщущего триггера на -р-, . на триггере 1 формируетс - 1 длительность -г (фиг. 4S), на тригге2 t ре 2 - j- (фиг, 48), на триггере 3 - (фиг. 4i), ..., на триггере 9 f ji (фиг. ). f
71
По срезу (2п+1)-го тактового импульса триггер 9 переводитс в единичное состо ние (фиг. 4ц), тем самым заканчиваетс формирование требуемой длительности - (фиг. 4к),
разблокируютс четные триггеры 2, 4, 6 и 8 (фиг. 48,о,хим) и подготавливаетс к переключению триггер 11 (фиг. 4л).
По фронту (2г1+1)-го тактового импульса на выходе элемента И-НЕ 13 по вл етс отрицательный перепад (фиг. 4д). Срабатывает триггер 11 (фиг. , что приводит к блокировке по управл ющему 1-входу триггера 1 (фиг. 4&). При этом на выходе устройства завершаетс формирование отрицательного полупериода выходного сигнала делител (фиг. 4н).
Таким образом, все элементы делител приведены в состо ние, соответствующее , очередному циклу формировани выходного сигнала .делител . . На выходе делител .сформирована синфазна частота, соответствующа установленному коэффициенту делени К со скважностью, равной двум (фиг. 4н) .
Блокировка четных триггеров 2, 4, ь- и 8 по управл ющим 1-входам св зана с необходимостью приведени их в исходное состо ние.по окончанию формировани выходного поЯупериода устройства , что в свою очередь исключает необходимость введени аналогичной блокировки нечетных триггеров 1, 3, 5 7 и 9. Последние после окончани формировани соответствующих длительностей работают в счетном режиме до разблокировки триггером 9 четных триггеров 2, 4, 6 и 8. При этом нечетные триггеры 1, 3, 4, 7 и 9 устанавливаютс в исходное состо ние ав томатиче ски.
23688
Работа делител с коэффициентом делени )„-«-1 (фиг. 2, 5 и 6) аналогична работе делител с-коэффициентом делени Ка 4т-«-3 (фиг. 1, 5 3 и 4). Дл этого достаточно сравнить фиг. 3, 5 и 4, 6.. Отличие в том, какие триггеры делител работают в счетном режиме по окончании формировани соответствующих длительностей: при - нечетные триггеры 1,3,5,7.и 9 (фиг. 3 и 45, г,е, i йк ), а при - четные триггеры 2, 5, 7 и 9 (фиг. 5 и б8, е, ч и к), что вызвано необходимостью приведени в исходное состо ние по окончанию формировани полупериодов выходного сигнала, в первом случае четных триггеров 2, 4, 6 и 8 делител (фиг. 3 и 4б , ,ж. и IA) , во втором - нечетных триггеров 1, 3, 4, 6 и 8 (фиг. 5 и 6§ ,l,Q,7KHU) путем блокировки по управл ющим 1-входам соответствующих триггеров.
При этом четные триггеры 2, 5, 7 и 9 делител (фиг. 5 и б6 ,е, J и к), , устанавливаютс в исходное состо ние автоматически.
Предлагаемый делитель с нечетным коэффициентом делени по сравнению с известными устройствами расщир ет функциональные возможности устройств , данного класса за счет формировани выходных импульсов со -скважностью , равной двум по обеим пол рност м входного сигнала.
Упрощена также схема устройства (например в предлагаемом делителе на три по сравнению с прототипом), за счет уменьшени элементов (на 20%), св зей (на 27%), что повьш1ает надежность предлагаемого устройства.
Кроме того, обеспечиваетс .высокое быстродействие, определ емое задержкой двух элементов И-НЕ, не завис щее от коэффициента делени делител .
15Ш
VM Г-tlо vjN
t- eii
H
I
I
..
1
If0:
«г с
«о . «ъ vo
о
«э «
«U
Claims (2)
1. Делитель'частоты с нечетным коэффициентом деления, содержащий η счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого соединен с первым входом первого элемента И-НЕ, инверсный выход -‘со вторым входом первого элемента И-НЕ и с I-^BJjoflOM первого счетного. триггера, второй элемент И-НЕ, отличающийся тем, что, с целью расширения функциональных возможностей путем получения выходных импульсов со скважностью, равной двум по обеим полярностям входного сигнала, и одновременного повышения надежности при сохранении быстродействия при увеличении коэффициента деления делителя с коэффициентом деления, представленным четным членом нечетного ряда чисел, инверсный выход каждого счетного триггера соединен с К-входом последующего, С-вход вспомогательного счет ного триггера подключен к выходу второго элемента И-НЕ, первый вход которого соединен с тактовой шиной, второй вход - с инверсным выходом η-го счетного триггера и с 1-входом четных счетных триггеров.
2. Делитель частоты с нечетным коэффициентом деления, содержащий η счетных триггеров, С-входы которых подключены к тактовой шине, вспомогательный счетный триггер, С-вход которого соединен с первым входом первого элемента И-НЕ, инверсный выход - со вторым входом первого элемента И-НЕ и с 1-входом первого счетного триггера, второй элементИ-НЕ, отличающийся тем, что, с целью расширения функциональных возможностей путем получения выходных импульсов со скважностью, равной двум по обеим полярностям входного сигнала, и одновременного повышения надежности при сохранении быстродействия при увеличении, коэффициента деления делителя с коэффи циентом деления, представленным нечетным. членом нечетного ряда чисел, инверсный выход каждого счетноготриггера соединен с К-входом последующего, С-вход вспомогательного счетного триггера подключен к выходу второго элемента И-НЕ, первый вход которого соединен с тактовой шиной, второй вход - с инверсньи выходом η-го счетного триггера и с
1-входом всех нечетных счетных триг- геров, кроме первого.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823523056A SU1132368A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с нечетным коэффициентом делени (его варианты) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823523056A SU1132368A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с нечетным коэффициентом делени (его варианты) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1132368A1 true SU1132368A1 (ru) | 1984-12-30 |
Family
ID=21039560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823523056A SU1132368A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с нечетным коэффициентом делени (его варианты) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1132368A1 (ru) |
-
1982
- 1982-11-03 SU SU823523056A patent/SU1132368A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 484645, кл. Н 03 К 23/02, 1974. 2. Справочник по интегральным микросхемам. Под ред. Б.В. Тарабрина. М., Энерги , 1980, с. 625, рис. 5-90 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU1539976A1 (ru) | Устройство дл синхронизации импульсов | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1223218A1 (ru) | Устройство дл формировани импульсов | |
SU1425823A1 (ru) | Импульсно-фазовый детектор | |
SU1506547A1 (ru) | Троичное счетное устройство | |
SU1298903A1 (ru) | Синхронный делитель частоты по модулю 2 @ -1 | |
JPS6359017A (ja) | パルス発生回路 | |
RU2110144C1 (ru) | Устройство синхронизации | |
SU1437994A1 (ru) | Синхронный счетчик | |
SU743179A1 (ru) | Формирователь многофазных напр жений | |
SU1243128A1 (ru) | Делитель частоты следовани импульсов | |
SU843249A1 (ru) | Делитель частоты | |
SU1015507A1 (ru) | Фазоразностный манипул тор | |
RU1791833C (ru) | Устройство дл выделени элементов изображени подвижных объектов | |
SU478429A1 (ru) | Устройство синхронизации | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU1394416A1 (ru) | Формирователь импульсов | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU767972A1 (ru) | Счетчик по модулю три | |
SU1256176A1 (ru) | Фазовый синхронизатор | |
SU1322469A1 (ru) | Синхронный делитель частоты | |
RU1790032C (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
JPS59207724A (ja) | 入力回路 |