SU1322469A1 - Синхронный делитель частоты - Google Patents
Синхронный делитель частоты Download PDFInfo
- Publication number
- SU1322469A1 SU1322469A1 SU864023718A SU4023718A SU1322469A1 SU 1322469 A1 SU1322469 A1 SU 1322469A1 SU 864023718 A SU864023718 A SU 864023718A SU 4023718 A SU4023718 A SU 4023718A SU 1322469 A1 SU1322469 A1 SU 1322469A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- frequency divider
- triggers
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к импульс- ной технике и может быть использовано. например, в устройствах автоматики. Цель изобретени - расширение функциональных возможностей делител частоты . Делитель частоты содержит N разр дов на триггерах 1-4 и входную и выходную шины 5 и 7. Введение элемента И-НЕ 6, выполнение первого разр да на триггере 1 1К-типа и образование новых функ1;ионаг1ьных св зей позвол ют одновременно получить нечетные коэффициенты делени по модулю (2N-3) и дробные коэффициенты делени по модулю (N-I,5). 1 ил. (Л С
Description
Изобретение относитс к импульсной технике и может использовано в устройствах автоматики, вычислительной и измерительной техники.
Цель изобретени - расширение функциональных возможностей за счет одновременного получени нечетных коэффициентов делени по модулю . (2N-3) и дробных коэффициентов делени но модулю (N-1,5), где N -чис- ло разр дов на триггерах, при сохранении быстродействи .
На чертеже приведеиа электрическа функциональна схема синхронного делител частоты,
Устройство содержит N разр дов . на триггерах 1-4, причем триггер 1 первого разр да 1К-типа, а триггеры 2-4 последующих разр дов -- В-типа,, С-входы триггеров 1-4 всех разр дов соединены с входной шиной 5,В-входь триггеров 2, 3 и 4 каждого пбследую- щего разр да, соединены с выходом триггеров 1 ., 2 и 3 (соответственно ) предьщущего разр да, 1-вход триггера 1 иерззого разр да соединен с первым входом элемента И-НЕ бис инверсным выходом триггера 4 последнего разр да, К-вход триггера 1 первого разр да соединен с D-входом три гера 4 последнего разр да, Инверсный выход триггера i первого разр да соединен с вторым входом элемента И-НЕ БЭ выход которого соединен с выходно Циной 7,
Синхронный делитель частоты работает следуюнщм образом (па примере N-4) .
До поступлени входных импульсов на шину 5 триггеры -4 наход тс в нулевом состо нии. Спадом п:ервого импульса на шине 5 триггер переключаетс в единичное состо ние, поскольку на его 1-вход поступает папр жение логической 1 с инверсного вы хода триггера 4, на К-вход поступает напр жение логического О с пр мог выхода триггера.3, Фронтом второго вхоного 1-1мпульса в единичное состо ние переключаетс триггер 2,фронтом третьег входного импульса в единичное состо ние переключаетс триггер 3, а спар,о того же импульса в противоположное состо ние (т„е. в нулевое) переключаетс триггер 15 поскольку в момент действи этого фронта на I- и К-:вхо- дах имеетс напр жение логической на 1 входе с инверсного выхода триггера 4 и на К-входе с пр мого
выхода триггера 3, Фронтом четвертого входног о импульса переключаютс в нулевое состо ние триггер 2 и в единичное состо ние триггер 4, Спадо четвертого входного импульса под-, тверлсдаетс нулевое состо ние триг- гура 1, поскольку в момент действи этого фронта на 1-входе имеетс логический О, а на К-входе - логическа 1. Фронтом п того входного импульса в нулевое состо ние переключаетс трит гер 3, а спад п того входного импул зса сохран ет предыдущее состо ние триггера 1, поскольку в момент дб;йстви этого спада на I- и К-входах имеетс логический О,Фронтом шестого входного импульса на выход тр1 ггера 4 занисываетс уровень логического О.
Таким образом, после поступлени фронта шестого входного импульса все триггеры устанавливаютс в исходное (нулевое), состо ние, и цикл делени повтор етс . На выходе элемета И-НЕ 6 в этом случае имеетс по два выходных импульса на каждые п ть входных импульсов, т,е, выходна частота следовани импульсов в 2,5 раза ниже входной частоты следовани импульсов . Одновременно на выходе любого из триггеров имеютс импульсные последовательности с частотой следовни импульсов в (2N-3) раза ниже вхоной , т.е., коэффициент делени имеет дополнительное значение (2N-3)5.
Claims (1)
- Формула изобретениСинхронный делитель частоты, содержащий N разр дов на триггерах, С-входы шторых соединены с входной шиной, а разр ды, начина со второго , выполнены на триггерах D-типа, D-вход каждого из которых соединен с пр мым выходом триггера предыдущего разр да, и выходную шину, отличающийс тем, что, с целью расширени функциональных возможностей при сохранении быстродей-. стви , в него введен элемент И-НЕ, а первый разр д выполнен на триггере IK-THHa, причем первый вход элемента И-НЕ соединен с 1-входом триггера первого разр да и с инверсным выходом триггера последнего разр да, D-вход которого соединен с К-входом триггера первого разр да, инверсный выход которого соединен с вторым входом элемента И-НЕ, выход которого соединен с выходной шиной.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864023718A SU1322469A1 (ru) | 1986-02-14 | 1986-02-14 | Синхронный делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864023718A SU1322469A1 (ru) | 1986-02-14 | 1986-02-14 | Синхронный делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1322469A1 true SU1322469A1 (ru) | 1987-07-07 |
Family
ID=21222135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864023718A SU1322469A1 (ru) | 1986-02-14 | 1986-02-14 | Синхронный делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1322469A1 (ru) |
-
1986
- 1986-02-14 SU SU864023718A patent/SU1322469A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 961151, кл. Н 03 К 23/40, 09.02.81. Авторское свидетельство СССР № 784007, кл. Н 03 К 23/40, 15.02.79. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3943379A (en) | Symmetrical odd modulus frequency divider | |
US4160173A (en) | Logic circuit with two pairs of cross-coupled nand/nor gates | |
US3970867A (en) | Synchronous counter/divider using only four NAND or NOR gates per bit | |
SU1322469A1 (ru) | Синхронный делитель частоты | |
US4002933A (en) | Five gate flip-flop | |
US3987313A (en) | Arrangement for the generating of pulse trains for charge-coupled circuits | |
EP0095796B1 (en) | Dynamic two-phase circuit arrangement | |
SU1338065A1 (ru) | Делитель частоты следовани импульсов | |
SU1298903A1 (ru) | Синхронный делитель частоты по модулю 2 @ -1 | |
SU1197072A1 (ru) | Переключаемый делитель частоты | |
SU705685A2 (ru) | Однотактна лини задержки импульсов | |
SU1725387A1 (ru) | Счетный разр д | |
SU1109911A1 (ru) | Делитель частоты следовани импульсов | |
SU1243128A1 (ru) | Делитель частоты следовани импульсов | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1298909A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1145476A1 (ru) | Синхронный делитель частоты следовани импульсов на 5 | |
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU1167730A1 (ru) | Счетчик-умножитель импульсов | |
SU1290516A1 (ru) | Синхронный делитель частоты | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1081804A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU738101A1 (ru) | Умножитель частоты следовани импульсов | |
SU447844A1 (ru) | Дес тичный счетчик | |
SU1267640A2 (ru) | Мажоритарное устройство |