Изобретение относитс к вычислительной и технике обработки щфровой информации. Известен делитель частоты на 12 (микросхема 155ИЕ4 ИбЗ.088.042 ТУ1 содержащий четыре триггера со счетным входом, из которых второй и третий триггеры охвачены обратной св зью 1J. Недостатком делител вл етс большой объем оборудовани и малое быстродействие. Наиболее близким к изобретению вл етс делитель частоты, построе ный на основе счетчика импульсов, который содержит п разр дов, в каждом разр де - два триггера со схемами И на два входа по каждому плечу триггера, вход устройства и выходных шин. В каждом разр де делител частоты выходы первого три гера соединены с первыми входами элементов И одноименных плеч второ триггера, а выходы второго триггера - с первыми входами элементов И разноименных плеч первого триггера Вторые входы элементов И первого триггера первого разр да делител соединены с входом делител , а входы элементов И второго триггера с выходом инвертора, вход которого соединен с входом делител . ВыходньТе шины делител соединены с единичными входами вторых триггеров в каждом разр де делител частоты Недостаток известного делител ограниченные возможности и малое быстродействие. Целью изобретени вл етс расши рение функциональных возможностей делител частоты путем расширени диапазона коэффициентов делени при одновременном увеличении быстродействи . Поставленна цель достигаетс тем, что в делителе частоты следова ни импульсов, содержащем п разр дов, каждый из которых содержит пер вый и второй триггеры, входы первог из которых подключены к выходам соо ветственно первого, второго, а входы второго - к выходам третьего и четвертого элементов И, а пр мой и инверсный выходы первого триггера к первым входам соответственно третьего, четвертого, а выходы втор го триггера - к входам второго и первого элементов И, вторые входы первого и второго элементов И перво 112 го разр да соединены с входной шиной устройства и инвертор с вторыми входами третьего и четвертого элементов И, а пр мой выход второго триггера вл етс выходом разр да, вторые входы первого, второго третьего и четвертого элементов И четного разр да соединены с выходами соответственно второго, первого, третьего и четвертого элементов.И предыдущего нечетного разр да, а вторые входы первого и второго, а также третьего ;: тствертого элементов И нечетного разр да соединены между собой и соответственно с выходами второго и первого элементов И иредьщущего четного разр да . На фиг.1 изображена структурна электрическа схема делител частоты , на фиг.2 - временные диаграммы его работы. Делитель частоты содержит п одноразр дных счетчиков 1-1-1-п импульсов , входную шину 2, группу выходов 3-1-3-п и инвертор А. Каждый счетчик 1 импульсов содержит первый триггер 5, двухвходовые элементы И 6 и 7, выходы которых соединены с единичным и нулевым вxoдa ш триггера 5 соответственно, второй триггер 8, двухвходовые элементы И 9 и 10, выходы которых соединены с единичным и нулевым входами триггера 8 соответственно. Единичные и нулевые выходы первых триггеров 5 каждого счетчика соединены с первыми входами элементов И 9 и 10 соответственно, а единичные и нулевые выходы вторых триггеров 8 каждого счетчика - с первыми входами элементов И 7 и 6 соответственно . Вторые входы элементов И 6 и 7 счетчика 1-1 соединены с входной 1ПИНОЙ, а элементов И 9 и 10 - с выходом инвертора 4, вход которого соединен с входом делител , Вторые входы элементов И 6 и 7 четных разр дов соединены с выходами элементов И 7 и 6, а вторые входы элеменИОВ И 9 и 10 - с выходами элементов И 9 и 10 предшествующего разр да делител соответственно. Вторые входы элементов И 6 и 7 нечетных разр дов соединены с выходами элементов И 7, а вторые входы элементов И 9 и 10 - с вькодом элемента И 6 предшествующего четного разр да делител соответственно. Лелитель работает следующим об разом. При подаче на вхо;и1ую игииу 2 п реднего фронта первого импульса (фиг.2 с) первый триггер 5 первого разр да делител устанавливаетс в единичное состо ние (фиг.26 ), при сн тии его второй триггер 8 первого разр да также устанавливаетс в единичное состо ние, и на выходе 3-1 присутствует высокий потенциал (фиг.2 в). При подаче на входную шину второго импульса на выходе элемента И 7 высокий потенциал , который.устанавливает первый триггер 5 счетчика 1-1 в нулевое состо ние, а первый триггер 5 счетчика 1-2 - в единичное состо ние (фиг.2 ъ). При сн тии с входной шины 2 третьего импульса вторые триггеры 8 счетчиков 1-1 и 1-2 устанавливаютс в единичное положение и на выходах 3-1 и 3-2 устройства присутствует высокий потенциал (фиг.2 в и и). Выходы триггеров четных (нечетны разр дов делител дел т частоту с выходов триггеров предшествующих четных (нечетных) разр дов на шесть Следовательно, выход триггера i-ro четного разр да делит входную час-, тоту на 6 а нечетного - на 2 6 Ввиду того, что импульсы на выходе первого триггера в каждом разр де смеп(ень по отношению к импульсам на выходе второго триггера на половину импульса, начало импульса на выходе первого триггера в м -м четном разр де расположено по перед (п нему фронту ч1 ВХОДНОГО импульса, начало импульса на выходе второго Tpt;rrepa - по передному фрон ( il п /., ВХОДНОГО импульса, конец импульса на выходе первого триггера - по переднему фронту Г1 -(,2 , входного импульса и конец импульса на выходе второго триггера - по переднему фронтуi ,( VY входного имI 4 пульса (фиг.2 е-з ). По сравнению с известным делителем соединение разр дов посредством элементов И предлагаемь М способом позвол ет сократить число разр дов елител , врем распространени игналов и просто реализовать делите niJL с. ли на 2,6, 12,362-6 ,6 Кроме того, делитель обладает регу рной структурой, так как кажда ара разр дов функционально идентича .