SU1003356A1 - Реверсивный счетчик - Google Patents

Description

Изобретение относится к вычислительной ’ технике и автоматике и может быть использовано для счета импульсов.

Известен реверсивный счетчик, содержащий группы разрядов, тактовые входы которых соединены с входом счетчика, а выход ⁵ переноса каждой группы соединен с тактовыми входами разрядов следующих, групп [1].’

Недостатком этого реверсивного счетчика является функциональная ненадежность.

Наиболее близким по технической сущ- ¹⁰ ности является реверсивный счетчик, содержащий группы разрядов , каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер памяти, такто- ^,5 вые входы всех коммутационных триггеров данной группы разрядов соединены с входом^ счетчика и первым и вторым выходами переноса каждой из предыдущих групп разрядов, _2(} разрешающие входы коммутационных триггеров данного разряда данной группы разрядов соединены с первым и вторым выходами формирователей сигнала переноса каждого разряда, предшествующего данному в этой же группе разрядов, а с одним из входов первого и второго формирователей сигнала переноса 'каждого разряда соединены соответственно шины ’’Сложение” и ’’Вычитание” [2].

Недостатком этого реверсивного счетчика является относительно низкое быстродействие. Это связано с необходимостью использования связей каждого разряда со всеми последующими, что приводит к большой нагрузке на элементы и снижению быстродействия.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в реверсивном счетчике, содержащем группы разрядов, каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер памяти, тактовые входы всех коммутационных триггеров данной группы разрядов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разрядов , разрешающие входы коммутационных триггеров данного разряда данной группы разрядов, кроме последнего разряда этой же группы и первого разряда первой группы, соединены с первым и вторым выходами формирователей сигнала переноса всех предыдущих разрядов в этой 5 же группе, разрешающие входы первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно с первым и вторым выходами формирователей сигнала переноса каждого .¹⁰ разряда, предшествующего последнему разряду в этой же группе разрядов, а с одним из входов первого и второго формирователей сигнала переноса каждого разряда соединены соответственно шины ’’Сложение” и ’’Вычита- <5 ние”, к информационным входам первого коммутационного триггера последнего разряда данной группы разрядов подключены прямой выход второго коммутационного триггера этого же разряда, шина ’’Сложение”, инверс- 20 ный и прямой выходы соответственно первого коммутационного триггера и триггера памяти каждого разряда, предшествующего последнему разряду в данной группе разрядов, а к информационным входам второго коммутацион- 25 ного триггера последнего разряда данной группы разрядов подключены инверсный выход первого коммутационного триггера этого же разряда,' шина ’’Вычитание”, прямой и инверсный выходы соответственно второго зо коммутационного триггера и триггера памяти . каждого разряда, предшествующего последнему разряду в данной группе разрядов, при этом прямой выход первого коммутационного триггера и инверсный выход второго коммута- ₃₃ ционного триггера последнего разряда данной группы разрядов соединены соответственно с входами установки и сброса триггера памяти каждого разряда, предшествующего последнему разряду в этой же группе разрядов, выходы первого и второго формирователей ¹ сигнала переноса последнего разряда данной группы разрядов соединены соответственно с первым и вторым выходами переноса данной группы разрядов, а с одним из разрешающих входов первого и второго коммутационных триггеров последнего разряда данной группы разрядов соединены соответственно второй и первый выходы переноса этой же группы разрядов.

На чертеже изображена схема реверсивного счетчика.

Устройство содержит группы 1 разрядов, разряды 2-1 — 2-к группы, первый и второй коммутационные триггеры 3 и 4 разряда, триггер 5 памяти разряда, первый и второй формирователи 6 и 7 сигнала переноса разряда, первый и второй выходы 8 и 9 переноса группы разрядов, шину 10 ’’Сложение” и шину 11 ’’Вычитание” , вход 12 счетчика.

Каждая группа разрядов реверсивного счетчика работает следующим образом.

Пусть на шине 10 — логическая ”1”_; а на шине 11 — логический ”0”, т. е. счетчик работает в режиме суммирования. Тогда изменение состояния триггеров 5 памяти этой группы происходит по импульсам, подаваемым на вход 12, при условиии, что сигналы на первом и втором выходах переноса 8 и 9 каждой из предыдущих групп разрядов равны логической ”1”. При выполнении этого условия происходит переключение триггера 5 памяти первого разряда 2-1 этой группы, если перед этим же -триггеры 5 памяти этой группы находились в нулевом логическом состоянии. В ближайшей паузе между импульсами, подаваемыми на вход 12, появляется логическая ”1” на выходе первого формирователя 6 сигнала переноса первого разряда 2-1 этой группы. При следующем выполнении условия срабатывания для этой группы происходит переключение триггеров 5 памяти первого 2-1 и второго 2-2 разрядов этой группы и т. д. К моменту прихода 2*¹· М-го импульса, где М — коэффициент пересчета предыдущих групп разрядов счетчика, появляется логическая ”1” на первом выходе переноса 8 этой группы. 2*>М-й импульс производит переключение всех триггеров 5 памяти этой группы и триггера памяти первого разряда следующей группы разрядов. Работа группы разрядов счетчика в режиме вычитания аналогична вышеописанному.

Таким образом, при введении новых связей снижается нагрузка на выходы переносов, что обеспечивает повышение быстродействия счетчика.

Claims (2)

1. (54) РЕВЕРСИВНЫЙ СЧЕТЧИК Изобретение относитс  к вычислительной технике и автоматике и может быть использовано дл  счета импульсов. Известен реверсивный счетчик, содержащий группы разр дов, тактовые входы которых соединены с входом счетчика, а выход переноса каждой группы соединен с тактовыми входами разр дов следующих, групп l. Недостатком этого реверсивного счетчика  вл етс  функциональна  ненадежность. Наиболее близким по технической сущности  вл етс  реверсивный счетчик, содержащий группы разр дов , каждый из которых содержит первый и второй формирователи сигнала переноса, первый и второй коммутационные триггеры и триггер пам ти, тактовые входы всех коммутационных триггеров данной группы разр дов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разр до разрешающие входы коммутационных триггеров данного разр да данной группы разр дов соединены с первым и вторым выходами формирователей сигнала переноса каждого разр да, предшествующего данному в этой же группе разр дов, а с одним из входов первого и второго формирователей сигнала переноса каждого разр да соединены соответственно шины Сложение и Вычитание 2. Недостатком этого реверсивного счетчика  вл етс  относительно низкое быстродействие. Это св зано с необходимостью ишользовани  св зей каждого разр да со всеми последующими , чТо приводит к большой нагрузке на элементы и снижению быстродействи . Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в реверсивном счетчике, содержащем группы разр дов каждый из которых содержит первый и второй формирователи сигнала переноса , первый и второй коммутационные триггеры и триггер пам ти, тактовые входы всех коммутационных триггеров данной груипы разр дов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разр дов , разрешающие входы коммутационных триггеров данного разр да данной группы разр дов, кроме последнего разр да этой же группы и первого разр да первой группы, соединены с первы и вторым выходами формирователей сигнала переноса всех предыдущих разр дов в этой же , разрешающие входы первого и второго коммутационных триггеров последнег разр да данной группы разр дов соединены соответственно с первым и вторым выходами формирователей сигнала переноса каждого разр да, предшествующего последнему разр ду в этой же группе разр дов, а с одним из входов первого и второго формирователей сигнала переноса каждого разр да соединены соответственно шины Сложение и Вьгчитание , к информационным входам первого коммутационного триггера последнего разр да данной группы разр дов подключены пр мой выход второго коммутационного триггера этого же разр да, шина Сложение, ииверсный и пр мой выходы соответственно первого коммутационного триггера и триггера пам ти каждого разр да, предшествующего последнему разр ду в данной группе разр дов, а к информационным входам второго коммутациейного триггера последнего разр да данной группы разр дов подключены инверсный выход первого коммутационного триггера этого же разр да, Ц|ина Вычитание, пр мой и инверсный выходы соответственно второго , коммутационного триггера и триггера пам ти каждого разр да, предшествующего последнему разр ду в данной группе разр дов, при этом пр мой выход первого комг утационного триггера и инверсный выход второго коммута ционного триггера последнего разр да данной группы разр дов соединены соответственио с входами установки и сброса триггера пам т каждого разр да, предшествующего последнему разр ду в этой же группе разр дов, выходы первого и второго формиров.ателей сигнала переноса последнего разр да данной группы разр дов соединены соответственно с первым вторым выходами переноса данной Группы разр дов, а с одним из разрешающих входов первого и второго коммутационных триггеров последнего разр да данной группы разр дов соединены соответственно второй и первый выходы переноса этой же группы разр дов. На чертеже изображена схема реверсивного счетчика. Устройство содержит группы 1 разр дов, разр ды 2-1 2-к группы, первый и второй коммутационные триггеры 3 и 4 разр да, триггер 5 пам ти разр да, первый и второй формирователи 6 и 7 сигнала перекоса разр да , первый и второй выходы 8 и 9 переноса группы разр дов, шину 10 Сложение и шину 11 Вьпштание , вход 12 счетчика. 10 64 Кажда  группа разр дов реверсивного счетчика работает следующим образом. Пусть на шине 10 - логическа  1, а на шине 11 - логический О, т. е. счетчик работает в режиме суммировани . Тогда изменение состо ни  триггеров 5 пам ти этой группы происходит по импульсам, подаваемым на вход 12, при условиии, что сигналы на первом и втором выходах переноса 8 и 9 каждой из предыдущих групп разр дов равны логической 1. При выполнении этого услови  происходит переключение триггера 5 пам ти первого разр да 2-1 этой группы, если перед этим же -триггеры 5 пам ти этой группы находились в нулевом логическом состо нии . В ближайшей паузе между импульсами, подаваемь1ми на вход. 12, по вл етс  логическа  1 на выходе первого формировател  6 сигнала переноса первого разр да 2-1 этой группы. При следующем выполнении услови  срабатывани  дл  этой группы происходит . переключение триггеров 5 пам ти первого 2-1 и второго 2-2 разр дов этой группы и т. д. К моменту прихода М-го импульса. где М коэффициент пересчета предыдущих групп разр дов счетчика, по вл етс  логическа  1 на первом выходе переноса 8 этой rptynnbi. импульс производит переключение всех триггеров 5 пам ти этой группы и триггера пам ти первого разр да следующей группы разр дов. Работа группы разр дов счетчика в режиме вычитани  аналогична вьш1еописанному . Таким образом, при введении новых св зей снижаетс  нагрузка на выходы переносов, что обеспечивает повышение быстродействи  счетчика. Формула изобретени  Реверсивный счетчик, содержащий группы разр дов, каждый из которых содержит первый и Второй формирователи сигнала переноса , первый и вторюй коммутационные триггеры и триггер пам ти, тактовые входы всех коммутационных триггеров данной группы разр дов соединены с входом счетчика и первым и вторым выходами переноса каждой из предыдущих групп разр дов, разрешающие входы коммутационных триггеров данного разр да данной группы разр дов, кроме последнего разр да этой же группы и первого разр да первой группы, соединены с первым и вторым выходами формирователей сигнала переноса всех предьвдущих разр дов в зтой же группе, разрешающие входы первого и второго коммутационных триггеров последнего разр да данной группы разр дов соединены 5первым и вторым выходам соответственно с формирователей сигнала переноса каждого , разр да, предшествующего последнему разр д в этой же группе разр дов, а с одним m входов первого и второго формирователей сигнала nepejioca каждого разр да соединены сооггветственноо шины .Сложение и .Вычита ние, отличающийс  тем, что, с целью повышени  его быстродействи , -к информационным входам коммутационного триггера последнего разр да данной группы разр дов подключены пр мой выход второго коммутационного триггера этого же разр да, шина Сложение, инверсный и пр мой вьь ходы соответственно первого кем мутационног триггера и триггера пам ти каждого разр да, предшествующего последнему разр ду в данной группе разр дов, а к информационным входам второго коммутационного триггера последнего разр да данной группы разр дов Подключены инверсный выход первого коммутационного триггера этого же разр да, шина- Вычитание, пр мой и инверсный выходы соответственно второго- коммутационного триггера и триггера пам ти каждого ,. разр да, предшествующего последнему разр ду 66 в данной группе разр дов, при этом пр мой выход первого коммутационного i триггера и Инверсный выход второго коммутационного . триггера последнего разр да данной группы разр дов соединены соответственна с входами установки и сброса триггера пам ти каждого разр да, лредшествуюшего последнему разр ду в этой же группе разр дов, выходы первого и второго формирователей сигнала переноса последнего разр да данной группы разр дов ; соединены соответственно с первым и вторым выходами переноса данной группы разр дов, ас одним из разрешающих входов первого и второго коммутационных триггеров последнего разр да данной группы разр дов соединены соответственно второй и первый выходы переноса этой же группы разр дов. Источники информации, прин тые во внимание при экспертизе 1.Майоров С, А. Проектирование микроэлектронных цифровых устройств. М., Советское рад|со, 1977, с. 156, рис. 5.7.
2. 2.Авторское свидетельство СССР N 287121. кл. Н 03 К 23/00, 1969 (прототип).