SU705688A1 - Счетчик - Google Patents

Счетчик

Info

Publication number
SU705688A1
SU705688A1 SU772439214A SU2439214A SU705688A1 SU 705688 A1 SU705688 A1 SU 705688A1 SU 772439214 A SU772439214 A SU 772439214A SU 2439214 A SU2439214 A SU 2439214A SU 705688 A1 SU705688 A1 SU 705688A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bits
group
counter
switching
triggers
Prior art date
Application number
SU772439214A
Other languages
English (en)
Inventor
Геннадий Сендерович Брайловский
Илья Маркович ЛАЗЕР
Юрий Сергеевич Крылов
Original Assignee
Предприятие П/Я А-7438
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7438 filed Critical Предприятие П/Я А-7438
Priority to SU772439214A priority Critical patent/SU705688A1/ru
Application granted granted Critical
Publication of SU705688A1 publication Critical patent/SU705688A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

Изобретение касаетс  вычислитель ной техники и автоматики и быть использовано дл  счета импульсов . Известен счетчик, содержащий груп пы разр дов , тактовые входы соединены с входом счетчика, а выход переноса каждой группы соединен с тактовыми входами разр дов .следук)uoix групп Е1 . Недостатком этого счетчика  вл етс  относительно .„низкое быстро . действие. Известен счетчик содержащий групm разр дов, каждый из которых содержит первый и второй..ког мутационные триггеры и триггер гТам ти, тактовые входы всех коммутационных триггеров соединены с входом счетчик и выходами переноса предыдущих групп разрешающие входы всех ксммутацион ных триггеров разр дов данной группы разр дов, креме последнего разр  да той же группы, и разрешающий вход niepBoro коммутационного триггера последнего разр да данной груп пы разр дов соединены с выходами пе реноса каждого разр да, предшествую щего данному в той же группе разр дов 2. Недостатком этого счетчика  вл етс  относительно низкое быстродействие . Это св зано с необходимостью использовани  св зи каж,цого разр да со всеми последующими, что приводит к большой нагрузке на элементы и снижению быстродействи . Цель изобретени  - повышение быстродействи . Дл  этого -в счетчик, содержащий группы разр дов, каждый из которых содержит первый и второй коммутационные триггеры и триггер пам ти, тактовые входы всех коммутационны триггеров соединены с входом счетчика и вы: одами переноса предыдущих групп, разрешающие входы всех коммутационных триггеров разр дов данной группы разр дов, кроме последнего разр да той же группы, и разрешающий вход первого коммутационного триггера последнего разр да данной группы разр д&в соединены с выходами переноса каждого разр да, предшествующего данному в этой группе разр дов, дополнительные входы первого коммутационного триггера
последнего разр да данноЯ группы разр дов соединены с нулевыми и единич ными выходами соответственно первого коммутационного триггера и триггера пам ти всех разр дов кроме последнего в той же группе разР дов , а выход переноса последнего разр да данной группы разр дов соединен с выходом переноса данной группа разр дов.
На чертеже изображена структурна  схема счетчика.
Счетчик содержит группы 1 разр дов . Каждый из разр дов в группе содержит первый и второй коммутационные триггеры 3 и 4 и триггер пам ти 5, тактовые входы вс коммутационных триггеров : 3 и 4 содинены с входом б счетчика и выходами переноса 7 предьщущих групп, разрешающие входы всех коммутационных триггеров разр дов 2 1-2 п-1 дан НОЙ группы разр дов,, а также разрешающий вход первого коммутационного триггера 3 последнего разр да 2-п данной группы разр дов соединены с выходами переноса каждого разр да, предшествующего данному в той же группе,разр дов. Дополнительные вхды первого коммутационного триггера последнего разр да 2-п данной группы разр дов соединены с нулевыми и единичными выходами соответственно первого коммутационного 3 триггера триггера пам ти 5 каждого из разр дов 2 1-2 той же группы разр д а выход переноса последнего разр да данной группы разр дов соединен с выходом переноса данной группы разр дов .
Кажда  группа разр дов счетчика работает следующим образом.
Изменение состо ни  триггеров пам ти 5 этой группы происходит по импульсам,подаваемым на вход б при
условии, что сигналы с выходов пере
носов 7 предыдущих групп равны логической единице. При выполнении этого услови  происходит переключение первого, триггера пам ти 5 первого разр да этой группы, если перед этим все триггеры пам ти 5 этой группы находились в нулевом логическом состо нии. По ближайшей паузе между импульсами, подаваемыми на вход б,
происходит, переключение второго, коммутационного триггера 4 этого разр да 2-1. При следующем выполнении услови  срабатывани  дл  этой группы разр дов переключаютс  первый и второй разр ды и этой группы и т.д. При по влении 2 М-ого импульса, гДе М - коэффициент пересчета предыдущих групп разр дов счетчика, происходит переключение всех триггеров пам ти 5 данной группы разр дов в нулевое логическое состо ние и формируетс  сигнал переноса на выходе переноса данной группы разр дов. Таким образом снижаетс  нагрузка на выходы переносов, что обеспечивает повышение быстродействи  счетчика.

Claims (1)

1.Авторское свидетельство СССР № 507939, кл. Н 03 К 23/00, 2U07.V4.
2,Авторское свидетельство СССР № 403069, кл. Н 03 К 21/06, 03,12.71 (прототип).
SU772439214A 1977-01-07 1977-01-07 Счетчик SU705688A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772439214A SU705688A1 (ru) 1977-01-07 1977-01-07 Счетчик

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772439214A SU705688A1 (ru) 1977-01-07 1977-01-07 Счетчик

Publications (1)

Publication Number Publication Date
SU705688A1 true SU705688A1 (ru) 1979-12-25

Family

ID=20690282

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772439214A SU705688A1 (ru) 1977-01-07 1977-01-07 Счетчик

Country Status (1)

Country Link
SU (1) SU705688A1 (ru)

Similar Documents

Publication Publication Date Title
SU705688A1 (ru) Счетчик
SU822175A2 (ru) Преобразователь последовательногоКОдА B пАРАллЕльНый
SU1003356A1 (ru) Реверсивный счетчик
SU1137461A1 (ru) Троичный сумматор
SU1003351A1 (ru) Счетчик с параллельным переносом
SU1043639A1 (ru) Одноразр дный двоичный вычитатель
SU809382A1 (ru) Ячейка пам ти дл сдвиговогоРЕгиСТРА
SU593317A1 (ru) Реверсивный регистр сдвига
SU488344A1 (ru) Реверсивный распределитель
SU995095A1 (ru) Частотно-импульсный функциональный преобразователь
SU980287A1 (ru) Двенадцатитактный реверсивный распределитель импульсов
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU982198A1 (ru) Реверсивный счетчик
SU510712A1 (ru) Частотно-импульсное вычитающее устройство
SU752328A1 (ru) Устройство дл сравнени двоичных чисел
SU658556A1 (ru) Преобразователь кода гре в двоичный код
SU1417188A1 (ru) След щий стохастический аналого-цифровой преобразователь
SU653746A1 (ru) Двоичный счетчик импульсов
SU826337A1 (ru) Элемент однородной структуры
SU824449A1 (ru) Реверсивный счетчик
SU924704A1 (ru) Устройство дл возведени в куб
SU746496A1 (ru) Преобразователь двоично-дес тичных чисел в двоичные
SU813416A2 (ru) Параллельный накапливающий сумматор
SU572781A1 (ru) Преобразователь двоично-дес тичных чисел в двоичные
SU763887A1 (ru) Преобразователь дес тичных чисел в двоичные числа