SU752328A1 - Устройство дл сравнени двоичных чисел - Google Patents

Устройство дл сравнени двоичных чисел Download PDF

Info

Publication number
SU752328A1
SU752328A1 SU782638164A SU2638164A SU752328A1 SU 752328 A1 SU752328 A1 SU 752328A1 SU 782638164 A SU782638164 A SU 782638164A SU 2638164 A SU2638164 A SU 2638164A SU 752328 A1 SU752328 A1 SU 752328A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
input
switch
numbers
inputs
Prior art date
Application number
SU782638164A
Other languages
English (en)
Inventor
Александр Иванович Капусенко
Игорь Романович Казаков
Анатолий Степанович Тананай
Original Assignee
Предприятие П/Я Х-5827
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5827 filed Critical Предприятие П/Я Х-5827
Priority to SU782638164A priority Critical patent/SU752328A1/ru
Application granted granted Critical
Publication of SU752328A1 publication Critical patent/SU752328A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  сравнени  величин, заданных в виде последовательного кода.
Известно устройство дл  сравнени  двоичных чисел, содержащее два элемента запрета с перекрестными св з ми, информационные входы которых св заны со входами управлени  запрета и соответствующей входной шиной, два элемента И, один из которьЬс соединен с шиной тактовых импульсов , элемент ИЛИ, третий элемент запрета, две схемы пам ти, кажда  из которых состоит из последовательно соединенных элементов запрета, элемента ИЛИ и элемента задержки ij .
Недостатками этого устройства  вл ютс  больша  сложность-, необходимость применени  регистров дл  хранени  сравниваемых величин, что приводит к резкому увеличению аппаратурного объема устройства при сравнении многоразр дных чисел и кодов.
Наиболее близко к предлагаемому по техническому решению устройство, содержащее триггер с трем  устойчивыми состо ни ми на элементах И-НЕ, входы ус5 тановки в первое и второе состо ни  которого соединены с выходами первого и второго элементов И-НЕ соответственно, одни из входов которых св заны с выходами третьего и четвертого элементов
10 И-НЕ соответственно, причем одни из входов подключены к входньп шинам устройства , а другие - к выходу п того элемента И-НЕ, один из входов которого соединен с шиной управлени , элемент неравно-
15 значности, входы которого соединены с выходами третьего и четвертого элементов И-НЕ, а выход- с другими входами первого и второго элементов И-НЕ, а другой вход п того элемента И-НЕ соединен
20 с соответствующим выходом триггера с трем  устойчивыми состо ни ми 2 .
Недостатками данного устройства  вл ютс  малые функциональные возможности.
так как оно не позвол ет сравнивать чис- ла, представленные в коде Гре .
Цель изобретени  - расширение функциональньк возможностей устройства пу тем обеспечени  сравнени  как чисел, представленных в двоичном коде, так и в коде Гре .
Поставленна  цель достигаетс  тем, что в устройство, содержащее элементы И-НЕ, трехстабильный триггер, переключатель , причем выходы первого и второго элементов И-НЕ соединены с первым и вторым входами трехстабильного триггера , третий вход которого подключен к шине начальной установки, второй выход трехстабильного триггера соединен через переключатель с первыми входами первого и второго элементов И-НЕ, введены два 1) -триггера и два переключател  ,причем входные шины первого и второго чисел соедннены с первыми входами первого и второго переключателей соответственно,шины синхронизации первого и Второго чисел подклю чены ко вторым входам первого и второго переключателей соответственно, первый выход первого переключател  соединен со входом синхронизации первого) -триггера второй выход первого переключател  подключен к информационному входу первого D -триггера, первый выход второго переключател  соединен со входом синхронизации второго ТЗ -триггера, второй вькод второго переключател  подключен к информационному входу второго D -триггера, выходы первого и второго D -триг геров соединены со вторыми входами первого и второго элементов И-НЕ соответственно , инверсный выход первого D -триггера подключен к третьему входу второго переключател  и к третьему входу второг элемента И-НЕ, инверсный выход второго D -триггера соединен с третьим входом первого переключател  и с третьим входом первого элемента И-НЕ.
На чертеже изображена функциональ- на  схема устройства.
Устройство содержит шину 1 начальной установки, трехстабильный триггер 2, D -триггеры 3 и 4, переключатели 5 и 6, входные шины 7 и 8, шины 9 и 10
синхронизацни, элементы 11,12 И-НЕ, переключатель 1Ь.
Устройство работает следующим образом .
Импульсом начальной установки нуле- вого уровн , поступающим по шине 1, триггеры 2,3 и 4 устанавливаютс  в нулевое состо ние. Устройство подготовлено к работе.
В зависимости от положени  переключателей 5 и 6 реализуютс  следующие режимы; сравнение чисел в двоичных кодах - переключатели 5 и 6 соедииены с шинами 9 и 10 синхронизации и входны ми шинами 7 и 8; сравнение чисел в кодах - переключатели 5 и 6 соединены со входными шинами 7 и 8 и инверсньши вьосодами D -триггеров 3 и 4; ; сравнение чисел в двоичном коде и коде Гре  - переключатель 5 соединен с шиной 9 синхронизации и входной шиной 7, переключатель б - с входной шиной 8 и инверсным выходом D -триггера 4, или переключатель 6 соединен с шиной 10 синхронизации и входной шиной 8, а переключатель 5 - с входной uJинoй 7 и инверсным выходом) -триггера 3. При этом может быть произведено сравнение чисел, поступающих как старшими, так и младшими разр дами вперед (кроме чисел , заданных в коде Гре );, старшими переключатель 13 зам1шут, младшими - переключатель 13 разомкнут.
В первом режиме с приходом импульсов с шин 9 и 10 синхронизации в триггеры 3 и 4 последовательно -Поразр дно записываютс  входные коды, поступающие по входным шинам 7 и 8. В случае совпадени  кодов на входах элементов 11 и 12 И-НЕ сохран етс  несовпадение , а на их вьрсодах - единичный уровень , не вли ющий на ранее установленное состо ние Равно трехстабильного триггера 2, Несовпадение входных кодов хот  бы в одном из разр дов приводит к по влению нулевого уровн  на выходе одного из элементов 11 или 12 И-НЕ и переключение триггера 2 в состо ние Больш или Меньше.
При поступлении чисел старшими разр дами уже первое несовпадение определ ет , какое из сравниваемых чисел больше , поэтому изменение состо ни  триггера 2 по выходу Равно через замкнутый переключатель 13 блокирует входы элементов 11 и 12 И-НЕ. Поступление следующих разр дов сравниваемых чисел не измен ет запокшенного состо ни  триггера 2, При поступлении чисел младшими разр дами , какое из чисел больше, определ етс  последним несовпадением, запоминаемым триггером 2.

Claims (2)

  1. Во втором режиме D -триггеры 3 и 4 работают как счетнью, преобразу  поступающий последовательный код Гре  в последовательньй двоичный код, сравнение которого рассмотрено вьпле. в третьем режиме одно из поступающих чисел (двоичный код) запомкнаетс  в триггере 3 или 4, а второе число (код Гре ) преобразуетс  триггером 4 или 3 в двоичный код. Использование предлагаемого изобрете ни  позвол ет вьтолнить многоразр дное устройство сравнени  последовательных чисел. Формула изобретени  Устройство дл  сравнени  двоичных чисел, содержащее элементы И-НЕ, трехстабильный триггер, переключатель, причем выходы первого и второго элементов И-НЕ соединены с первым и вторым входами трехстабильного триггера, третий вход которого подключен к шине начальной установки, второй выход трехстабильного триггера соединен через переключатель с первыми входами первого и второго элементов И-НЕ, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  сравнени  как чисел, представленных в двоичном коде, так и в коде Гре , в него введены два D -триггера и два переключател , причем входные шины первого и второго чисел соединены с первыми входами первого и второго переключа7 286 телей соответственно, синхронизации первого н второго чисел подключены ко BTopbDvJ входам первого и второго переключателей соответственно, первый выход первого переключател  соединен со входом синхронизации первого) -триггера, второй выход первого переключател  подключен к информационному входу .первого О триггера , первый выход второго переклк. чател  соединен со входом синхрсмизации второго) -триггера, второй выход второго переключател  подключен к информационному входу второго D -триггера, пр мые) выходы первого и второго D -триггеров соединены со вторыми входами первого и второго элементов И-НЕ соответственно, инверсный выход первого) -триггера подключен к третьему входу, второго переключател  и к третьему входу второго элемента И-НЕ, инверсный Выход второго D -триггера соединен с третьим входом ; первого переключател  и с третьим входом первого элемента И-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 444560, кл. q 06 F 7/02 25.03.71.
  2. 2.Авторское свидетельство СССР № 485445, кл. G Об F 7/04, 03.01.74 (прототип). .
    I
SU782638164A 1978-07-05 1978-07-05 Устройство дл сравнени двоичных чисел SU752328A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782638164A SU752328A1 (ru) 1978-07-05 1978-07-05 Устройство дл сравнени двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782638164A SU752328A1 (ru) 1978-07-05 1978-07-05 Устройство дл сравнени двоичных чисел

Publications (1)

Publication Number Publication Date
SU752328A1 true SU752328A1 (ru) 1980-07-30

Family

ID=20774221

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782638164A SU752328A1 (ru) 1978-07-05 1978-07-05 Устройство дл сравнени двоичных чисел

Country Status (1)

Country Link
SU (1) SU752328A1 (ru)

Similar Documents

Publication Publication Date Title
SU752328A1 (ru) Устройство дл сравнени двоичных чисел
US4423338A (en) Single shot multivibrator having reduced recovery time
SU1264197A1 (ru) Устройство дл перебора сочетаний
SU798815A1 (ru) Устройство дл сравнени чисел
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
SU1211876A1 (ru) Управл емый делитель частоты
SU717756A1 (ru) Устройство дл определени экстремального числа
SU734673A1 (ru) Устройство дл сравнени чисел
SU653746A1 (ru) Двоичный счетчик импульсов
SU902074A1 (ru) Кольцевой сдвигающий регистр
SU1150737A2 (ru) Генератор последовательности импульсов
SU860059A1 (ru) Устройство дл сравнени двоичных чисел
SU790304A1 (ru) Коммутатор
SU798817A1 (ru) Устройство дл сравнени чисел
SU511722A1 (ru) Распределитель импульсов
SU1755274A1 (ru) Устройство дл сравнени @ -разр дных чисел
SU510712A1 (ru) Частотно-импульсное вычитающее устройство
SU1221743A1 (ru) Управл емый делитель частоты следовани импульсов
SU606210A1 (ru) Делитель частоты с переменным коэффициентом делени
SU117503A1 (ru) Двоичный реверсивный счетчик с запуском триггеров по единичным входам
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU892666A1 (ru) Триггер
SU1022149A2 (ru) Устройство дл сравнени чисел
SU760089A1 (ru) Устройство для сравнения · двоичных чисел i
SU1248046A1 (ru) Адаптивный коммутатор