SU1725387A1 - Счетный разр д - Google Patents
Счетный разр д Download PDFInfo
- Publication number
- SU1725387A1 SU1725387A1 SU904825765A SU4825765A SU1725387A1 SU 1725387 A1 SU1725387 A1 SU 1725387A1 SU 904825765 A SU904825765 A SU 904825765A SU 4825765 A SU4825765 A SU 4825765A SU 1725387 A1 SU1725387 A1 SU 1725387A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flop
- input
- rsp
- inputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл построени синхронных счетных устройств. Целы изобретени - расширение функциональных возможностей дл использовани в синхронных счетчиках с последовательным переносом. Счетный разр д содержит RSP-триггер 4. Новизна определ етс соединением первых выходов первого 1 и второго 2 RS-триггеров с S-входами третьего RS-триггера З, входа переноса с четвертыми R-входами первого и второго RS-триггеров и с дополнительным 5-входом одного из первых двух RS-триггеров. 2 з.п, ф-лы, 3 ил. ч. fe
Description
Изобретение относитс к области построени устройств цифровой вычислительной техники и дискретной автоматики на потенциальных логических элементах интегральных схем, преимущественно на ТТЛ (Ш) и И2Л.
Цель изобретени - расширение Функциональных возможностей дл использовани в синхронных счетчиках с последовательным переносом.
На фиг.1 изображен счетный разр д; на фиг.2 - пример выполнени счетного разр да на элементах И-НЕ и элементе 2И- 2ИЛИ-НЕ; на фиг.З - .временна диаграмма.
Счетный разр д (фиг.1) содержит три RS-триггера 1-3 и один RSP-триггер 4, син- хровход разр да 5 соединен с первыми R- входами трех RS-триггеров 1-3. Второй выход RS-триггера 1 соединен с S-входом RSP-триггера 4 и с вторым R-входом второго RS-триггера 2, второй выход которого 2-2 соединен с Р-входом RS Р-триггера 4 и вторым R-входом первого RS-триггера 1. Второй выход 3-2 третьего RS-триггера З соединен с R-входом RSP-триггера 4 и с третьими R-входами первого и второго RS- триггеров 1 и 2. Первый и второй выходы 4-1 и 4-2 RSP-триггера 4 соединены попарно с первыми S-входами первого и второго RS- триггеров 1 и 2.
Первые выходы первого 1-1 и второго 2-1 RS-триггеров 1 и 2 соединены попарно с первым и вторым S-входами третьего RS- триггера 3. Вход переноса 6 соединен с чет- вертыми R-входами первого и второго RS-триггеров 1 и 2 с дополнительным S-входом одного из первых двух RS-триггеров 1 и 2. Выход переноса 7 соединен с первым выходом 3-1 третьего RS-триггера З. Третий выход RSP-триггера 4 обозначен на фиг.1 как 4-3.
RSP-триггер (фиг.2) построен на элементах И-НЕ 8-10. Первый RS-триггер 1 построен на элементах И-НЕ 11 и 12. Вто- рой RS-триггер; построен на элементах И-Н Е 13 и 14. Третий RS-триггер З построен на элементе 2И-2ИЛИ-НЕ 15 и элементе И- НЕ 16.
На временной диаграмме (фиг.З) обоз- начены сигналы на входах и выходах разр да , на выходах триггеров и в скобках на выходах элементов в соответствие с нумерацией (фиг.2). Как видно из диаграммы (фиг.З), сигналы на выходах 4-1. 4-2. 4-3 переключаютс по фронту импульса на входе 5, а сигнал на выходе переноса 7 переключаетс по срезу импульса на входе 5. Минимальные длительности импульса и паузы определ ютс задержкой трех элементов . Распространение переноса от входа до выхода 7 определ етс задержкой двух элементов . Коэффициент пересчета предлагаемого счетного разр да 3.
Синхронный счетчик с последовательным переносом может быть построен на предлагаемом счетном разр де следующим образом: синхровходы 5 всех разр дов сое-, дин ютс вместе, выход переноса 7 каждого разр да соединен с входом переноса 6 последующего разр да.
Таким образом, предлагаемый счетный разр д имеет большие функциональные возможности по строению синхронных счетчиков.
Claims (3)
1.Счетный разр д, содержащий три RS- триггера и один RSP-триггер, синхровход разр да соединен с первыми R-входами трех RS-триггёров, второй выход первого RS-триггера соединен с S-входом RSP-триггера и с вторым R-входом второго RS-триггера , второй выход которого соединен с Р-входом RSP-триггера и вторым R-входом первого RS-триггера, а второй выход третьего RS-триггера соединен с R-входом RSP- триггера и с третьими R-входами первого и второго RS-триггеров, первый и второй выходы RSP-триггера соединены попарно с первыми S-входами первого и второго RS- триггеров, отличающийс тем, что, с целью расширени функциональных возможностей дл использовани в синхронных счетчиках с последовательным переносом, первые выходы первого и второго RS-триггеров соединены попарно с первым и вторым S-входами третьего RS-триггера, вход переноса соединен с четвертыми R-входами первого и второго RS- триггеров и с дополнительным S-входом одного из первых двух RS-триггеров, а выход переноса соединен с первым выходом третьего RS-триггера.
2.Разр д по л.1, отличающийс тем, что RSP-триггер, первый и второй RS- триггеры выполнены на элементах Й-НЕ, а третий RS-триггер выполнен на элементе 2И-2ИЛИ-НЕ и элементе И-НЕ.
3.Разр д по п.1, о т л и ч а ю щ и и с тем, что RSP-триггер, первый и второй RS- триггеры выполнены на элементах ИЛИ- НЕ, а третий RS-триггер выполнен на
.элементе 2ИЛИ-2И-НЕ и элементе ИЛИ- НЕ.
Фиг.2
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904825765A SU1725387A1 (ru) | 1990-05-15 | 1990-05-15 | Счетный разр д |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904825765A SU1725387A1 (ru) | 1990-05-15 | 1990-05-15 | Счетный разр д |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1725387A1 true SU1725387A1 (ru) | 1992-04-07 |
Family
ID=21514490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904825765A SU1725387A1 (ru) | 1990-05-15 | 1990-05-15 | Счетный разр д |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1725387A1 (ru) |
-
1990
- 1990-05-15 SU SU904825765A patent/SU1725387A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Филиппов А.Г., Белкин О.С. Проектирование логических узлов ЭВМ. - М„: Сов.радио, 1974, 3440, с, 150, рис. 2.87. Авторское свидетельство СССР Мг 1228268, кл. Н 03 К 23/40, 1986. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. Изд-во2-е. - М.: Сов.радио, 1975, с. 225, рис. 6.57. Проектирование микроэлектронных цифровых устройств. - М.; Сов.радио, 1977, с. 272, с. 76-77. л Авторское свидетельство СССР № 482902,кл. Н 03 К 29/00, 1975. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1725387A1 (ru) | Счетный разр д | |
| JPS5718128A (en) | Frequency dividing circuit | |
| SU1109911A1 (ru) | Делитель частоты следовани импульсов | |
| RU2738963C1 (ru) | Асинхронное входное устройство | |
| SU1190520A1 (ru) | Синхронный счетчик | |
| SU1451851A1 (ru) | Синхронный счетчик | |
| SU766018A1 (ru) | Делитель частоты следовани импульсов | |
| SU489227A1 (ru) | Счетное устройство с переменным коэффициентом делени | |
| JPH09289445A (ja) | 同期式カウンタ | |
| SU1290516A1 (ru) | Синхронный делитель частоты | |
| SU1522397A1 (ru) | Синхронный делитель частоты на п ть | |
| SU1003359A1 (ru) | Однотактный кольцевой счетчик единичного кода | |
| SU1437994A1 (ru) | Синхронный счетчик | |
| SU1322469A1 (ru) | Синхронный делитель частоты | |
| SU1190501A1 (ru) | Устройство дл синхронизации импульсов | |
| SU1457160A1 (ru) | Управл емый делитель частоты | |
| SU869058A1 (ru) | Кольцевой счетчик | |
| SU1431070A2 (ru) | Делитель частоты следовани импульсов | |
| SU1683173A1 (ru) | Преобразователь асинхронной импульсной последовательности в двоичный код | |
| SU1119177A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU738177A1 (ru) | Счетчик на кольцевом регистре | |
| SU478429A1 (ru) | Устройство синхронизации | |
| SU1539976A1 (ru) | Устройство дл синхронизации импульсов | |
| SU762203A1 (ru) | Делитель числа импульсов 1 | |
| SU1075393A1 (ru) | Преобразователь серий импульсов в пр моугольные импульсы |