SU1451851A1

SU1451851A1 - Синхронный счетчик

Info

Publication number: SU1451851A1
Application number: SU874259354A
Authority: SU
Inventors: Геннадий Сендерович Брайловский; Илья Маркович ЛАЗЕР
Original assignee: Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им.А.С.Попова
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1989-01-15

Abstract

Изобретение относитс к области импульсной техники и дискретной автоматики и может быть использовано дл счета импульсов.- Цель изобретени - раг.иирение функциональных возможностей за счет введени операции сдвига информации. Сдвиг информации в синхронном счетчике, каждый разр д которого вьтолнен по несимметричной схеме на первом 1, втором 2 и третьем 3 RS-триггерах.и элементе И-НЕ 5, обеспечиваетс управл емой передачей сигнала через второй элемент И-НЕ 6 на R-вход второго RS-триггера 2 следуюп1его разр да. 4 ил. &amp;

Description

сл

с сл

g}ue.i

,

Изобретение относитс к nocTpoei- нию устройств цифровой вычислительной техники и дискретной автоматики на потенциальных логических элементах , преимзтцественно в виде интег- ральных микросхем.

Цель изобретени - расширение функциональных возможностей за счет- введени операции сдвига.

На фиг.1 изображены структурные схемы (k-1), k и (k+l)-ro разр дов синхронного счетчика; на фиг.2 - структурна схема одного разр да счетчика, выполненного на элементах И-НЕ; на фиг.З приведена временна диаграмма в режиме счета; на фиг.4 - то же, в режиме сдвига.

Счетчик (фиг.1) содержит в- каждом разр де первый 1, второй 2 и.третий 3 RS-триггеры и синхровход 4, который соединен с первыми R-входами первого 1 и второго 2 триггеров. Первый и второй выходы первого триггера 1 соединены попарно соответственно с S-входани второго 2 и третьего 3 тригеров , первый выход второго триггера 2 соединен со вторым R-входом..первог триггера 1 следующего разр да, второ вьгход второго триггера 2 соединен с третьим R-входом первого 1 и- с R- входом третьего 3 триггеров, первый выход третьего триггера 3 соединен с первым S-входом первого триггера . Дополнительной каждый разр д содержит первый 5 и второй 6 элементы И-НЕ. Входы первого 5 элемента И-НЕ соединены попарно соответственно с дополнительным входом счетчика 7у с первым выходом третьего 3 и вторым выходом первого 1 RS-триггеров, вхо- ды второго 6 элемента И-НЕ соединены попарно соответственно с первым выходом второго RS-триггера 2 и дополнительным входом счетчика 7, выход первого 5 элемента И-НЕ соединен с дoпoлнитeльны «й R-входами первого 1 и S-входом второго 2 RS-триггеров, а выход второго 6 элемента И-НЕ каждого разр да соединен с дополнительным R-входом второго RS-триггера 2 следзтощего разр да.

На фиг,2 представлена один разр д счетчика, выполненный на логических элементах И-НЕ, Разр д содержит три RS-триггера 1, 2 и 3. Соединени триггеров между собой, с синхровхо- дом 4, дополнительными элементами 5 и 6 и входами 7 и 8 счетчика соотВ5 2

ветствуют св з м, приведенным на Лиг.. Первый триггер 1 построен на логических элементах И-НЕ 9, 10, второй триггер 2 - на логических элементах И-НЕ 11 и 12, а третий триггер 3 - на логических элементах И-НЕ 13 и 14.

ункционирование счетчика (фиг.) в режимах счета и сдвига по сн етс временными диаграммам (фиг.З и 4 соответственно), на. которых вторы, выходы триггеров 1 и 2 обозначены ка 1 и 2, а в скобках приведены номера логических элементов И-НЕ в соответствии с фиг.2. В пежиме счета (фиг.З на вход счетчика 7 должен быть подан сигнал логического нул , при этом на выходах элементов 5 и 6 во всех раз- р дах поддерживаютс сигналы логической единицы. На диаграмме (фиг.З) показаны импульсы по входу 4 с номерами , 1, 2-2 и далее через 2 Сигналы на первых выходах вторых RS-триггеров 2 переключаютс по срезу импульсов на входе 4, что обеспечивает функциональную усточивость в режиме счета.

Синхронный счетчик работает следующим образом.

В режиме сдвига на дополнительный вход счетчика 7 должен быть подан сигнал логической единицы. Пусть в исходном состо нии на первых выходах третьих триггеров 3 (k-1) и k-ro разр дов установлены сигналы логической единицы, а во всех остальных разр дах - логического нул (фиг.4). На выходах элемента 6 и первом выходе второго триггера 2 (k-2)-ro разр да сохран ютс сигналы логической единицы и нул соответственно. В (k-l)-M разр де по фронту первого импульса сдвига на входе 4 переключаютс в логический нуль последовательно сигнал на втором выходе второго триггера 2 и триггера 3 и далее переключаетс в логическую единицу сигнал на выходе элемента 5. По срезу этого импульса последовательно переключаютс триггер 2 в нулевое состо ние и элемент 6 в единичное состо ние, одновременно с последним переключением сигнал на первом выходе триггера 1 k-ro разр да устанавливаетс в логическую единицу, В (k+l)-M разр де по фронту первого импульса сдвига, на входе 4 последовательно переключаютс : сигнал на втором выходе триггера 1 (в

314

нулевое состо ние) и триггер 3 (в единичное состо ние), а по срезу входного импульса переключаютс в единичное состо ние - сигнал на втором выходе триггера 1, далее (параллельно ) в нулевое состо ние - элемент 5 и сигнал на первом выходе триггера 1, после этого устанавливаютс единичный и нулевой сигналы на первом выходе триггера 2 и выходе элемента 6 соответственно. Дальнейшие переключени происход т аналогично (как показано на фиг.4). Нулевой сигнал на выходе элемента 5 по вл етс при единичном сигнале на первом выходе триггера 3 по срезу импульса 4 и обеспечивает блокировку переключени в нулевое состо ние второго выхода триггера 1 и удерживает s едини шом состо нии триггер 2, когда снимаетс нулевой сигнал с первого выхода триггера 1. При этом переключение элемента 5 в

1 происходит после фронта импульса 4 и среза сигнала на втором выходе триггера 2, Кроме этого функциональна устойчивость обеспечиваетс тем, что сигналы на первом выходе триггер 2 и на выходе элемента 6 переключаютс по срезу импульса 4. Сдвиг 1 (0) в k-разр д происходит при сигнале 1 (0) на первом выходе триггера 2 и О (1) на выходе элемен- ьа 6 (k-l)-ro разр да.

Минимальные длительности импульса и паузы в режиме счета определ ютс задержкой трех элементов, а минимальна пауза в режиме сдвига - задержкой четырех элементов.

Таким образом, синхронный счетчик работает в режимах счета и последо

14

пательного ввода - вывода (сдвига) информации.

Claims

Формула изобретени

Синхронный счетчик, содержащий в каждом разр де первый, второй и третий RS-триггеры, первый элемент И-НЕ и синхровход, который соединен с первыми R-входами первого и второго RS-триггеров, причем первый и второй выходы первого RS-триггера соединены попарно соответственно с S-входами второго и третьего RS-три ггеров,

первый выход третьего RS-триггера соединен с первым S-входом первого RR-TpHFrepa, первый выход второго RS-триггера каждого разр да соединен с вторыми R- и S-входами первого RS-триггера следующего разр да, второй выход второго RS-триггера соединен с R-входом третьего RP-триггера, отличающийс тем, что, с целью расширени функциональных

возможностей за счет введени операции сдвига, в каждый разр д введен второй элемент И-НЕ, входы первого элемента И-НЕ соединены попарно соответственно с дополнительным входом

счетчика, с первым выходом третьего и вторым выходом первого RS-триггеров , входы второго элемента И-НЕ соединены попарно соответственне с первым выходом второго PS-триггера дополнительным входом счетчика, выход первого элемента И-НЕ соединен с дополнительными R-входом первого S-входом второго RS-триггеров, а ыход второго элемента И-НЕ каждого

азр да соединен с дополнительным -входом второго RS-триггера следую- tero разр да.