SU1182669A1 - Делитель частоты с переменным коэффициентом делени - Google Patents
Делитель частоты с переменным коэффициентом делени Download PDFInfo
- Publication number
- SU1182669A1 SU1182669A1 SU843725121A SU3725121A SU1182669A1 SU 1182669 A1 SU1182669 A1 SU 1182669A1 SU 843725121 A SU843725121 A SU 843725121A SU 3725121 A SU3725121 A SU 3725121A SU 1182669 A1 SU1182669 A1 SU 1182669A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- order
- control
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФадЦИЕНТОМ ДЕЛЕНИЯ, содержащий управл ека 1й делитель частоты старших разр дов, входы управлени которого подключены к соответствующим шинам кода управлени , а выход соединен с первой выходной шиной, D-триггер младшего разр да иD-триггер управлени младшим разр дом, входы синхронизации которьк подключены к шине входного тактового сигнала , вход установки .в 0 О-триггера управлени младшим азредом соединен с шиной кода управлени младшим разр дом, а инверсный выход - с входом установки в -триггера младшего разр да, инверсный выход KOTQporoсоединен с его информационным входом, а пр мой выход - с информационным входом D-триггера управлени младшим разр дом, отличающийс тем, что, с целью повьш1ени надежности функционировани при сохранении высокого быстродействи и при повышении степени унификации устройства, в него введены первый и второйР-триггеры,Гпричем вход синхронизации и информационный вход первогоD-триггера подключены соответственно к входу синхронизации и инверсному выходу Л-триггера младшего разр да, а пр мой выход соединен с тактовым входом управл емого делител частоты старших разр дов и входом синхронизации второго -триггера , пр мой выход которого подключен к пр мому выходу Э-триггера младшего разр да; инверсный выход - ко второй выходной шине, а информационный вход - к шине сигнала записи управл емого делител частоты старших разр дов.
Description
1 Изобретение относитс к импу ной технике, в частности к устройствам автоматики, телемеханики, вычислительной и измерительной тех ники, и может быть использовано в синтезаторах частот, в цифровых си темах автоподстройки частоты, в из мерительной аппаратуре счетного типа. Цель изобретени - повьшение на дежности функционировани при сохр нении высокого быстродействи и пр повышении степени унификации устройства . На фиг. 1 приведена электрическа структурна схема устройства на фиг. 2 - временные диаграммы, по сн ющие его работу. Делитель частоты с переменным j коэффициентом делени содержит D-триггер 1 младшего разр да,)триггер 2 управлени младшим разр дом, первый 43-триггер 3 (формировани выходного сигнала младшего разр да), второй)-триггер 4 (формировани сигнала записи младшего разр да), представл юпще собой каскад 5 младшего разр да (младший к:аскад) с коэффициентом делени 2/3, управл емый делитель 6 частот старших разр дов (Старший каскад, .выполненный, например, на двоичном синхронном счетчике 6-1 импульсов типа К500ИЕ136 ЭСЛ серии К500, чет ре выхода с четырех разр дов которого монтажно объединены дл вьтол нени логической функции и дл единичных сигналов и подключены к управл ющему входу S1, четыре информационных входа дл параллельной установки разр дов в исходное состо ние соединены с соответствую щими шинами кода управлени старши разр дов, а выход сигнала переноса подключен к шине сигнала записи каскада старших разр дов), шину 7 входного тактового сигнала, шины ,...,8-N кода управлени , шины 9, 10 сигналов подготовки записи .; младшего и записи старших разр дов выходную шину 11 старшего каскада и выходную шину 12 устройства. При построении устройства предполагалось , что единичньй сигнал соответствует высокому уровню напр жени , а нулевой - низкоку, независимо от пол рности напр жени . 9 Устройство работает следующим образом . При нулевом сигнале кода управлени младшего каскада) -триггер 1 работает в режиме автономного счета, так как1 -триггер 2 находитс посто нно в нулевом состо нии независимо от сигнала на его информационнном входе (Л-входе) и не оказывает вли ни на работу)-триггера 1.D-триггер 3 повтор ет период выходного сигнала -триггера 1 без снижени быстродействи последнего. С пр мого выхода Л -триггера 3 на.тактовый вход старшего каскада подаетс сигнал, частота которого в два раза меньше частоты входного тактового сигнала устройства. Старший каскад работает до заполнени своего счетчика 6-1 (состо ние опознавани ), при котором на выходах триггеров этого счетчика , монтажно объединенных дл выполнени логической функции И, по вл етс единичный сигнал записи, поступающий на вход 61 управлени режимом работы счетчика 6-1. В результате производитс параллельный ввод информации в счетчик 6-1 (процесс установки триггеров счетчика импульсов в состо ни , определ емые заданным кодом управлени на шинах 8-2,... ..,8-N, где N 5). С некоторым запаздьюанием относительно единичного сигнала записи на выходе переноса этого счетчика импульсов формируетс также единичный сигнал. Длительности указанных единичньрс сигналов равны периоду Tgjj, входного тактового сигнала старшего каскада, а период повторени определ етс кодом управлени на тинах 8-2,..., 8-5 и измен етс от Тд до 16Тдхг дл рассматриваемой структуры стар-, шего каскада. Сигнал на выходе Сg переноса счетчика 6-1 вл етс выходным сигналом старшего каскада и дл данного устройства может использоватьс в качестве выходного сигнала записи старшего каскада, поступающего на информационный вход)-триггера 4. В общем случае сигнал, подаваемый на информационный вход . D-триггера 4, должен формироватьс в течение каждого периода следовани выходных импульсов, устройства незаг висимо от коэффициента делени устройства и полностью охватывать в пределах каждого периода следовани выходных импульсов устройства часть одного из импульсов входного тактового сигнала котора включает в себ активйый (на фиг.2 задний) фронт. Дл устойчивой работы3)-триг гера 4 эта часть должна иметь длительность не менее времени срабатывани 1тр (фиг.2) этого триггера. После прихода единичного сигнала записи старшего каскада с шины 10 по заднему фронту импульса сигнала Т цу D-триггер 4 переходит в единичное состо ние. После окончани сигнала записи на шине 10 по заднему фронту очередного импульса сигна лаТц.)-триггер 4 возвращаетс в нулевое состо ние. В результате на инверсном выходе этого триггера формируетс нулевой сигнал, поступающий на выходную шину 12. Период этого сигнала определ етс кодом управлени на шинах 8-1,...,8-N. Так как пр мые выходы -триггеров 1 и 4 объединены монтажно дл выполнени логической функции И, то сигнал на пр мом выходе С-триггера 4 (сигнал подготовки сигнала запи . си младшего каскада на шине 9) зависит от состо ни этих триггеров. Следует заметить, что шина 9 исполь зуетс в том случае, если в качестве старшего каскада применить каска аналогичный младшему. Шина 9 такого каскада соедин етс с информационным входом)-триггера 4 младшего каскада. При единичном сигнале кода управ лени младшего каскада работа устройства происходит согласно временным диаграммам фиг.2 дл кода управ , лени устройства 10111 (младший разр д слева). Условно прин то, что триггеры младшего каскада имеют оди наковые временные задержки изменени состо ний, равные trpf , а триггеры старшего каскада - i.Tpa Едини 1ный сигнал, присутствующий на R-входеО-триггера 2, не оказьгоает вли ни на работу этого триггера. Изменение состо нийФ-триггера 2 происходит в соответствии с сигнало на его информационном входе, а следовательно , зависит от состо ний Л-триггеров 1 и 4, так как их пр мы выходы объединены монтажно дл вьто нени логической функции И. При поступлении на шину 7 первых двух импульсов входного тактового сигнал устройства (фиг.2а) на пр мом (фиг.26) и инверсном (фиг.2в) выходах О -триггера 1 формируютс соответственно единичный и нулевой импульсы , длительность которых равна периоду входного тактового сигнала Тдх, (фиг.2а). На пр мом выходе D-триггера 3 в соответствии с сигналом на информационном входе этого триггера также по вл етс единичный сигнал .(фиг.2г), поступающий на вход синхронизации (тактовый вход) счетчика 6-1 (фиг.1) и D-триггера 4. Последний до прихода единичного сигнала записи старшего каскада (фиг.2д) находитс в нулевом состо нии (фиг.2е) и, следовательно, на информационном входеD-триггера 2 (фиг.2ж) присутствует нулевой сигнал, на инверсном выходе (фиг.2и) этого триггера - единичный, не вли ющий на работу Л -триггера 1.D-триггер 1 продолжает работать в режиме автономного счета. Счетчик 6-1 старшего каскада работает до заполнени . Коэффициент делени старшего каскада равен 2 согласно заданному коду управлени . Работа каскада осуществл етс так же, как и в случае нулевого сигнала кода управлени младшего каскада. После прихода единичного сигнала записи старшего каскада (фиг.2д) на информационный входD-триггера 4 по заднему фронту второго импульса с пр мого выхода D-триггера 3 (фиг. 2г)3)-триггер 4 переходит в единичное состо ние (фиг.2е). Сигнал на информационном входе)-триггера 2 (фиг.2ж) начинает повтор ть сигнал на пр мом выходе -тфиггера 1 (фиг.2б), и по заднему фронту п того импульса входного тактового сигнала (фиг.2a)D-триггер 2 переходит в единичное состо ние, а на его инверсном выходе (фиг.2и) по вл етс нулевой сигнал, блокирующий переход D-триггера 1 в единичное состо ние по заднему фронту шестого импульса входного тактового сигнала (фиг.2а,б). В результате установка -триггера 1 в нулевое состо ние происходит без потери быстродействи всего устройства. При этом период gy выходного сигнала младшего касада (фиг.2г) равен трем периодам Tg входного тактового сигнала уст-, ойства (фиг.2а), и, следовательно, оэффициент делени младшего каскада равен 3. После окончани единичного сигнала записи старшего каскада О-триггер 1 вновь начинает работать в режиме автономного счета, а коэффи циент делени младшего каскада становитс равным 2. С приходом следующего сигнала записи старшего каскада процесс установки)-триггера 1 в нулевое состо ние повтор етс . Так как коэффициент делени старшего кас када равен 2 согласно заданному коду управлени на шинах 8-2,...,8-5, то период сигнала записи старшего каскада равен 2 ff (фиг.2г,д). В результате с выхода устройства на ши ну 12 выдаютс нулевые сигналы, период которых TBJ,,X 5 Т8x1 (фиг.2а, к). Формирование сигнала записи старшего каскада происходит с времен ной задержкой i (фиг.2д) относительно заднего фронта входного тактового сигнала Т (фиг.2г), котора может превьш1ать временную задержку триггера Ьтр г (фиг.2л) старшего каскада примерно в 1,5 раза при сохранении устойчивого функционировани устройства . Объ сн етс это тем, что дл правильного функционировани С-триггера 4 достаточно, чтобы врем t опережени заднего фронта импульса на информационном входе этого триггера относительно заднего фронта тактового импульса было не менее времени срабатывани t/Tf, триггера младшего каскада (фиг.2г,д). На фиг.2л показан сигнал, поступающий на вход управлени 51 счетчика 6-1 при заполнении этого счетчика. Временна задержка этого сигнала относительно заднего фронта тактового сигнала Tgx (фиг.2г,л) равна временной задержке триггера счетчика 6-1. Как видно из временных диаграмм фиг.2а,д выходной сигнал старшего каскада, поступающий на шину 11, можно использовать также в качестве выходного сигнала устройства. Коэффициент делени устройства измен етс от 2-х до ((, 1 где Мд,о,кс- максимальный коэффициентделени старшегокаскада.
н
8-2 8-3
Вшадст, каскада
IS, Сигнал
записисткаскада
г д е ж и к л
фиг. 2
Claims (1)
- : ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий управляемой делитель частоты старших разрядов, входы управления которого подключены к соответствующим шинам кода управления, а выход соединен с первой выходной шиной, D-триггер младшего разряда иВ-триг: гёр управления младшим разрядом, ί входы синхронизации которых подключены к шине входного тактового сигнала, вход установки в 0’’D-триггера управления младшим ^разрядом соединен с шиной кода управления младшим разрядом, а инверсный выход - с входом установки в ’’0D -триггера младшего разряда, инверсный выход κοτςροΓΟ соединен с его информационным входом, а прямой выход - с информационным входом D-триггера управления младшим разрядом, отличающий ся тем, что, с целью повышения надежности функционирования при сохранении высокого быстродействия и при повышении степени унификации устройства, в него введены первый и второйD-триггеры,,'причем вход синхронизации и информационный вход первогоD-триггера подключены ' соответственно к входу синхронизации и инверсному выходу D-триггера младшего разряда, а прямой выход соединен с тактовым входом управляемого делителя частоты старших разрядов и входом синхронизации второгоD-триггера, прямой выход которого подключен к прямому выходу D-триггера младшего разряда', инверсный выход - ко второй выходной шине, а информационный вход - к шине сигнала записи управляемого делителя частоты старших разрядов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843725121A SU1182669A1 (ru) | 1984-04-12 | 1984-04-12 | Делитель частоты с переменным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843725121A SU1182669A1 (ru) | 1984-04-12 | 1984-04-12 | Делитель частоты с переменным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1182669A1 true SU1182669A1 (ru) | 1985-09-30 |
Family
ID=21113016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843725121A SU1182669A1 (ru) | 1984-04-12 | 1984-04-12 | Делитель частоты с переменным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1182669A1 (ru) |
-
1984
- 1984-04-12 SU SU843725121A patent/SU1182669A1/ru active
Non-Patent Citations (1)
Title |
---|
Лейнов М.Л. и др. Цифровые делители частоты на логических элементах. М.: Энерги , 1975, с. 107, рис. 5-10. Манассёвич В. Синтезаторы частот.. Теори и проектирование: Перев. с англ. - М.: Св зь, 1979, с. 266, рис. 6.31. Авторское свидетельство СССР № 1081804, кл. Н 03 К 23/00, 03.11.82. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3755748A (en) | Digital phase shifter/synchronizer and method of shifting | |
US4412342A (en) | Clock synchronization system | |
GB1526711A (en) | Clock regenerator circuit arrangement | |
US4692932A (en) | Triplicated clock distribution device for use when each clock signal comprises a synchonization signal | |
SU1182669A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
US3739351A (en) | Phase control circuits | |
SU1332553A1 (ru) | Устройство фазовой синхронизации | |
SU839066A1 (ru) | Делитель частоты следовани иМпульСОВ | |
SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU1411990A1 (ru) | Устройство тактовой синхронизации | |
SU851757A1 (ru) | Синхронизатор импульсов | |
SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
SU1529443A1 (ru) | Многоразр дный управл емый делитель частоты | |
SU1451851A1 (ru) | Синхронный счетчик | |
SU658763A1 (ru) | Устройство синхронизации | |
SU1677870A1 (ru) | Управл емый делитель частоты с дробным коэффициентом делени | |
SU1035828A1 (ru) | Синхрогенератор приемной части телевизионных систем | |
SU1509886A1 (ru) | Устройство умножени частоты | |
SU1734199A1 (ru) | Устройство синхронизации импульсов | |
SU1190558A1 (ru) | Трехканальный резервированный синхронизатор | |
SU1677869A2 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1669079A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1328937A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов |