RU1409099C - Программируемый формирователь импульсов по фронту и спаду входного сигнала - Google Patents
Программируемый формирователь импульсов по фронту и спаду входного сигналаInfo
- Publication number
- RU1409099C RU1409099C SU3961733A RU1409099C RU 1409099 C RU1409099 C RU 1409099C SU 3961733 A SU3961733 A SU 3961733A RU 1409099 C RU1409099 C RU 1409099C
- Authority
- RU
- Russia
- Prior art keywords
- input
- exclusive
- bus
- output
- flip
- Prior art date
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение может быть использовано в автоматике и вычислительной технике для формирования синхронизирующих импульсов, умножения частоты. Цель изобретения - повышение достоверности формирования сигналов. Это достигается путем уменьшения величины задержки. Программируемый формирователь импульсов содержит многочастотный генератор 1 импульсов, мультиплексор 2, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3, 6 и 7, два триггера 4 и 5, входную шину 8, выходную шину 9 и шины 10, 11 программирования. Технико-экономический эффект от совокупности введенных элементов и связей устройства по сравнению с прототипом определяется организацией программируемого управления: длительностью и полярностью формируемых импульсов на выходной шине без схемно-конструкторских изменений; использование в качестве второго триггера разрядного счетчика уменьшает задержку начала формирования импульсов при увеличении длительности выходных сигналов. 2 з. п. ф-лы, 2 ил.
Description
Изобретение относится к импульсной технике и может быть использовано в автоматике и вычислительной технике для формирования синхронизирующих импульсов, умножения частоты.
Целью изобретения является повышение достоверности формирования сигналов путем уменьшения величины задержки.
На фиг. 1 представлена функциональная схема формирователя импульсов; на фиг. 2 временные диаграммы, поясняющие его работу.
Программируемый формирователь импульсов содержит многочастотный генератор 1 импульсов, мультиплексор 2, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, два триггера 4, 5, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6, 7, входную шину 8, выходную шину 9, шины 10, 11 программирования.
Входная шина 8 соединена с D-входом первого триггера 4 и через последовательное включение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, триггера 4, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 с выходной шиной 9. Многочастотный генератор через последовательное включение мультиплексора, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, триггера 5, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, 7 связан с выходной шиной 9. Шина 10 программирования соединена с управляющими входами мультиплексора 2 и другим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Выход триггера 4 подключен к D-входу триггера 5.
В исходное состояние после исключения питания независимо от потенциала на входной шине 8 схема устанавливается импульсами одной из частот генератора 1 по счетным входам триггеров 4, 5, в котором поддерживается до изменения потенциала на входной шине 8.
Исходя из возможных сочетаний изменения потенциала входного сигнала (0, 1) и фазы тактовых импульсов (относительно рабочего фронта тактовых импульсов 0, 1) работу формирователя целесообразно рассмотреть при следующих сочетаниях в соответствующие моменты времени ti:
t1 (0, 1) (0, π),
t2 (1, 0) (0, π),
t3 (0, 1) (π, 2 π),
t4 (1, 0) (π, 2 π).
t1 (0, 1) (0, π),
t2 (1, 0) (0, π),
t3 (0, 1) (π, 2 π),
t4 (1, 0) (π, 2 π).
Основой алгоритма работы формирователя является адаптация рабочего фронта к изменению входного сигнала, что реализуется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 3 согласно таблице истинности и уменьшает задержку начала формирования до величины 0,5 τи.
Рассмотрим работу формирователя в момент времени t1, т.е. при выполнении условия: фронт (0, 1) и фаза (0, π). Наличие на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 состояния (1, 1) вызывает формирование на его выходе логического "0", т. е. инвертируются тактовые импульсы генератора 1, что обеспечивает переключение триггера 4 с задержкой не более 1/2 τи в момент времени t1'. Через время τи срабатывает триггер 5, возвращая в исходное состояние сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 (фиг.2е). Исходный уровень определяется потенциалом шины 11 программирования, определяющей режим работы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ: с инверсией или без инверсии передается сигнал триггера 5 (фиг. 2д без инверсии). Таким образом, на выходе устройствa сформирован импульс длительностью τи с задержкой не более 0,5 τи при перепаде входного сигнала с уровня логического "0" до логической "1".
В момент времени t2 выполняется условие: спад (1, 0) и фаза (0, π), т.е. после рабочего (счетного) фронта импульса генератора 1. Уровень логического "0" (фиг. 2а) по входу D-триггера 4 разрешает его срабатывание по входу С, рабочий фронт на входе которого формируется согласно таблице истинности элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с задержкой его переключения (фиг.2в). Потенциал с выхода триггера 4 (фиг.2г) разрешает переключение триггера 5 и формирует на выходной шине передний фронт выходного сигнала (фиг.2е). Следующий рабочий фронт генератора 1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 (фиг.2в) переключает триггера 5 через время 0,5 τи≅t ≅τи, что и сформировывает задний фронт выходного сигнала. Таким образом, сформирован импульс длительностью 0,5 τи≅t ≅τи без задержки по спаду импульса.
В момент времени t3 выполняется условие: фронт (0, 1) и фаза (π, 2π), т. е. перед рабочим фронтом импульса генератора 1 (фиг.3а), формирование выходного импульса в этом случае аналогично случаю 2, т.е. формируется сигнал длительностью 0,5 τи≅t ≅τи без задержки по фронту импульса.
В момент времени t4 выполняется условие: спад (1, 0) и фаза (π, 2 π), т. е. до рабочего счетного импульса генератора 1. В этом случае прекращается инвертирование импульсов генератора 1 на входе триггера 4 и первым положительным перепадом тактовых импульсов переключается триггер 4, формируя на выходе передний фронт выходного импульса (фиг.2е) с задержкой не более 0,5 τи. Следующий положительный перепад переключает триггер, формируя задний фронт выходного импульса.
Таким образом, сформирован импульс длительностью t τи с задержкой не более 0,5 τи.
Следовательно, алгоритм работы устройства обеспечивает формирование импульсов длительностью 0,5 τи≅t ≅τи с задержкой начала формирования не более 0,5 τи.
При изменении полярности сигнала по программирующей шине 10 на логическую "1" потенциал с выхода триггера 5 на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ будет подаваться с инверсией, т.е. на его входах организуется (0, 1) и в соответствии с таблицей истинности на выходе высокий уровень. Таким образом, в этом случае на входе формируются импульсы отрицательной полярности.
Длительность формируемых импульсов определяется периодом следования импульсов многочастотного генератора 1, который может быть реализован на основе генератора и n-разрядного счетчика. Требуемый период выбирается мультиплексором в соответствии с кодом по программирующей шине 10.
Применение в качестве триггера 5 n-разрядного D-счетчика позволяет уменьшить отношение величины задержки начала формирования и отклонения длительности выходных сигналов к их длительности за счет повышения частоты многочастотного генератора.
Технико-экономический эффект от совокупности введенных элементов и связей, как существенных признаков, в предложенном устройстве по сравнению с прототипом определяется организацией программируемого управления: длительностью и полярностью формируемых импульсов на выходной шине без схемно-конструкторских изменений; использование в качестве второго триггера разрядного счетчика уменьшает задержку начала формирования импульсов при увеличении длительности выходных сигналов.
Claims (3)
1. ПРОГРАММИРУЕМЫЙ ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ ПО ФРОНТУ И СПАДУ ВХОДНОГО СИГНАЛА, содержащий первый и второй D-триггеры, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входную шину, тактовую шину, выходную шину, причем входная шина соединена с информационным входом первого D-триггера, выход которого соединен с информационным входом второго D-триггера и с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с выходной шиной, выход второго D-триггера соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы синхронизации первого и второго D-триггеров объединены, отличающийся тем, что, с целью повышения достоверности формирования сигналов путем уменьшения величины задержки, в него введен второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входная шина соединена с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовая шина соединена с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входами синхронизации D-триггеров.
2. Формирователь по п.1, отличающийся тем, что, с целью изменения длительности формируемых импульсов, в него введены многочастотный генератор, мультиплексор, первая шина программирования, причем выходы многочастотного генератора соединены с входами мультиплексора, первая шина программирования соединена с входом управления мультиплексора, выход которого соединен с тактовой шиной.
3. Формирователь по п.1, отличающийся тем, что, с целью изменения полярности формируемых импульсов, в него введены третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, вторая шина программирования, соединенная с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго D-триггера, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU3961733 RU1409099C (ru) | 1985-10-05 | 1985-10-05 | Программируемый формирователь импульсов по фронту и спаду входного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU3961733 RU1409099C (ru) | 1985-10-05 | 1985-10-05 | Программируемый формирователь импульсов по фронту и спаду входного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1409099C true RU1409099C (ru) | 1996-01-20 |
Family
ID=21200179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU3961733 RU1409099C (ru) | 1985-10-05 | 1985-10-05 | Программируемый формирователь импульсов по фронту и спаду входного сигнала |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1409099C (ru) |
-
1985
- 1985-10-05 RU SU3961733 patent/RU1409099C/ru active
Non-Patent Citations (1)
Title |
---|
Ланцов А.Л. и др. Цифровые устройства на комплементарных МДП-интегральных микросхемах. М.: Радио и связь, 1983, с.254, рис.9.13. Приборы и техника эксперимента, N 2, 1985, с.134, рис.4 (М7, М2-4). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
US6107841A (en) | Synchronous clock switching circuit for multiple asynchronous clock source | |
JP2009545262A (ja) | クロックエッジ復元を有するパルスカウンタ | |
JPH05500439A (ja) | 高速プリスケーラ | |
US5432830A (en) | High speed counter for alternative up/down counting of pulse trains and method therefor | |
EP0238874B1 (en) | Double clock frequency timing signal generator | |
KR900004188B1 (ko) | 잡음펄스 억제회로 | |
US3196358A (en) | Variable pattern pulse generator | |
RU1409099C (ru) | Программируемый формирователь импульсов по фронту и спаду входного сигнала | |
JP2689539B2 (ja) | 分周器 | |
SU734647A1 (ru) | Устройство дл ввода информации | |
CN117176139B (zh) | 分频比为2的n次方加减1的分频器构建方法和分频器 | |
SU853789A1 (ru) | Устройство дл синхронизацииСигНАлОВ | |
JPS63227119A (ja) | デイジタル可変分周回路 | |
EP1618660A1 (en) | Enabling method to prevent glitches in waveform | |
SU871314A2 (ru) | Дискретный согласованный фильтр | |
SU1485396A1 (ru) | Синхронный целитель частоты | |
SU1128390A1 (ru) | Делитель частоты следовани импульсов | |
SU1177888A1 (ru) | Устройство дл формировани серий импульсов | |
SU678659A1 (ru) | Генератор импульсов | |
SU1157649A1 (ru) | Формирователь импульсов | |
SU1121782A1 (ru) | Делитель частоты следовани импульсов | |
SU1451851A1 (ru) | Синхронный счетчик | |
SU839032A1 (ru) | Формирователь длительностииМпульСОВ |