SU767972A1 - Счетчик по модулю три - Google Patents

Счетчик по модулю три Download PDF

Info

Publication number
SU767972A1
SU767972A1 SU782667155A SU2667155A SU767972A1 SU 767972 A1 SU767972 A1 SU 767972A1 SU 782667155 A SU782667155 A SU 782667155A SU 2667155 A SU2667155 A SU 2667155A SU 767972 A1 SU767972 A1 SU 767972A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
counting
input
zero
arm
Prior art date
Application number
SU782667155A
Other languages
English (en)
Inventor
Савелий Иванович Колесников
Алдис Васильевич Калпиньш
Original Assignee
Рижский Ордена Ленина Государственный Электротехнический Завод Вэф Им. В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рижский Ордена Ленина Государственный Электротехнический Завод Вэф Им. В.И.Ленина filed Critical Рижский Ордена Ленина Государственный Электротехнический Завод Вэф Им. В.И.Ленина
Priority to SU782667155A priority Critical patent/SU767972A1/ru
Application granted granted Critical
Publication of SU767972A1 publication Critical patent/SU767972A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

(54) СЧЕТЧИК ПО МОДУЛЮ ТРИ
1
Изобретение относитс  к импульсной цифровой , технике и автоматике.
Известен счетчик по модулю три, содержащий два счетных триггера, соединенных цепью переноса, каждый из которых выполнен по схеме трех триггеров на потенциальных элементах ИЛИ-НЕ 1. Это устройство имеет относительно сложную схему, а именно: дл  выполнени  устройства кроме двух счетных триггеров необходимы дополнительные элементы ИЛИ-НЕ.
Наиболее близкимпо технической сущности к изобретению  вл етс  пересчетное устройство по модулю три, содержащее первый и второй счетные триггеры, каждый из которых выполнен на шести элементах ИЛИ-НЕ по схеме трех триггеров, соединенных цепью переноса, причем единичный выход первого коммутирующего триггера второго счетного триггера соединен f входом нулевого плеча второго коммутирующего триггера первого счетного триггера 2j.
Недостатком устройства  вл етс  то, что счетный вход второго счетного триггера соединен с выходом нулевого плеча первого коммутирующего триггера первого счетного триггера , в результате чего оба счетных триггера работают несинхронно, что увеличивает врем  установлени  счетчика на врем  задержки переключени  инверторов. Кроме того , в этом устройстве может быть использован только режим делени  частоты входного сигнала. В управл ющем режиме его нельз  использовать, так как при переходе из состо ни  10 в состо ние И по вл етс  кратковременно комбинаци  00.
Цель изобретени  - повышение быстродействи  устройства.
10
Указанна  цель достигает тем, что в счетчике по модулю три, содержащем два счетных триггера, выполненных на потенциальных элементах И-Н1Е по симметричной схеме трех триггеров, основного и двух

Claims (2)

15 коммутируюц1 1х, выход единичного плеча основного триггера второго счетного триггера соединен с входом единичного плеча первого коммутирующего триггера первого -, счетного триггера и выход нулевого плеча 20 основного триггера Второго счетного триггера соединен с входом нулевого плеча второго коммутирующего триггера первого счетного триггера, а выход нулевого плеча основного триггера первого счетного триггеpa соединен с входом установки логической единицы второго счетного триггера. На фиг. 1 представлена функциональна  схема устройства; на фиг. 2, а-Ъ - временные диаграммы его работы. Счетчик по модулю три содержит первый и. второй счетные триггеры, каждый из которых выполнен на шеей элементах И-НЕ по схеме трех триггеров. Элементы 1, 2 и 3, 4 образуют основные, а элементы 5-8 и 9-12 - первые и вторые коммутирующие триггеры первого и второго счетных триггеров . При этом элементы 1, 3, 5, 7, 9 и II образуют единичные плечи, а элементы 2, 4, б, 8, 10 и 12 - нулевые плечи элементарных триггеров. Входы элементов 6, 8, 9 и 11 объединены и образуют счетный вход счетчика. Вход нулевого плеча первого коммутирующего триггера первого счетного триггера соединен с входом нулевого плеча ос:новного триггера первого счетного триггера и с входом нулевого плеча первого коммутирующего триггера второго счетного триггера , а также с входом нулевого плеча основного триггера второго счетного триггера и образуют вход установки исходной комбинации счетчика. Кроме того, выход единичного плеча основного триггера второго счетного триггера -соединен с входбм единичного плеча первого коммутирующего триггера первого счетного триггера и выход нулевого плеча основного триггера второго счетного триггера соединен с входом нулевого плеча второго коммутирующего триггера первого счетного триггера, а выход нулевого плеча основного триггера пёрв6го счетного триггера соединен с входом установки логической единицы второго счетного триггера. Пусть, напри.мер, перед поступлением оче ..редного импульса на.счетный вход оба счетных триггеранаход тс  в исходном состо нии - комбинаци  00. При этом на входе единичного плеча первого коммутирующего триггера первого и второго счетных триггеров присутствует потенциал логичекого нул , на входе нулевого плеча второго коммутирующего триггера первого и второго счетных триггеров - потенциал логической единйВД , а на входе установки единицы второго счетного триггера - потенциал логической единицы, поэтому после окончани  первого .счетного и.мпульса оба счетных триггера устанавливаютс  в единичное состо ние - комбинаци  11. На входе установки единицы второго счетного триггера оказываетс  потенциал логического нул , что обеспечивает его блокировку по счетному входу. Первый счетный триггер подготовлен к переключению . После окончани  второго счетного импульса первый счетный триггер устанавливаетс  в нулевое состо ние, а второй состо ние не мен ет - комбинаци  01. При этом на входе единичного плеча первого коммутирующего триггера первого счетного триггера находитс  потенциал логической единицы , а на входе нулевого плеча второго коммутирующего триггера первого счетного . триггера - потенциал логического нул , поэтому первый счетный триггер не мен ет своего состо ни . После окончани  третьего счетного импульса второй счетный триггер устанавливаетс  в нулевое состо ние - комбинаци  00. Этим заканчиваетс  цикл работы данной схемы счетчика. Комбинаци  сигналов 10 на выходах счетных триггеров исключена. В результате получаетс  соответствие выходных сигналов счетчика числу поступивцшх импульсов на входе и, кроме того, на выходе счетчика по вл етс  последовательность импульсов, частота повторени  которых в три раза меньще частоты на входе. По сравнению с наиболее близким известным устройством данное устройство,  вл  сь синхронным счетчиком, обладает больщим быстродействием, в нем исключена кратковременна  комбинаци  00 при переходе из состо ни  10 в состо ние 11. Данное техническое рещение может быть реализовано на двух D-триггерах, вход щих в серии KI55, К133 в одном корпусе ИС. Формула изобретени  Счетчик по модулю три, содержащий два счетных триггера, выполненных на потенциальных элементах И-НЕ по симметричной схеме трех триггеров, основного и двух коммутирующих , отличающийс  тем, что, с целью повышени  быстродействи  устройства, выход единичного плеча Основного триггера второго счетного триггера соединен со входом единичного плеча первого коммутирующего триггера первого счетного триггера, и выход нулевого плеча основного триггера второго счетного триггера соединен с входом нулевого плеча второго коммутирующего триггера первого счетного триггера, а выход нулевого плеча основного триггера первого счетного триггера соединен с о входом установки логической единицы второго счетного триггера. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3571727, кл. 328-41, 1971.
2.Авторское свидетельство СССР № 526079, кл. И 03 К 23/00, 18.03.75 (прототип ).
1J
SU782667155A 1978-09-27 1978-09-27 Счетчик по модулю три SU767972A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782667155A SU767972A1 (ru) 1978-09-27 1978-09-27 Счетчик по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782667155A SU767972A1 (ru) 1978-09-27 1978-09-27 Счетчик по модулю три

Publications (1)

Publication Number Publication Date
SU767972A1 true SU767972A1 (ru) 1980-09-30

Family

ID=20786478

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782667155A SU767972A1 (ru) 1978-09-27 1978-09-27 Счетчик по модулю три

Country Status (1)

Country Link
SU (1) SU767972A1 (ru)

Similar Documents

Publication Publication Date Title
US4041403A (en) Divide-by-N/2 frequency division arrangement
SU767972A1 (ru) Счетчик по модулю три
US3090943A (en) Serial digital data processing circuit
SU746944A1 (ru) Делитель частоты импульсов
SU930686A1 (ru) Делитель частоты следовани импульсов с нечетным коэффициентом делени
SU839068A1 (ru) Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи
SU696622A1 (ru) Устройство синхронизации
SU1580535A2 (ru) Троичное счетное устройство
SU771880A1 (ru) Делитель частоты на 5,5
SU1522398A1 (ru) Делитель частоты на 11
SU1226451A1 (ru) Генератор последовательности случайных чисел
SU1148118A1 (ru) Синхронный делитель частоты на 9 на @ -триггерах
SU718931A1 (ru) Счетчик по модулю восемь
SU542336A1 (ru) Генератор импульсов
SU744622A1 (ru) Устройство дл определени отклонени частоты импульсной последовательности от заданной
SU606210A1 (ru) Делитель частоты с переменным коэффициентом делени
SU526079A1 (ru) Пересчетное устройство по модулю три
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1444931A2 (ru) Генератор импульсов
SU530419A1 (ru) Дискриминатор синфазной и квадратурной составл ющих комплексного сигнала
SU497733A1 (ru) Счетчик импульсов в телеграфном коде
SU765970A1 (ru) Четырехтактный распределитель импульсов дл управлени шаговым двигателем
SU661758A1 (ru) Импульсный преобразователь
SU1150731A1 (ru) Импульсный генератор
SU425337A1 (ru) Устройство для выделения одиночного импульсам\