SU526079A1 - Пересчетное устройство по модулю три - Google Patents

Пересчетное устройство по модулю три

Info

Publication number
SU526079A1
SU526079A1 SU2114514A SU2114514A SU526079A1 SU 526079 A1 SU526079 A1 SU 526079A1 SU 2114514 A SU2114514 A SU 2114514A SU 2114514 A SU2114514 A SU 2114514A SU 526079 A1 SU526079 A1 SU 526079A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counting
trigger
triggers
switching
zero
Prior art date
Application number
SU2114514A
Other languages
English (en)
Inventor
Марк Савельевич Гаврилюк
Original Assignee
Одесский Электротехнический Институт Связи Имени А.С.Попова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Одесский Электротехнический Институт Связи Имени А.С.Попова filed Critical Одесский Электротехнический Институт Связи Имени А.С.Попова
Priority to SU2114514A priority Critical patent/SU526079A1/ru
Application granted granted Critical
Publication of SU526079A1 publication Critical patent/SU526079A1/ru

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

1
Изобретение относитс  к области импульсной техники и цифровой автоматики.
Известно пересчетное устройство по модулю три, содержашее два счетных триггера , каждый из которых выполнен по схеме трех триггеров на потенциальных элементах И-НЕ, недостатком которого  вл етс  его относительна  сложность и значительна  зависимость работоспособности от разброса временных параметров образующих его логических элементов И-НЕ l.
Известно также пересчетное устройство по модулю три, содержащее два счетных триггера, соединенных цепью переноса, каждый из которых выполнен по схеме трех триггеров на потенциальных элементах ИЛИНЕ 2. Это устройство имеет относительно сложную схему, а именно: дл  выполнени  устройства, помимо двух счетных триггеров , необходимы дополнительные элемен- ты И Л И-НЕ.
Цель изобретени  - упрощение устройств
Дл  этого единичный выход первого коммутирующего триггера второго счетного триггера соединен с входом нулевого плеча
второго коммутирующего триггера первого счетного триггера.
На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - временна  диаграмма его работы.

Claims (2)

  1. Пересчетное устройство по модулю три содержит первый и второй счетные триггеры , каждый из которых выполнен на шести элементах ИЛИ-НЕ по схеме трех триггеров Элементы 1, 2 и 3, 4 образуют основные, а элементы 5-8 и 9-12 - первые и вторые коммутирующие триггеры первого и второго счетных триггеров. При этом элементы 1, 3, 5, 7, 9 и 11 образуют нулевые плечи, а элементы 2, 4, 6, 8, 10и 12 - единичные плечи элементарных триггеров. В каждом счетном триггере выходы единичных плеч первых коммутирующих триггеров соединены с входами нулевых плеч вторых коммутирующих и основных триггеров, а выходы нулевых плеч вторых коммутирующих триггеров подключены к входам единичных плеч первых коммутирующих и основных триггеро выходы нулевых и единичных плеч основных триггеров подключены к входам нулевых пле первых коммутирующих триггеров и входам единичных плеч вторых коммутирующих триг геров соответственно. Входы элементов 6 9, а также 8 и 11 объединены и образуют счетные входы первого и второго счетных триггеров соответственно. Кроме того, выход нулевого плеча первого коммутирующег триггера первого счетного триггера соедине со счетным входом второго счетного тригг ра, а выход единичного плеча первого коммутирующего триггера второго счетного триггера соединен с входом нулевого плеча второго коммутирующего триггера первого счетного триггера. Устройство работает следующим, образом Пусть, например, перед поступлением очередного импульса на счетный вход первого счетного триггера оба счетных триггера наход тс  в единичном состо нии. При по влении на счетном входе первого счетного триггера очередного входного импульса первого дл  нового цикла делени  частоты на три, первый коммутирующий триггер первого счетного триггера переключаетс  из единичного состо ни  в нулевое. Вследствие этого на счетном входе второго счетного триггера по вл етс  единичный логический уровень, под воздействием которого его пер вый коммутирующий триггер также измен ет свое состо ние на противоположное. После окончани  входного импульса единичный логический уровень возникает на нулевом плече второго коммутирующего триггера первого счетного триггера, вь зыва  переключение управл емого им основного триггера в нуль. Вслед за этим прекращаетс  подача единичного сигнала на счетный вход второго счетного триггера, и его основной триггер также переключаетс  в нулевое состо ние . Таюим образом, после окончани  первого в данном цикле входного импульса оба счетных триггера оказываютс  в нулевом состо нии. В результате воздействи  на счетный вход первого счетного триггера второго импульса, этот счетный триггер измен ет свое состо ние на противоположное, т. е. переключаетс  в состо ние 1, в то врем  как второй счетный триггер, ввиду того, что на его счетный вход сигнал переноса не поступает, остаетс  в состо нии нул . Третий импульс входной последовательности сначала переключает первый счетный триггер в нуль, а затем одновременно с переключением второго счетного триггера в единичное состо ние под воздействием единичного сигнала с единичного плеча первого коммутирующего триггера второго счетного триггера на вход нулевого плеча его второго коммутирующего триггера снова переключаетс  в единичное состо ние. Этим заканчиваетс  цикл делени  частоты на три. В ре- зультате на выходе устройства по вл етс  последовательность импульсов, частота повторени  которых в три раза меньше частоты на входе, имеюща  скважность, близкую двум. Как следует из временной диаграммы, уст- ройство обеспечивает также формирование последовательностей импульсов с той же частотой повторени , что и на указанном выходе , различно сдвинутых относительно начала цикла и имеющих скважность, равную щести. Формула изобретени  Пересчетное устройство по модулю три, содержащее два счетных триггера, соединенных цепью переноса, каждыми из которых выполнен по схеме трех триггеров на потенциальных элементах ИЛИ-НЕ, отличающеес  тем, что, с целью упро- щени  устройства, единичный выход первого коммутирующего триггера второго счетного триггера соединен с входом нулевого плеча второго коммутирующего триггера первого счетного триггера. Источники информации, прин тые во внимание при экспертизе: 1.Информационный листок № 0079-71 Всесоюзного НИИ межотраслевой информа- ции.
  2. 2.Патент США № 3571727, Класс 328-41, 1971 (прототип).
SU2114514A 1975-03-18 1975-03-18 Пересчетное устройство по модулю три SU526079A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2114514A SU526079A1 (ru) 1975-03-18 1975-03-18 Пересчетное устройство по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2114514A SU526079A1 (ru) 1975-03-18 1975-03-18 Пересчетное устройство по модулю три

Publications (1)

Publication Number Publication Date
SU526079A1 true SU526079A1 (ru) 1976-08-25

Family

ID=20613049

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2114514A SU526079A1 (ru) 1975-03-18 1975-03-18 Пересчетное устройство по модулю три

Country Status (1)

Country Link
SU (1) SU526079A1 (ru)

Similar Documents

Publication Publication Date Title
SU526079A1 (ru) Пересчетное устройство по модулю три
SU1487154A1 (ru) Генератор кодовых последовательностей
SU785859A1 (ru) Генератор двоичных последовательностей
SU606210A1 (ru) Делитель частоты с переменным коэффициентом делени
SU767972A1 (ru) Счетчик по модулю три
SU373890A1 (ru) Всесоюзная i
SU884151A1 (ru) Счетчик импульсов
SU739602A1 (ru) Генератор псевдослучайных чисел
SU930310A1 (ru) Генератор кодовых последовательностей с перестраиваемой структурой
SU1755366A1 (ru) Генератор последовательности импульсов
SU930686A1 (ru) Делитель частоты следовани импульсов с нечетным коэффициентом делени
SU760456A1 (ru) Пересчетное устройство 1
RU2037957C1 (ru) Синхронный делитель частоты
SU646434A1 (ru) Устройство дл дискретного сдвига фаз импульсов
SU1660144A1 (ru) Генератор последовательности случайных временных интервалов
SU1244757A1 (ru) Устройство дл распределени импульсов асинхронной системы управлени выпр мителем
SU542336A1 (ru) Генератор импульсов
SU1117622A1 (ru) Генератор функции Уолша
SU365020A1 (ru) Генератор псевдослучайных последовательностей
SU497718A1 (ru) Устройство формировани псевдослучайных сигналов сложной структуры
SU807492A1 (ru) Троичный реверсивный -разр дныйСчЕТчиК иМпульСОВ
SU427484A1 (ru) Коммутатор
SU754657A1 (ru) Устройство для пересчета на два 1
SU540413A1 (ru) Устройство временной коммутации асинхронных импульсных сигналов
SU748870A1 (ru) Дешифратор