SU1213541A1 - Делитель частоты с нечетным коэффициентом делени - Google Patents
Делитель частоты с нечетным коэффициентом делени Download PDFInfo
- Publication number
- SU1213541A1 SU1213541A1 SU843730498K SU3730498K SU1213541A1 SU 1213541 A1 SU1213541 A1 SU 1213541A1 SU 843730498 K SU843730498 K SU 843730498K SU 3730498 K SU3730498 K SU 3730498K SU 1213541 A1 SU1213541 A1 SU 1213541A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- triggers
- counting
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частоты, требующих повышенного быстродействи . Цель изобретени - повышение быстродействи и надежности функционировани - достигаетс обеспечением синхронного режима работы. Делитель частоты содержит счетные триггеры 1-9, тактовую шину 10, вспомогательный триггер 11. Дл достижени поставленной цели в делитель введен логический элемент.И-ИЛИ-НЕ. Работа делител частоты по сн етс по временным диаграммам фиг. 2 и 3 в описании изобретени . Там же приведены фиг. 4 и 5, на которых показаны электрические схемы устройства дл коэффициентов делени 5 и 9 соответственно. 5 ил. О) 8и вЗ Фиг..} КС со О1 J
Description
1
Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частот, требующих поиышенного быстродействи .
Цель изобретени - повьпиение быстродействи и надежности функционировани за счет обеспечени синхронного режима р.аботы.
На фиг. 1 приведена электрическа функциональна схема делител частоты с нечетным коэффициентом делени -на фиг. 2 и 3 -временные диаграммьг, по сн ющие работу делител при различных пол рност х входных импульсов; на фиг. 4 и 5 - электрические схемы устройства с конкретным значением коэффициента делени : дев ть и п ть соответственно.
Делитель частоты с нечгтным коэффициентом делени содержит h счетных триггеров I - 9, С -входы которых подключены к тактовой шине 10, инверсный выход каждого счетного тргера 1 - 9 соединен с К -входом последующего, инверсный выход вспомогательного триггера 11 соединен с 1-входом первого счетного триггера 1, первый вход элемента И-ИЛИ- НЕ 12 подключен к пр мому выходу вспомогательного триггера II, 1- и К -входы вспомогательного триггера II соединены с инверсным выходом h -го счетного триггера 9 и с вторым входом элемента И-Щ1И-НЕ 12, третий вход которого соединен с . актовой шиной 10 и с С-входом вспомогательного триггера 11, инверсный выход h-го счетного триггера 9 соединен с 1 -входами нечетных счетных триггеров 3,4,6,8, кроме первого триггера 1.
Реализаци устройства с коэффициентом делени Кд требует п счет . Х-А-1
ных триггеров, где h -j- тактируемых отрицательным (.положительным ) фронтом входного импульса, вспомогательный триггер, тактируемый положительным (отрицательным) фронтом входного импульса и элемент И-ИЛИ-НЕ.
Рассмотрим работу устройства с коэффициентом делени К/ч, 4м+ 1, где ,1,2 ...
Допустим, h триггеров 1-9 тактируютс отрицательным, а вспомогательный триггер 11 положительными фронтами входного (с шины 10) им- .пульса (фиг. 2а).
5412
В исходном состо нии триггеры устройства обнулены. При этом на 1-входах триггеров 1,3,4,6,8 (фиг. 2 SjT.-j , ж; ,м) имеет место едипичный уровень за счет перекрестных св зей с инверсных выходов триггеров 11 и 9. Таким образом,И триггеров 1 - 9 и вспомогательный триггер 11 подготовлены к переклю0 чению по их С-входам.
На вход устройства (шину 10) подаютс импульсы тактовой частоты f отрицательной пол рности ( фиг. 2а). Первый тактовый импульс переводит
5 линейку из н триггера 9 (фиг. 2чЬ-к5 в единичное . состо ние, взводит триггер 1 (фиг. 26). Переключение триггера 9 (фиг. 2 к) приводит к блокировке нечетных триггеров 3,4, 6
0 и 8 по их 4-входам (фиг. 2гЛ,ж,и) . Одновременно на выходе элемента 12 начинает формироватьс положительный полупериод выходного импульса устройства (фиг. 2н). Последующие
5 входные импульсы последовательно переключают триггеры 1 - 9. При этом каждьй последующий триггер увеличивает длительность выходного сигнала предьщущего триггера на 1/f , т.е.
Q на триггере 1 формируетс импульс, длительностью 1/f (фиг. 2S } , на триггере 2 - 2/f(фиг. , на триггере 3 - 3/-f (фиг. 2г), и так далее, на триггере 9 -h/f (фиг. 2к).
По срезу (h+l) -го входного импульса триггер 9 переводитс в исходное состо ние (фиг. 2 Ц,), тем самым заканчиваетс формирование требуемой длительности h/f (фиг. 2к), разблокируютс нечётные триггеры 3,4,6 и 8 (фиг. 2 2,,3c,u) и подготавливаетс к переключению триггер 11 (фиг. 2cu).
По фронту (h-ь 1)-го тактового им- пульса срабатьтает триггер 11 СФиг. 2м), что приводит к блокировке по Д-входу триггера 1 (фиг. 26). . При этом завершаетс формирование положительного полупериода выходно- го импульса устройства (фиг. 2м).
По срезу (h+2)-го входного импульса линейка из h-1 триггеров 2-9 (фиг. 2 - к) переводитс в единичное состо ние. Переключение 5 триггера 9 (фиг. 2 к) приводит к блокировке нечетных триггеров 3,4,6 и 8, по их 3 -входам (фиг, 2г,о,ж,и). Одновременно на выходе элемента 12
ачинает формироватьс отрицательый полупериод выходного импульса стройства (фиг. 2н). Последующие- тактовые импульсы последовательно ереключают h-1 триггеров 2-9 (фиг. 26- К) . При этом каждый поседующий триггер увеличивает длительность выходного сигнала предыду- щего триггера на 1/f , т.е. на триггере 2 формируетс импульс, длительностью 1/f (фиг. 2&), на триг-- гере 3 - 2/f (фиг. 2i), на триггере 9 -п -1/f (фиг. 2к). По срезу (,)-го входного импульса триггер 9 переводитс в исходное состо ние , тем самым заканчиваетс формирование требуемой длительности h-1/ (фиг 2 к), разблокируютс нечетные триггеры 3,4,6 и 8 (фиг. 21,,ж,ц) и подготавливаетс к переключеник) триггер 11 (фиг. 2м). По фронту (2н+1)-го.тактового импульса переключаетс триггер 11 .(фиг. 2м), что приводит к разблокировке триггера 1 (фиг. 28). При этом на выходе элемента 12 завершаетс формирование отрицательного полупериода выходного импульса устройства (фиг. 2н).
Таким образом, все элементы устройства оказываютс в исходном состо нии и возможен очередной цикл , формировани выходного импульса. На выходе устройства сформирована требуема частота, соответствующа установленному коэффициенту делени Kg со скважностью, равной двум (фиг.2н).
Работа устройства при противоположной пол рности тактировани и счетных триггеров и вспомогательного триггера аналогична и по сн етс соответствующими временными диаграммами (фиг 3).
Блокировка триггеров 1,3,4,6 и 8 по их 3-входам св зана с необходимостью приведени их в исходное состо ние по окончанию формировани полупериода вьжодного импульса устройства , что в свою очередь, исключает необходимость введени аналогичной блокировки триггеров 2,5,7 и 9. Последние после окончани формировани соответствующих длительностей работают в счетном режиме до разблокировки триггером 9 триггеров 1,3,4,6 и 8. При этом триггеры 1,3,5,7 и 9 устанавливаютс в исходное состо ние автоматически.
Рассмотрим работу делител частоты с нечетным конкретным значением
5
0
5
0
5
0
5
0
5
коэффициента делени , построенного по изложенному принципу.
Допустим, что h счетных триггеров тактируютс отрицательным, а вспомогательный триггер положительным фронтом входного импульса.
Делитель с работает следующим образом (фиг. 4).
В исходном состо нии триггеры 1 -. 5 делител обнулены.
При этом на , tl и К -входах этих триггеров имеет место единичный уровень.
На выход устройства подаютс импульсы тактовой частоты f отрицательной пол рности. Первый импульс переводит триггеры 1 - 4 в единичное состо ние.
Переключение триггера 4 приводит к блокировке триггеров 3 и 11. Одновременно на выходе элемента 12 начинает формироватьс положительный полупериод выходного импульса устройства. Последующие входные . импульсы последовательно переключают триггеры 1 - 4. При этом на триггере 1 формируютс импульсы, длительностью 1/f , на триггере 2 - 2/f, на триггере 3 - 3/f , на триггере 4 - 4/f.
По срезу п того входного импульса триггер 4 переводитс в исходное состо ние, тем самым заканчиваетс формирование импульса требуемой длительности 4/f, разблоки- .руютс триггеры 3 и 11. По фронту п того входного импульса срабатывает триггер 11 , что приводит к блот- кировке по 1 -входу триггера 1. При этом на выходе элемента 12 завершаетс формирование положительного полупериода выходного импульса устройства . По срезу шестого входного импульса триггеры 2-4 перевод тс в единичное состо ние. Переключение триггера 4 приводит к блокировке триггеров 3 и 11. Одновременно на выходе элемента 12 начииает формироватьс отрицательный полупериод выходного импульса устройства. Последующие входные импульсы йоследовательно переключают триггеры 2 - 4. При этом на триггере 2 формируетс импульс, длительностью 1/, иа триггере 3-2/{, иа триггере 4 - 3/..
По срезу дев того входного импульса триггер 4 переводитс в исходное состо ние, тем самым заканчиваетс формирование импульса требуемой длительности 3/f, разблокируютс триггеры 3 и 11. По фронту дев того входного импульса срабатывает триггер 11, что приводит к разблокировке триггера 1. По срезу дес того входного импульса на выходе элемента И-ИЛИ-НЕ 12 завершаетс формирование отрицательного полупериода выходного импульса устройства.
Таким образом, на выходе устройства сформирован импульс- с частотой f/g со скважностью, равной двум.
При положительных входных импульсах тактовой частоты работа устройства происходит аналогично описанному.
Формула .изобретени
Делитель частоты с нечетным коэффициентом делени , содержа щий h счетных триггеров, С-входы которьк подключены к тактовой шине, инверсный выход каждого счетного триггера соединен с К. -входом последующего, ин
шлллллллгшлл
плти
LJ
г .
rUTJlJT-JTri
Р П.
П-ЛЛЛ.
версный выход h -го счетного триггера соединен с 1-входами всех нечетных счетных триггеров, кроме первого, инверсный выход вспомогательного счетного триггера соединен с 1 -входом первого счетного триггера, о т - л и ч а ю щ и и с тем, что, с целью повышени быстродействи и на-
дежности функционировани за счет обеспечени синхронного режима работы , в него введен элемент И-ИЛИ-НЕ, первый вход которого подключен к пр мому выходу вспомогательного счетного триггера, 1 и К -входы которого соединены с инверсным выходом h -го счетного триггера и со вторым входом элемента И-ИЛИ-НЕ, третий вход которого соединен с тактовой
шиной и с С-входом вспомогательного счетного триггера, при этом вспомогательный счетный триггер тактируетс отличным от h счетных триггеров фронтом входного импульса.
гшшлпл
.итлл
гллл
шишллл лшшл.
LTLTLn.
.
.innrmjuL
-гииаг
д
е ж
иитл.
rUTLTLT
пл
гъг
Фиг.З
ФигЛ
Выход
ВНИИПИ Заказ 786/61 Тираж 813 Подписное Филиал ШШ Патент, г.Ужгород, ул.Проектна , 4
Фиг. 5
Claims (1)
- Формула изобретенияДелитель частоты с нечетным коэффициентом деления, содержащий h счетных триггеров, С-входы которых подключены к тактовой шине, инверсный выход каждого счетного триггера соединен с К -входом последующего, инверсный выход h -го счетного триггера соединен с 1 -входами всех нечетных счетных триггеров, кроме первого, 5 инверсный выход вспомогательного счетного триггера соединен с 1 -входом первого счетного триггера, о т лич а ю щ и й с я тем, что, с целью повышения быстродействия и на10 дежности функционирования за счет обеспечения синхронного режима работы, в него введен элемент И-ИЛИ-НЕ, первый вход которого подключен к прямому выходу вспомогательного счет15 ного триггера, 1 и К -входы которого соединены с инверсным выходом h-го счетного триггера и со вторым входом элемента И-ИЛИ-НЕ, третий ' вход которого соединен с тактовой 20 шиной и с С-входом вспомогательного счетного триггера, при этом вспомогательный счетный триггер тактируется отличным от h счетных триггеров фронтом входного импульса.^“плллллп —· uinjwinmruwi _ плллллл 9 тгитгт _ гъгъги---------в '— ------LT ~ I г Т_ПТЪ. n_jnJl_JT_TLn_ _Ъ1аП д _! ——:—L_ Г— Ί ₽ П »—’ П'ПГТП Г Ί ΠΓυΊ ж и ____I----~ I3Ίта* м—Н-ГЛ_П_ —ГТ —TL-----------1 _г ~1—Фиг.2 алΓΊ _П ,_______1 , —Ί I α__пллллл- гшллшишлшшл шллллп в--------[_П_П_П _п_п_п_г0 —и_—--ш г “1—Л_П_ ____1_П_П_П__П_П___ П-Л-ПГ
e-ι j— 1 Π Π Π J njrLTLT 1 5 —1 π π Π Γ и ~Ί Γ“Ι Γ~ Λ _L.___ ______π____ Γ Л __J--”1 mJ I--1Η Ί__I пФиг. 3ВНИИПИ Заказ 786/61 Тираж 813 ПодписноеФилиал 111111 ’’Патент, г.Ужгород, ул.Проектная, 4
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843730498A SU1213540A1 (ru) | 1984-04-24 | 1984-04-24 | Делитель частоты с нечетным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1213541A1 true SU1213541A1 (ru) | 1986-02-23 |
Family
ID=21115087
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843730498A SU1213540A1 (ru) | 1984-04-24 | 1984-04-24 | Делитель частоты с нечетным коэффициентом делени |
SU843730498K SU1213541A1 (ru) | 1984-04-24 | 1984-04-24 | Делитель частоты с нечетным коэффициентом делени |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843730498A SU1213540A1 (ru) | 1984-04-24 | 1984-04-24 | Делитель частоты с нечетным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (2) | SU1213540A1 (ru) |
-
1984
- 1984-04-24 SU SU843730498A patent/SU1213540A1/ru active
- 1984-04-24 SU SU843730498K patent/SU1213541A1/ru active
Non-Patent Citations (1)
Title |
---|
Справочник по интегральным микросхемам. Под ред. Б.В.Тарабрина. Изд. 2-е.-М.:Энерги , 1980, с. 625, рис. 5-90. Авторское свидетельство СССР № 1132368, кл. Н 03 К 23/00, 03.11.82. ( 54) ДЕЛИТЕЛЬ ЧАСТОТЫ С НЕЧЕТНЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ * |
Also Published As
Publication number | Publication date |
---|---|
SU1213540A1 (ru) | 1986-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5003194A (en) | Formatter circuit for generating short and variable pulse width | |
KR900004188B1 (ko) | 잡음펄스 억제회로 | |
SU1213541A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
US3801827A (en) | Multiple-phase control signal generator | |
SU1298902A1 (ru) | Синхронный делитель частоты на двенадцать | |
SU1228235A1 (ru) | Генератор импульсов | |
SU705685A2 (ru) | Однотактна лини задержки импульсов | |
SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
SU1322469A1 (ru) | Синхронный делитель частоты | |
SU1476598A1 (ru) | Генератор последовательностей импульсов | |
SU1298903A1 (ru) | Синхронный делитель частоты по модулю 2 @ -1 | |
SU1723655A1 (ru) | Генератор импульсов | |
SU1225009A1 (ru) | Синхронный делитель частоты на 10 | |
SU1580535A2 (ru) | Троичное счетное устройство | |
RU2110144C1 (ru) | Устройство синхронизации | |
SU1307584A1 (ru) | Синхронный делитель частоты на 9 на @ -триггерах | |
SU930686A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени | |
SU1226660A1 (ru) | Делитель частоты на 19 | |
SU1145476A1 (ru) | Синхронный делитель частоты следовани импульсов на 5 | |
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU767972A1 (ru) | Счетчик по модулю три | |
SU1451851A1 (ru) | Синхронный счетчик | |
RU1791925C (ru) | Устройство дл управлени N - фазным импульсным преобразователем напр жени | |
SU1495905A1 (ru) | Устройство дл синхронизации генераторов переменного тока | |
SU1504800A1 (ru) | Синхронный делитель частоты |