SU1193838A2 - Частотный манипул тор - Google Patents

Частотный манипул тор Download PDF

Info

Publication number
SU1193838A2
SU1193838A2 SU843704626A SU3704626A SU1193838A2 SU 1193838 A2 SU1193838 A2 SU 1193838A2 SU 843704626 A SU843704626 A SU 843704626A SU 3704626 A SU3704626 A SU 3704626A SU 1193838 A2 SU1193838 A2 SU 1193838A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
frequency
signal
exclusive
Prior art date
Application number
SU843704626A
Other languages
English (en)
Inventor
Виктор Ювенальевич Беляев
Original Assignee
Предприятие П/Я А-1178
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178 filed Critical Предприятие П/Я А-1178
Priority to SU843704626A priority Critical patent/SU1193838A2/ru
Application granted granted Critical
Publication of SU1193838A2 publication Critical patent/SU1193838A2/ru

Links

Landscapes

  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

ЧАСТОТНЫЙ МАНИПУЛЯТОР по авт. св. № 813682, отличающийс  тем, что, с целью устранени  разрьша фазы при манипул ции , в него введены последовательно соединенные первый элемент задержки , второй элемент задержки .и D-триг- гер, а также элемент ИСКЛЮЧАЮЩЕЕ ШШ, причем выход третьего элемента Ш1И-НЕ соединен с входом первого элемента задержки и одним входом элемента ИСКЛЮЧАЩЕЕ ШШ, другой вход которого соединен с выходом первого элeмeнta задержки, выход элемента ИСКШОЧАЮПЩЕ ИЛИ соединен с вторым входом D-.триггера.

Description

дЭ 00 СХ 00 00
1
Изобретение относитс  к радиосв зи и  вл етс  усовершенствованием изобретени  по авт. св. № 813682.
Цель изобретени  - устранение рарыва фазы при манипул ции.
На чертеже изображена структурна  электрическа  схема предложенного частотного манипул тора.
Частотньй манипул тор содержит задающие г.енераторы 1 и 2, смесиг тель 3, ограничитель 4, удвоитель
5частоты, синхронизатор 6, инвертор 7, элементы И 8 и 9, элемент ИЛИ-НЕ 10, ограничители 11 и 12, элементы И 13 и 1А, элемент ИЛИНЕ 15, формирователи 16 и 17 импульсов , триггер 18,элементы
И 19 и 20, элемент ИЛИ-НЕ 21, инвертор 22, элементы 23 и 24 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25, D-триггер 26.
Частотный манипул тор работает
следующим образом.
Задающие генераторы 1 и 2 генерируют сигналы символьных частот. Смеситель 3 вьодел ет разностную частоту , равную половине, тактовой частоты сигнала манипул ции. Удвоитель 5 частоты формирует сигнал с тактовой частотой, предназначенный дл  синхронизации в синхронизаторе
6сигнала манипул ции. На вход синхронизатора 6 поступает сигнал манипул ции , представленный в виде бинарного сигнала, несущего передаваемую информацию. В зависимости от значени  сигнала манипул ции на выходе элемента ИЛИ-НЕ 15 присутствуе сигнал с частотой одного из задаю3838I
щих генераторов 1 и 2. Формировате ,ли 16 и 17 импульсов, инвертор 7, элемент ИЛИ-НЕ 10 и триггер 18 формируют сигнал, определ ющий необ5 ходим то начальную фазу сигнала на выходе элемента ШТИ-НЕ,21, который осуществл ет пропускание пр мого или инверсного сигнала с В1.1хода элемента ИЛИ-НЕ 15. С помощью
10 элемента 23 задержки и элемента ИСКЛЮЧАНИЦЕЕ ИЛИ 25 формируютс  импульсы , соответствующие передним и задним фронтам сигнала, присутствующего на выходе элемента ИЛИ15 НЕ 21. Эти импульсы  вл ютс  импульсами синхронизации D-триггера 26, на D-вход которого подаетс  задержанный сигнал с выхода элемента ИЛИ-НЕ 21..
20 Таким образом, формируетс  сигнал, имеющий непрерьшную фазу при смене символов. Врем  задержки элемента 23 должно быть много меньше наименьшего из периодов выходных сигналов
25 генераторов 1 и 2, но достаточным дл  срабатьшани  D-триггера 26 (врем  задержки определ ет дпительность импульса на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25), Элемент 24 эа30 держки должен обеспечивать задержку , большую длительности переходного процесса, сопровождаемого разрывом фазы при смене символов и завис щего от примен емой элементной базы. Непрерьшность фазы формируемого сигнала обеспечивает малый уровень внеполосного излучени  и высокую компактность энергетического спектра выходного сигнала.

Claims (1)

  1. ЧАСТОТНЫЙ МАНИПУЛЯТОР по авт. св. № 813682, отличающийся тем, что, с целью устранения разрыва фазы при манипуляции, в него введены последовательно соединенные первый элемент.задержки, второй элемент задержки и D-триггер, а также элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход третьего элемента ИЛИ—НЕ соединен с входом первого элемента задержки и одним входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которого соединен с выходом первого элемента задержки, выход элемента ИСКЛЩЧАЮЩЕЕ ИЛИ соединен с вторым входом D-триггера.
    . SU „„1193838
    1 193838
SU843704626A 1984-02-22 1984-02-22 Частотный манипул тор SU1193838A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843704626A SU1193838A2 (ru) 1984-02-22 1984-02-22 Частотный манипул тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843704626A SU1193838A2 (ru) 1984-02-22 1984-02-22 Частотный манипул тор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU813682 Addition

Publications (1)

Publication Number Publication Date
SU1193838A2 true SU1193838A2 (ru) 1985-11-23

Family

ID=21105023

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843704626A SU1193838A2 (ru) 1984-02-22 1984-02-22 Частотный манипул тор

Country Status (1)

Country Link
SU (1) SU1193838A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 813682, кл. Н 04 L 27/12, 1979. *

Similar Documents

Publication Publication Date Title
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
KR910010931A (ko) 입력 신호를 직접 구적 샘플링 하는 수신기
EP0313178A3 (en) Circuit and method for performing clock division and clock synchronization
US5144640A (en) Correlation device for spectrum spread communication
US3760280A (en) Method and apparatus for delaying an electrical signal
TW254014B (en) Digital-controlled oscillator
SU1193838A2 (ru) Частотный манипул тор
US4406014A (en) Switched frequency divider
EP1154553A2 (en) Method and circuit for synchronizing parallel voltage source inverters
KR910011006A (ko) 디지탈 동기화 장치
KR100206890B1 (ko) 구형파 출력 동기회로
KR880009483A (ko) 디지탈 페이즈 룩크트 루프용 입력회로
KR0152346B1 (ko) 클럭 스위칭 회로
JPS5648746A (en) Fsk signal generating circuit
KR0186058B1 (ko) 동기식 클럭 발생회로
SU1464296A2 (ru) Формирователь фазоманипулированных сигналов
KR910013764A (ko) 위성방송 수신기의 폴라로타(Polarotar) 펄스발생회로
SU1238256A2 (ru) Устройство дл формировани биимпульсного сигнала
JP2545010B2 (ja) ゲ―ト装置
RU1809538C (ru) Преобразователь частотно-модулированного кода
JP2666479B2 (ja) クロック切換回路及びクロック切換方法
KR19980025520A (ko) 클럭 동기회로
JP3487228B2 (ja) マンチェスタ符号化装置
KR940003771Y1 (ko) 글리치 방지용 동기회로
KR940012090A (ko) 클럭분주회로