KR0135204B1 - 교환기의 동기장치 - Google Patents

Abstract

본 발명은 교환기의 동기장치에 관한 것으로, 특히 전압제어발진기(VCO : Voltage Controlled Oscillator)에 제어전압을 인가시 발생되는 지터(Jitter)성분을 최소화하여 안정적인 동기클럭을 출력하는 교환기의 동기장치에 관한 것이다.

즉, 본 발명은 상술한 바와 같은 문제를 해결하기 위하여 안출된 것으로, 전압제어발진기측에 제어전압을 인가시 발생하는 지터성분을 최소화하여 안정적인 동기클럭을 출력하는 교환기의동기장치를 제공하는데 목적이 있다.

이에 따라, 동기장치에서 전압제어발진기에 제어전압을 인가시 발생되는 지터성분을 최소화하여 안정적인 동기클럭을 얻을 수 있으므로, 동기 장치의 동기클럭 생성에 대한 신뢰성을 향상시킬수 있다.

Description

교환기의 동기장치

제 1 도는 종래 교환기의 동기장치 구성도

제 2 도는전압제어발진기의 특성을 나타낸 도면

제 3 도는 본 발명에 따른 교환기의 동기장치 구성도

제 4 도는 제 3 도에 도시된 D/A변환 제어회로부의 상세 구성도

* 도면의 주요부분에 대한 부호의 설명 *

1,10 : 카운터회로부2,11 : 제어회로부

3,12 : D/A 변환 회로부4,13 : 전압제어발진기

5,14 : 카운터회로부20 : D/A변환 제어회로부

21 : 제어부22,23 : 래치부

24 : 카운터부

본 발명은 교환기의 동기장치에 관한 것으로, 특히 전압제어발진기(VCO : Voltage Controlled Oscillator)에 제어전압을 인가시 발생되는 지터(Jitter) 성분을 최소화하여 안정적인 동기클럭을 출력하는 교환기의 동기장치에 관한 것이다.

일반적으로 동기장치의 외부에서 입력되는 동기신호의 기준클럭과 전압제어발진기에서 생성되는 출력클럭의 타이밍차가 크게 되는 경우, 그 타이밍차에 해당하는 신호를 D/A 변환하는 동안 복호화된 표본화 펄스의 간격에 교란이 생겨 지터성분이 발생한다. 따라서, 안정된 동기클럭을 얻으려면 지터성분을 최소화할 필요가 있다.

종래의 교환기의 동기장치는 제 1 도에 도시된 바와 같이, 외부에서 입력되는 동기 신호의 기준클럭을 전압제어발진기(4)에서 생성하는 출력클럭에 따라 계수하여 그 결과를 출력하는 카운터회로부(1): 카운터회로부(1)로 부터 인가되는 카운트 결과에 따라 외부 동기신호의 기준클러과 전압제어발진기(4)의 출력클럭의 타이밍차를 검출하고, 그 타이밍차에 대응하는 소정의 제어데이타를 산출한 후 일정 주기마다 출력하는 제어회로부(2): 제어회로부(2)로 부터 일정 주기마다 인가되는 제어 데이타를 D/A 변환하여 아날로그 신호의 제어전압으로 출력하는 D/A 변환 회로부(3): 제 2 도에 도시된 바와 같이 인가전압의 변화에 비례하여 발진 주파수가 변화하는 특성을 갖는 것으로, 이전에 발생한 제어전압의 출력클럭을 카운터회로부(1)에 공급하고, D/A 변환 회로부(3)로 부터 인가되는 아날로그 신호의 제어 전압에 대하여 비례하는 주파수를 갖는 제어 전압을 카운터회로부(5)측에 공급하는 전압제어발진기(4) 및 전압제어발진기(4)로 부터 인가되는 제어전압의 출력클럭을 계수하여 동기클럭으로 출력하는 카운터 회로부(5)를 구비하여 이루어진다.

이와 같은 종래 교환기의 동기장치는 다음과 같이 동작한다.

외부로 부터 동기신호의 기준클럭이 입력되는 경우, 카운터회로부(1)는 전압제어발진기(4)의 출력클럭에 따라 클럭타이밍을 계수하여 그 카운트결과를 제어회로부(2)측에 인가한다. 제어회로부(2)는 카운터회로부(1)의 카운트 결과에 따라 외부 동기 신호의 기준클러과 전압제어발진기(4)의 출력클러과의 타이밍차를 검출하여 그 타이밍차에 대응하는 소정의 제어데이타를 일정 주기마다 D/A 변환 회로부(3)측에 인가한다. 이 때, 검출되는 클럭의 타이밍차가 크다는 것은 외부 동기신호와 전압제어발생기(4)의 출력 제어전압과의 변화폭이 큼을 시사한다.

한편, D/A 변환 회로부(3)는 상기제어회로부(2)로 부터 일정 주기마다 제어데이타를 인가받아 이에 대응하는 적당한 아날로그 신호의 제어전압으로 변환하여 전압제어발진기(4)측에 출력하고, 전압제어 발진기(4)는 인가된 아날로그 신호의 변화량에 비례하는 제어전압을 생성하는 카운터회로부(5)측에 공급한다. 이 때, 만일 외부 동기신호의 기준 클럭과 전압제어발진기(4)의 이전 출력클럭과의 타이밍차가 큰 경우는 D/A 변환 회로부(3)로 부터 인가되는 제어전압의 변화량 역시 크기 때문에, 전압제어 발진기(4)에서 생성 출력되는 제어전압의 펄스 간에 지터성분이 나타난다.

그리고, 카운터회로부(5)는 상기 전압제어발진기(4)로 부터 인가된 제어전압의 클럭타이밍을 계수하여 동기클럭으로 출력한다. 이때, 외부 동기신호의 기준 클럭과의 타이밍차가 큰 경우에 대해 지터성분을 포함한 불안정한 동기클럭이 출력된다. 왜냐하면, D/A 변환 회로부(3)를 거쳐 전압제어발진기(4)를 일시적으로 제어하기 때문이다.

상술한 바와 같은 교환기의 동기장치에서는 외부 동기신호의 기준 클럭과 전압제어발진기(4)의 이전에 생성한 출력클럭과의 타이밍차가 큰 경우에는 D/A 변환 회로부(3)를 거쳐 전압제어발진기(4)를 일시에 고정적으로 제어하기 때문에, 전압제어발진기(4)에서 생성되는 제어전압에 포함된 지터성분이 동기클럭의 출력에 나타난다. 따라서, 동기클럭을 안정하게 출력할 수 없다는 문제가 발생한다.

본 발명은 상술한 바와 같은 문제를 해결하기 위하여 안출된 것으로, 전압제어발진기측에 제어전압을 인가시 발생하는 지터성분을 최소화하여 안정적인 동기클럭을 출력하는 교환기의 동기장치를 제공하는데 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 교환기의 동기장치에 있어서, 인가되는 제어전압의 크기에 따라 대응되는 주파수의 클럭을 생성하여 출력하는 전압제어발진기와 : 외부 동기신호의 기준클럭을 상기 전압제어발진기로 부터 인가되는 출력클럭에 따라 카운트하여 그 결과를 출력하는 제 1 카운터회로부와 : 상기 제 1 카운터회로부에서 카운트된 결과에 따라 외부 동기신호의 기준클럭과 상기 전압제어발진기의 출력 클럭의 타이밍 차를 검출하고 그에 대응하는 디지탈 제어데이타를 산출한 후 일정 주기마다 출력하는 제어회로부와 : 상기 제어회로부로부터 인가되는 디지탈 제어데이타를 아날로그 제어데이타로 변환하여 출력하는 D/A 변환 회로부와 : 상기 D/A 변환 회로부로 부터 인가된 아날로그 제어데이타와 상기 제어회로부로 부터 인가되는 디지탈 제어 데이터 사이의 차이값에 의거하여 상기 전압제어발진기측에 출력되는 제어전압을 점진적으로 변화시키는 D/A 변환 제어회로부와 : 상기 전압제어발진기로 부터 인가된 제어전압의 타이밍을 카운트하여 동기클럭을 출력하는 제 2 카운터 회로부를 구비하는 것을 특징으로 한다.

또한, 상기 D/A 변환 제어회로부는 상기 제어회로부로 부터 인가되는 디지탈 제어데이타를 클럭에 따라 래치하였다가 출력하는 제 1 래치부와 : 인가받은 클럭에 따라 동작하여, 상기 D/A 변환 회로부로 부터 인가되는 아날로그 제어데이타와 상기 제 1 래치부로 부터 인가되는 디지탈 제어데이타 사이의 신호차에 의거하여 대응되는 제어전압을 출력하는 제어부와 : 상기 제어부의 제어 전압에 따라 상기 제 1 래치부로 부터 인가되는 디지탈 제어데이타의 제어전압 클럭 타이밍을 카운트하여 생성된 클럭을 상기 제어부측에 인가하는 카운터부와 : 상기 제어부로부터 인가되는 제어전압을 래치하였다가 상기 D/A 변환 회로부 측에 전달하는 제 2 래치부를 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제 3 도는 본 발명에 따른 동기장치의 구성도로서, 카운터 회로부(10,14), 제어회로부(11), D/A 변환 회로부(12), D/A 변환 제어회로부(20) 및, 전압제어발진기(13)를 구비하여 이루어진다. 또한, 제 4 도에 도시된 바와 같이 D/A 변환 제어회로부(20)는 제어부(21), 래치부(22, 23) 및 카운터부(24)를 포함하여 이루어진다.

카운터회로부(10)는 동기장치의 외부에서 입력되는 동기신호와 전압제어발진기(13)의 출력신호에 해당하는 소정의 타이밍클럭을 계수하기 위한 것으로, 외부 동기신호의 기준클럭을 전압제어발진기(13)의 출력클럭에 따라 계수하여 출력한다.

제어회로부(11)는 카운터회로부(10)에서 카운트된 결과에 준하여 외부 동기신호의 기준 클럭과 전압제어발진기(13)의 출력클럭의 타이밍차를 검출하고 그 타이밍차에 대응하는 소정의 제어데이타를 산출한 후 일정 주기마다 출력한다.

D/A 변환 회로부12)는 디지탈 신호를 이에 대응하는 아날로그 신호로 변환하는 회로로서, 제어회로부(11)로 부터 인가되는 소정의 제어데이타를 신호변환하여 제어전압으로 출력한다.

D/A 변환 제어회로부(20)는 D/A 변환 회로부(12)를 제어하여 아날로그 신호의 제어전압으로 변환된 제어데이타를 점진적으로 변환시키기 위한 것으로, 래치부(23)는 제어회로부(11)로 부터 인가되는 제어데이타를 래치하였다가 카운터(24)와 제어부(23)측에 출력한다. 제어부(21)는 이전에 D/A 변환된 제어전압과 래치부(23)로 부터 인가된 제어 전압의 전압차를 참조하여 카운터부(24)를 제어한다. 카운터부(24)는 제어부(21)의 제어신호에 따라 제어전압의 클럭을 비교 카운트하여 다시제어부(21)측에 인가한다. 래치부(22)는 제어부(21)로 부터의 안정화 된 제어 전압을 래치하였다가 D/A 변환 회로부(12)측에 전달한다.

전압제어발진기(13)는 이전에 출력한 제어전압의 출력클럭을 카운터회로부(11)에 공급하고, D/A 변환 회로부(12)로 부터 인가되는 아날로그 신호의 제어전압에 대응해 크기가 비례하는 주파수를 갖는 제어전압을 D/A 변환 제어회로부(20)와 카운터회로부(14)측에 공급한다.

카운터회로부(14)는 전압제어발진기(13)로 부터 인가되는 제어전압의 클럭타이밍을 카운트하여 동기클럭으로 출력한다.

상술한 바와 같은 본 발명에 따른 동기장치의 구성은 다음과 같이 동작한다.

동기장치의 외부에서 동기신호가 입력되는 경우, 카운터회로부(10)는 외부 동기신호의 기준클럭을 전압제어발진기(13)의 출력클럭에 따라 클럭타이밍을 계수하여 그 결과를 제어회로부(11)측에 인가한다. 제어회로부(11)는 카운터회로부(10)로 부터 인가되는 카운트 결과에 따라 외부 동기신호의 기준클럭과 전압제어발진기(13)의 출력클러과의 타이밍차를 검출하여 그 타이밍차에 대응하는 소정의 제어데이타를 일정 주기미다 D/A 변환 회로부(12)측에 인가한다. 이에 D/A 변환 회로부(12)는 제어회로부(11)로 부터인가된 제어데이타를 적당한 아날로그 신호의 제어전압으로 D/A 변환하여 D/A 변환 제어회로부(20)측에 출력한다.

한편, D/A 변환 제어회로부(20)는 래치부(23)에서 제어회로부(11)로부터 인가되는 제어데이타를 래치하였다가 카운터부(24)와 제어부(21)측에 인가하면, 제어부(21)는 D/A 변환 회로부(12)로 부터 인가되는 아날로그 신호의 제어전압과 래치부(23)로 부터 인가되는 제어전압의 전압차를 참조하여 카운터부(24)를 제어한다. 이에 카운터부(21)는 두 제어전압의 클럭을 비교 카운트하여 다시 제어부(21)측에 인가하고, 제어부(21)는 래치부(22)를 거쳐 소정의 제어전압을 D/A 변환 회로부(12)측에 전달한다. 이때, D/A 변환 제어회로부(20)로 부터 출력되는 제어전압은 카운터부(24)를 사용하여 이전의 D/A 변환 회로부(12)로 부터 인가되는 제어데이타와의 차를 참조하여 이를 점진적으로 변화시키므로 전압제어발진기(13)로 부터 생성되는 제어전압의 급격한 변동을 막아준다. 그러므로, 전압제어발진기(13)에서 생성되는 제어전압의 출력클럭과 외부 동기신호의 기준클럭과의 타이밍차에 무관하게 출력 제어전압에 포함되는 지터성분을 최소화시킬 수 있다.

이상에서 설명한 바와 같이, 본 발명은 동기장치에서 전압제어발전에 제어전압을 인가시 발생되는 지터성분을 최소화하여 안정적인 동기클럭을 얻을 수있으므로, 동기장치의 동기클럭 생성에 대한 신뢰성을 향상시킬 수 있다.

Claims (2)

1. 교환기의 동기장치에 있어서, 인가되는 제어전압의 크기에 따라 대응되는 주파수의 클럭을 생성하여 출력하는 전압제어발진기(13)와 : 외부 동기신호의 기준클럭을 상기 전압제어발진기(13)로 부터 인가되는 출력클럭에 따라 카운트하여 그 결과를 출력하는 제 1 카운터 회로부(10)와 : 상기 제 1 카운터회로부(10)에서 카운트된 결과에 따라 외부 동기신호의 기준클럭과 상기 전압제어발전기(13)의 출력클럭의 타이밍 차를 검출하고 그에 대응하는 디지탈 제어데이타를 산출한 후 일정 주기마다 출력하는 제어회로부(11)와 : 상기 제어회로부 (11)로 부터 인가되는 디지탈 제어데이타를 아날로그 제어데이타로 변환하여 출력하는 D/A 변환 회로부(12) : 상기 D/A 변환 회로부(12)로 부터 인가된 아날로그 제어데이타와 상기 제어회로부(11)로 부터 인가되는 디지탈제어데이타 사이의 차이값에 의거하여 상기 전압제어발진기(13)측에 출력되는 제어전압을 점진적으로 변화시키는 D/A 변환 제어회로부(20)와 : 상기 전압 제어발진기(13)로 부터 인가된 제어전압의 타이밍을 카운트하여 동기클럭을 출력하는 제 2 카운터회로부(14)를 구비하는 것을 특징으로하는 교환기의 동기장치.
2. 제 1 항에 있어서, 상기 D/A 변환 제어회로부(20)는 상기 제어회로부(11)로 부터 인가되는 디지탈 제어데이타를 클럭에 따라 래치하였다가 출력하는 제 1 래치부(23)와 : 인가받은 클럭에 따라 동작하여, 상기 D/A 변환 회로부(12)로 부터 인가되는 아날로그 제어데이타와 상기 제 1 래치부(23)로부터 인가되는 디지탈 제어데이타 사이의 신호차에 의거하여 대응되는 제어전압을 출력하느 제어부(21)와 : 상기 제어부(21)의 제어전압에 따라 상기 제 1 래치부(23)로 부터 인가되는 디지탈 제어데이타의 제어전압 클럭 타이밍을 카운트하여 생성된 클럭을 상기 제어부(21)측에 인가하는 카운터부(24)와 : 상기 제어부(21)로 부터 인가되는 제어전압을 래치하였다가 상기 D/A 변환 회로부(12)측에 전달하는 제 2 래치부(22)를 구비하는 것을 특징으로 하는 교환기의 동기장치.