JP2006157385A - 歪補償増幅器 - Google Patents
歪補償増幅器 Download PDFInfo
- Publication number
- JP2006157385A JP2006157385A JP2004344085A JP2004344085A JP2006157385A JP 2006157385 A JP2006157385 A JP 2006157385A JP 2004344085 A JP2004344085 A JP 2004344085A JP 2004344085 A JP2004344085 A JP 2004344085A JP 2006157385 A JP2006157385 A JP 2006157385A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable attenuator
- distortion
- multiplier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【解決手段】 電力計算部14は検波器8の信号をもとにADC10の入力電力の大きさを計算する。比較器15はADC10の入力電力の大きさと予め閾値として設定したADC10の最適入力電力を比較して、ADC10の入力電力が閾値と同じ値になるように第1の利得調整部16で利得調整する。ついで、ADC10の出力信号に対し第2の利得調整部17で元の入力電力になるように再度利得調整を行う。また、利得調整途中にADC10を通った信号をデータ選択部18で除去した後、プリディストーション回路2の歪補償係数計算部2cに入力する。
【選択図】 図1
Description
図1はこの発明の実施例1による歪補償増幅器の構成図である。1は多数のスロット(タイムスロット又はchとも便宜上呼ぶ)毎に時分割的に送られてくるディジタル入力信号端子、2は歪補償増幅器回路の歪信号を補償するプリディストーション回路であり、歪補償部2a、歪補償係数記憶部2b、歪補償係数計算部2cから構成される。
図6はこの発明の実施例2による歪補償増幅器の構成図である。なお、図1と同一符号は同一又は相当部分を示す。図6において、141は電力計算部(平均電力計算部)、151は比較器である。本実施例2ではADC10に最適な入力信号を導出するための手段として、入力信号の平均電力を直接電力計算部141で得る。本実施例の場合には、ADC10入力直前のアナログ帰還信号の平均電力は抽出しないので、実施例1に示したものよりは若干、平均電力計算の測定環境精度は低下するが、平均電力の計算を直接ディジタル入力信号から求めるので図1で示したアナログの検波器8は不要となる。
図7はこの発明の実施例3による歪補償増幅器の構成図である。なお、図1と同一符号は同一又は相当部分を示す。図7において、142は電力計算部(平均電力計算部)、152は比較器である。本実施例3ではADC10に最適な入力信号を導出するための手段として、歪補償部2aで補正された入力信号の平均電力を直接電力計算部142で得る。本実施例の場合には、ADC10入力直前のアナログ帰還信号の平均電力は抽出しないので、実施例1に示したものよりは若干、平均電力計算の測定環境精度は低下するが、実施例2同様、平均電力の計算を直接ディジタル信号から求めるので図1で示したアナログの検波器8は不要となる。
この発明の実施例1乃至3においては、比較器15、151及び152の閾値(所定値)は1段階とし、所定値はADC10の入力ダイナミックレンジの略中央とした。また、電力計算部14、141及び142の計算結果を基に可変減衰器9では基準減衰量を中心に1段階の減衰量の増減を計り、それに対応して乗算器11では1段階の利得の増減を計った。実施例4では、第1の利得調整部16及び第2の利得調整部17に2値を越える信号の変更指示を持たせた場合について述べる。
Claims (9)
- 時分割スロットを含むディジタル化入力信号を分岐出力し、その一方の信号をアナログ変換し、非線形増幅回路で電力増幅し、その歪を含むアナログ出力信号の一部を帰還させ、この帰還信号のレベルを調整する可変減衰器と、この可変減衰器の出力側に設けられ前記帰還信号をディジタル変換するA/D変換器と、このA/D変換器の出力側に設けられ前記可変減衰器の減衰量に連動してディジタル乗算する乗算器と、この乗算器の出力と前記ディジタル化入力信号から分岐されたもう一方の分岐信号とを合成して歪信号を得る合成器と、スロット毎の前記帰還信号を検波し平均電力を求め、その平均電力値が前記A/D変換器の入力信号のダイナミックレンジの所定値以上の場合には初期設定された前記可変減衰器の基準減衰量からの増加量を指示すると共にその増加量の逆数を前記乗算器に指示し、所定値以下の場合には初期設定された前記可変減衰器の前記基準減衰量からの低下量を指示すると共にその低下量の逆数を前記乗算器に指示する利得調整手段を含む電力計算部とからなる比較器と、時系列的に連続してディジタル出力される前記合成器の前記歪信号の内、前記電力計算部における各スロットの平均電力算出期間後の前記可変減衰器及び前記乗算器の調整動作期間中の前記歪信号を、歪補償係数計算部を含むプリディストーション回路に出力することを禁止するデータ選択部とを備えた歪補償増幅器。
- 前記所定値は前記A/D変換器の入力信号のダイナミックレンジの略中央値であることを特徴とする請求項1記載の歪補償増幅器。
- 前記帰還信号のスロット毎の平均電力が連続して前記所定値以上の場合には、前記可変減衰器の基準減衰量からの増加量を増大し、前記帰還信号のスロット毎の平均電力が連続して前記所定値以下の場合には、前記可変減衰器の基準減衰量からの低下量を増大することを特徴とする請求項1又は2に記載の歪補償増幅器。
- 時分割スロットを含むディジタル化入力信号を分岐出力し、その一方の信号をアナログ変換し、非線形増幅回路で電力増幅し、その歪を含むアナログ出力信号の一部を帰還させ、この帰還信号のレベルを調整する可変減衰器と、この可変減衰器の出力側に設けられ前記帰還信号をディジタル変換するA/D変換器と、このA/D変換器の出力側に設けられ前記可変減衰器の減衰量に連動してディジタル乗算する乗算器と、この乗算器の出力と前記ディジタル化入力信号から分岐され、このディジタル化入力信号の平均電力を計算する電力計算部を経由するもう一方の分岐信号とを合成して歪信号を得る合成器と、前記電力計算部で求めた平均電力値が前記A/D変換器の入力信号のダイナミックレンジの所定値以上の場合には初期設定された前記可変減衰器の基準減衰量からの増加量を指示すると共にその増加量の逆数を前記乗算器に指示し、所定値以下の場合には初期設定された前記可変減衰器の前記基準減衰量からの低下量を指示すると共にその低下量の逆数を前記乗算器に指示する前記電力計算部と利得調整手段とを含む比較器と、時系列的に連続してディジタル出力される前記合成器の前記歪信号の内、前記電力計算部における各スロットの平均電力算出期間後の前記可変減衰器及び前記乗算器の調整動作期間中の前記歪信号を、歪補償係数計算部を含むプリディストーション回路に出力することを禁止するデータ選択部とを備えた歪補償増幅器。
- 前記所定値は前記A/D変換器の入力信号のダイナミックレンジの略中央値であることを特徴とする請求項4記載の歪補償増幅器。
- 前記ディジタル化入力信号のスロット毎の平均電力が連続して前記所定値以上の場合には、前記可変減衰器の基準減衰量からの増加量を増大し、前記ディジタル化入力信号のスロット毎の平均電力が連続して前記所定値以下の場合には、前記可変減衰器の基準減衰量からの低下量を増大することを特徴とする請求項4又は5に記載の歪補償増幅器。
- 時分割スロットを含むディジタル化入力信号を分岐出力し、その一方の信号をディジタル化入力信号の平均電力を計算する電力計算部を経由してアナログ変換し、非線形増幅回路で電力増幅し、その歪を含むアナログ出力信号の一部を帰還させ、この帰還信号のレベルを調整する可変減衰器と、この可変減衰器の出力側に設けられ前記帰還信号をディジタル変換するA/D変換器と、このA/D変換器の出力側に設けられ前記可変減衰器の減衰量に連動してディジタル乗算する乗算器と、この乗算器の出力と前記ディジタル化入力信号から分岐されたもう一方の分岐信号とを合成して歪信号を得る合成器と、前記電力計算部で求めた平均電力値が前記A/D変換器の入力信号のダイナミックレンジの所定値以上の場合には初期設定された前記可変減衰器の基準減衰量からの増加量を指示すると共にその増加量の逆数を前記乗算器に指示し、所定値以下の場合には初期設定された前記可変減衰器の前記基準減衰量からの低下量を指示すると共にその低下量の逆数を前記乗算器に指示する前記電力計算部と利得調整手段とを含む比較器と、時系列的に連続してディジタル出力される前記合成器の前記歪信号の内、前記電力計算部における各スロットの平均電力算出期間後の前記可変減衰器及び前記乗算器の調整動作期間中の前記歪信号を、歪補償係数計算部を含むプリディストーション回路に出力することを禁止するデータ選択部とを備えた歪補償増幅器。
- 前記所定値は前記A/D変換器の入力信号のダイナミックレンジの略中央値であることを特徴とする請求項7記載の歪補償増幅器。
- 前記ディジタル化入力信号のスロット毎の平均電力が連続して前記所定値以上の場合には、前記可変減衰器の基準減衰量からの増加量を増大し、前記ディジタル化入力信号のスロット毎の平均電力が連続して前記所定値以下の場合には、前記可変減衰器の基準減衰量からの低下量を増大することを特徴とする請求項7又は8に記載の歪補償増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344085A JP4123225B2 (ja) | 2004-11-29 | 2004-11-29 | 歪補償増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344085A JP4123225B2 (ja) | 2004-11-29 | 2004-11-29 | 歪補償増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157385A true JP2006157385A (ja) | 2006-06-15 |
JP4123225B2 JP4123225B2 (ja) | 2008-07-23 |
Family
ID=36635142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344085A Expired - Fee Related JP4123225B2 (ja) | 2004-11-29 | 2004-11-29 | 歪補償増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4123225B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009119685A1 (ja) * | 2008-03-26 | 2009-10-01 | パナソニック電工株式会社 | Ofdm送信装置、およびofdm送信方法 |
JP5131201B2 (ja) * | 2007-01-24 | 2013-01-30 | 日本電気株式会社 | 電力増幅器 |
-
2004
- 2004-11-29 JP JP2004344085A patent/JP4123225B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5131201B2 (ja) * | 2007-01-24 | 2013-01-30 | 日本電気株式会社 | 電力増幅器 |
WO2009119685A1 (ja) * | 2008-03-26 | 2009-10-01 | パナソニック電工株式会社 | Ofdm送信装置、およびofdm送信方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4123225B2 (ja) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7493091B2 (en) | Transmission circuit and communication device | |
EP1705801B1 (en) | Distortion compensation apparatus | |
JP4786644B2 (ja) | 歪補償装置 | |
AU2007211189B2 (en) | Supply voltage control for a power amplifier | |
JP5742186B2 (ja) | 増幅装置 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
US7333561B2 (en) | Postdistortion amplifier with predistorted postdistortion | |
US8565697B2 (en) | Distortion compensation apparatus and method | |
US8022763B2 (en) | Amplifier failure detection apparatus | |
US8284860B2 (en) | Error signal processing systems for generating a digital error signal from an analog error signal | |
US20110064155A1 (en) | distortion compensation circuit and a distortion compensation method | |
JP2001251148A (ja) | 歪補償装置 | |
US20090195309A1 (en) | Distortion compensator apparatus, amplifier apparatus, transmitter, and method of compensating distortion | |
JP2001127819A (ja) | 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム | |
JP3314723B2 (ja) | ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路 | |
JP5049562B2 (ja) | 電力増幅器 | |
JP4641715B2 (ja) | 歪補償装置及び無線基地局 | |
JP2010011390A (ja) | 歪補償増幅器および前置歪補償増幅装置 | |
JP5170259B2 (ja) | 歪補償回路、送信装置、および歪補償方法 | |
KR20110103327A (ko) | 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법 | |
JP4123225B2 (ja) | 歪補償増幅器 | |
JP5121734B2 (ja) | 電源電圧形成装置及びポーラ変調送信装置 | |
US8004358B2 (en) | Distortion compensation device | |
JP2017188734A (ja) | 増幅装置 | |
JP4722146B2 (ja) | 歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |