KR20110098637A - 멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 - Google Patents
멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 Download PDFInfo
- Publication number
- KR20110098637A KR20110098637A KR1020110015601A KR20110015601A KR20110098637A KR 20110098637 A KR20110098637 A KR 20110098637A KR 1020110015601 A KR1020110015601 A KR 1020110015601A KR 20110015601 A KR20110015601 A KR 20110015601A KR 20110098637 A KR20110098637 A KR 20110098637A
- Authority
- KR
- South Korea
- Prior art keywords
- vector adjuster
- distortion component
- order
- phase
- vec
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 173
- 238000012887 quadratic function Methods 0.000 claims abstract description 35
- 238000004364 calculation method Methods 0.000 claims description 86
- 238000009795 derivation Methods 0.000 claims description 84
- 238000012545 processing Methods 0.000 claims description 67
- 238000005259 measurement Methods 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000003111 delayed effect Effects 0.000 claims 3
- 230000002194 synthesizing effect Effects 0.000 claims 3
- 230000008569 process Effects 0.000 description 112
- 238000010586 diagram Methods 0.000 description 24
- 238000007796 conventional method Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
Description
도 2는 왜곡 성분의 대역 분할의 이미지를 나타내는 도면.
도 3은 종래의 주파수 특성 보상기의 구성예를 나타내는 블록도.
도 4는 종래의 멱급수형 디지털 프리디스토터에 있어서, 왜곡 성분을 최소화하는 주파수 특성 보상기 계수(위상값)를 계산하는 처리 플로우도.
도 5는 종래의 멱급수형 디지털 프리디스토터에 의해 계수를 갱신하는 원리를 설명하는 도면.
도 6은 계산에 의해 얻어진 왜곡 성분을 최소로 하는 계수와 실제로 왜곡 성분을 최소로 하는 계수 사이에서 차가 생기는 예를 나타내는 도면.
도 7은 종래의 계수 갱신 방법에 있어서 ΔW가 상이한 경우의 평가 함수 e의 계산 결과의 상이점을 나타내는 도면.
도 8은 본 발명의 멱급수형 디지털 프리디스토터에 의해 계수를 갱신하는 원리를 설명하는 도면.
도 9는 실시예 1의 멱급수형 디지털 프리디스토터의 기능 블록도.
도 10은 실시예 1의 멱급수형 디지털 프리디스토터의 처리 플로우도.
도 11은 3차 벡터 조정기 계수(위상값) 도출 처리 플로우 1을 나타내는 도면.
도 12는 3차 벡터 조정기 계수(진폭값) 도출 처리 플로우 1을 나타내는 도면.
도 13은 3차 벡터 조정기 계수(위상값) 계산 처리 플로우 1을 나타내는 도면.
도 14는 3차 벡터 조정기 계수(진폭값) 계산 처리 플로우 1을 나타내는 도면.
도 15는 3차 벡터 조정기 계수(위상값) 도출 처리 플로우 1에서 오프셋값을 a2의 크기에 따라서 변화시키기 위해서 이용하는 참조 테이블의 예를 나타내는 도면.
도 16은 3차 벡터 조정기 계수(위상값) 도출 처리 플로우 2를 나타내는 도면.
도 17은 3차 벡터 조정기 계수(진폭값) 도출 처리 플로우 2를 나타내는 도면.
도 18은 3차 벡터 조정기 계수 도출 처리 플로우 2에서 오프셋값을 a2, 또는 b2의 크기에 따라서 변화시키기 위해서 이용하는 테이블의 예를 나타내는 도면.
도 19는 3차 벡터 조정기 계수(위상값) 계산 처리 플로우 2를 나타내는 도면.
도 20은 3차 벡터 조정기 계수(진폭값) 계산 처리 플로우 2를 나타내는 도면.
도 21은 실시예 2의 멱급수형 디지털 프리디스토터의 처리 플로우도.
도 22는 3차 벡터 조정기 계수(위상값) 추정 처리 플로우를 나타내는 도면.
도 23은 3차 벡터 조정기 계수(진폭값) 추정 처리 플로우를 나타내는 도면.
도 24는 실시예 3의 멱급수형 디지털 프리디스토터의 기능 블록도.
도 25는 실시예 3의 멱급수형 디지털 프리디스토터의 주파수 특성 보상기의 구성예를 나타내는 블록도.
도 26은 실시예 3의 멱급수형 디지털 프리디스토터의 처리 플로우도.
도 27은 실험 결과를 나타내는 도면.
Claims (8)
- 입력 신호를 지연 전달하는 선형 전달 경로와,
상기 입력 신호의 N차 왜곡 성분(N은 3 이상의 홀수)을 발생시키는 N차 왜곡 발생기와, 상기 N차 왜곡 성분의 위상과 진폭을 조정하는 N차 벡터 조정기를 구비하고, 상기 N차 벡터 조정기의 출력을 왜곡 보상 성분으로서 출력하는 왜곡 발생 경로와,
상기 선형 전달 경로로부터 출력된 상기 입력 신호에, 상기 왜곡 발생 경로로부터 출력된 상기 왜곡 보상 성분을 합성하는 합성기와,
상기 합성기의 출력을 전력 증폭하는 전력 증폭기의 출력에 포함되는 왜곡 성분을, 미리 정한 주파수 대역마다 측정하는 관측기와,
상기 관측기로 측정된 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 상기 왜곡 보상 성분을 생성하기 위한, N차 왜곡 성분의 위상과 진폭의 조정량을 각각 계산하고, 상기 N차 벡터 조정기에 설정하는 제어기,
를 구비하는 멱급수형 디지털 프리디스토터로서,
상기 제어기는,
왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 상기 N차 벡터 조정기에 설정하고, 상기 관측기에 있어서 상기 복수의 위상값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과와 상기 복수의 진폭값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과로부터, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을 각각 특정하고, 그 특정한 각 의존성으로부터 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 위상값과 진폭값을 각각 계산하여, 상기 N차 벡터 조정기에 설정하는 벡터 조정기 제어부와,
상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을, 상기 벡터 조정기 제어부가 특정할 때에, 이미 특정되어 있는, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성으로부터, 상기 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 도출하여 상기 벡터 조정기 제어부에 부여하는 벡터 조정기 계수 도출부를 구비하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터. - 제 1 항에 있어서,
상기 왜곡 발생 경로는,
상기 N차 벡터 조정기의 출력을 시간 영역으로부터 주파수 영역으로 변환하고, 주파수 영역에서 상기 N차 벡터 조정기의 출력을 M개(M은 2 이상의 정수)의 대역에 분할하고, 분할한 대역마다 위상과 진폭을 조정한 다음, 주파수 영역으로부터 시간 영역으로 변환하는 N차 주파수 특성 보상기를 또한 구비하고,
상기 N차 주파수 특성 보상기의 출력을 상기 왜곡 보상 성분으로서 출력하고,
상기 제어기는,
상기 대역의 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 상기 N차 주파수 특성 보상기에 설정하고, 상기 관측기에 있어서 상기 복수의 위상값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과와 상기 복수의 진폭값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과로부터, 상기 전력 증폭기의 출력에 포함되는 상기 대역에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을 각각 특정하고, 그 특정한 각 의존성으로부터 상기 전력 증폭기의 출력에 포함되는 상기 대역의 왜곡 성분을 없애는 위상값과 진폭값을 각각 계산하여, 상기 N차 주파수 특성 보상기에 설정하는 주파수 특성 보상기 제어부와,
상기 전력 증폭기의 출력에 포함되는 상기 대역에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을, 상기 주파수 특성 보상기 제어부가 특정할 때에, 이미 특정되어 있는, 상기 전력 증폭기의 출력에 포함되는 상기 대역에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성으로부터, 상기 대역의 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 도출하여 상기 주파수 특성 보상기 제어부에 부여하는 주파수 특성 보상기 계수 도출부를 또한 구비하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터. - 입력 신호를 지연 전달하는 선형 전달 경로와,
상기 입력 신호의 N차 왜곡 성분(N은 3 이상의 홀수)을 발생시키는 N차 왜곡 발생기와, 상기 N차 왜곡 성분의 위상과 진폭을 조정하는 N차 벡터 조정기를 구비하고, 상기 N차 벡터 조정기의 출력을 왜곡 보상 성분으로서 출력하는 왜곡 발생 경로와,
상기 선형 전달 경로로부터 출력된 상기 입력 신호에, 상기 왜곡 발생 경로로부터 출력된 상기 왜곡 보상 성분을 합성하는 합성기와,
상기 합성기의 출력을 전력 증폭하는 전력 증폭기의 출력에 포함되는 왜곡 성분을, 미리 정한 주파수 대역마다 측정하는 관측기와,
상기 관측기로 측정된 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 상기 왜곡 보상 성분을 생성하기 위한, 상기 N차 벡터 조정기에 있어서의 N차 왜곡 성분의 위상과 진폭의 조정량을 각각 계산하여, 상기 N차 벡터 조정기에 설정하는 제어기를 구비하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법으로서,
이미 특정되어 있는, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성으로부터, 상기 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 도출하는 벡터 조정기 계수 도출 스텝과,
상기 벡터 조정기 계수 도출 스텝에서 도출된 복수의 위상값과 복수의 진폭값을 각각 상기 N차 벡터 조정기에 설정하고, 상기 관측기에 있어서 상기 복수의 위상값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과와 상기 복수의 진폭값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과로부터, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을 각각 새롭게 특정하고, 그 새롭게 특정한 각 의존성으로부터 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 위상값과 진폭값을 각각 계산하여, 상기 N차 벡터 조정기에 설정하는 벡터 조정기 설정 스텝과,
상기 전력 증폭기에서 발생하는 왜곡 성분을 없앤 것을 나타내는 지표가 소정의 조건을 만족하는지 여부를 판정하고, 만족하는 경우는 처리를 종료하는 판단 스텝과,
상기 판정 스텝에서 조건을 만족하지 않은 경우에, 상기 벡터 조정기 계수 도출 스텝과 상기 벡터 조정기 설정 스텝의 반복 횟수가 소정의 횟수에 이르고 있는 경우에는 처리를 종료하고, 이르고 있지 않은 경우는 상기 벡터 조정기 계수 도출 스텝과 상기 벡터 조정기 설정 스텝을 다시 실행하도록 제어하는 반복 제어 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법. - 입력 신호를 지연 전달하는 선형 전달 경로와,
상기 입력 신호의 N차 왜곡 성분(N은 3 이상의 홀수)을 발생시키는 N차 왜곡 발생기와, 상기 N차 왜곡 성분의 위상과 진폭을 조정하는 N차 벡터 조정기와, 상기 N차 벡터 조정기의 출력을 시간 영역으로부터 주파수 영역으로 변환하고, 주파수 영역에서 상기 N차 벡터 조정기의 출력을 M개(M은 2 이상의 정수)의 대역에 분할하고, 분할한 대역마다 위상과 진폭을 조정한 다음, 주파수 영역으로부터 시간 영역으로 변환하는 N차 주파수 특성 보상기를 구비하고, 상기 N차 주파수 특성 보상기의 출력을 왜곡 보상 성분으로서 출력하는 왜곡 발생 경로와,
상기 선형 전달 경로로부터 출력된 상기 입력 신호에, 상기 왜곡 발생 경로로부터 출력된 상기 왜곡 보상 성분을 합성하는 합성기와,
상기 합성기의 출력을 전력 증폭하는 전력 증폭기의 출력에 포함되는 왜곡 성분을, 미리 정한 주파수 대역마다 측정하는 관측기와,
상기 관측기로 측정된 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 상기 왜곡 보상 성분을 생성하기 위한, N차 왜곡 성분의 위상과 진폭의 조정량을 각각 계산하여 상기 N차 벡터 조정기에 설정하고, 상기 관측기로 측정된 상기 전력 증폭기의 출력에 포함되는 상기 분할된 대역의 왜곡 성분을 없애는 상기 왜곡 보상 성분을 생성하기 위한, 상기 N차 주파수 특성 보상기에 설정하는 복수의 위상값과 복수의 진폭값을 각각 계산하여 상기 N차 주파수 특성 보상기에 설정하는 제어기를 구비하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법으로서,
이미 특정되어 있는, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성으로부터, 상기 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 도출하는 벡터 조정기 계수 도출 스텝과,
상기 벡터 조정기 계수 도출 스텝에서 도출된 복수의 위상값과 복수의 진폭값을 각각 상기 N차 벡터 조정기에 설정하고, 상기 관측기에 있어서 상기 복수의 위상값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과와 상기 복수의 진폭값의 각 설정하에서 얻어진 복수의 왜곡 성분 측정 결과로부터, 상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성과 진폭값에 대한 의존성을 각각 새롭게 특정하고, 그 새롭게 특정한 각 의존성으로부터 상기 전력 증폭기의 출력에 포함되는 왜곡 성분을 없애는 위상값과 진폭값을 각각 계산하여, 상기 N차 벡터 조정기에 설정하는 벡터 조정기 설정 스텝과,
상기 전력 증폭기에서 발생하는 왜곡 성분을 없앤 것을 나타내는 지표가 소정의 조건을 만족하는지 여부를 판정하고, 만족하는 경우는 처리를 종료하는 제1 판정 스텝과,
상기 제1 판정 스텝에서 조건을 만족하고 있지 않다고 판정된 경우, 상기 벡터 조정기 계수 도출 스텝과 상기 벡터 조정기 설정 스텝의 반복 횟수가 소정의 횟수에 이르고 있는지 여부를 판정하고, 이르고 있지 않은 경우, 상기 벡터 조정기 계수 도출 스텝과 상기 벡터 조정기 설정 스텝을 다시 실행하도록 제어하는 제1 반복 제어 스텝과,
상기 제1 반복 제어 스텝에서 소정의 횟수에 이르렀다고 판정된 경우, N차 주파수 특성 보상기 계수를 계산하는 1개의 대역을 지정하는 대역 지정 스텝과,
이미 특정되어 있는, 상기 전력 증폭기의 출력에 포함되는 상기 대역에 있어서의 왜곡 성분의 상기 N차 주파수 특성 보상기에 설정된 위상값과 진폭값 각각 대하는 의존성으로부터, 상기 대역의 왜곡 성분을 측정하기 위한 복수의 위상값과 복수의 진폭값을 각각 도출하는 주파수 특성 보상기 계수 도출 스텝과,
상기 주파수 특성 보상기 계수 도출 스텝에서 도출된 복수의 위상값과 복수의 진폭값을 각각 상기 N차 주파수 특성 보상기에 설정하고, 그 설정하에서 얻어진 상기 관측기에 있어서의 복수의 측정 결과로부터, 상기 전력 증폭기의 출력에 포함되는 상기 대역에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값과 진폭값의 각각에 대한 의존성을 새롭게 특정하고, 그 새롭게 특정한 의존성으로부터 상기 전력 증폭기의 출력에 포함되는 상기 대역의 왜곡 성분을 없애는 위상값과 진폭값을 각각 계산하여, 상기 N차 주파수 특성 보상기에 설정하는 주파수 특성 보상기 설정 스텝과,
상기 전력 증폭기에서 발생하는 상기 대역의 왜곡 성분을 없앤 것을 나타내는 지표가 미리 설정된 조건을 만족하는지 여부를 판정하고, 만족하는 경우는 처리를 종료하는 제2 판정 스텝과,
상기 제2 판정 스텝에서 조건을 만족하고 있지 않다고 판정된 경우, 상기 N차 주파수 특성 보상기에 설정하는 위상값과 진폭값을 모든 대역에 대해서 계산이 완료되었는지 여부를 판정하고, 완료되지 않은 경우, 상기 대역 지정 스텝과 상기 주파수 특성 보상기 계수 도출 스텝과 상기 주파수 특성 보상기 설정 스텝을 다시 실행하도록 제어하는 제2 반복 제어 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법. - 제 3 항 또는 제 4 항에 있어서,
상기 벡터 조정기 계수 도출 스텝은,
상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성이, 이차함수 D=a2X2+a1X+a0(D는 왜곡 성분, X는 상기 N차 벡터 조정기에 설정된 위상값)의 계수(a2, a1, a0)로서 이미 특정되고, 상기 N차 벡터 조정기에 설정된 진폭값에 대한 의존성이, 이차함수 D=b2Y2+b1Y+b0(D는 왜곡 성분, Y는 상기 N차 벡터 조정기에 설정된 진폭값)의 계수(b2, b1, b0)로서 이미 특정되며,
상기 이차함수의 계수(a2, a1, a0)와 소정의 오프셋값(Pvec,phase)을 사용하여, 상기 왜곡 성분을 측정하기 위한 3개 이상의 위상값을 도출하는 위상값 제1 도출 서브 스텝과,
상기 이차함수의 계수(b2, b1, b0)와 소정의 오프셋값(Pvec,amp)을 사용하여, 상기 왜곡 성분을 측정하기 위한 3개 이상의 진폭값을 도출하는 진폭값 제1 도출 서브 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법. - 제 3 항 또는 제 4 항에 있어서,
상기 벡터 조정기 계수 도출 스텝은,
상기 전력 증폭기의 출력에 포함되는 왜곡 성분의, 상기 N차 벡터 조정기에 설정된 위상값에 대한 의존성이, 이차함수 D=a2X2+a1X+a0(D는 왜곡 성분, X는 상기 N차 벡터 조정기에 설정된 위상값)의 계수(a2, a1, a0)로서 이미 특정되고, 상기 N차 벡터 조정기에 설정된 진폭값에 대한 의존성이, 이차함수 D=b2Y2+b1Y+b0(D는 왜곡 성분, Y는 상기 N차 벡터 조정기에 설정된 진폭값)의 계수(b2, b1, b0)로서 이미 특정되며,
미리 준비된, 상기 계수 a2의 크기에 따라서 복수의 오프셋값이 관련지어진 참조 테이블을 참조하여, 이미 특정되어 있는 상기 계수 a2에 대응하는 당해 복수의 오프셋값을 추출하고, 상기 계수(a2, a1, a0)와 추출한 당해 복수의 오프셋값을 사용하여, 상기 왜곡 성분을 측정하기 위한 3개 이상의 위상값을 도출하는 위상값 제2 도출 서브 스텝과,
미리 준비된, 상기 계수 b2의 크기에 따라서 복수의 오프셋값이 관련지어진 참조 테이블을 참조하여, 이미 특정되어 있는 상기 계수 b2에 대응하는 당해 복수의 오프셋값을 추출하고, 상기 계수(b2, b1, b0)와 추출한 당해 복수의 오프셋값을 사용하여, 상기 왜곡 성분을 측정하기 위한 3개 이상의 진폭값을 도출하는 진폭값 제2 도출 서브 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법. - 제 4 항에 있어서,
상기 주파수 특성 보상기 계수 도출 스텝은,
상기 전력 증폭기의 출력에 포함되는 상기 대역내에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값에 대한 의존성이, 이차함수 Dm=a2,mXm 2+a1,mXm+a0,m(Dm은 상기 대역내의 왜곡 성분, Xm은 상기 대역내의 위상을 조정하기 위해서 상기 N차 주파수 특성 보상기에 설정된 위상값)의 계수(a2,m, a1,m, a0,m)로서 이미 특정되고, 상기 N차 주파수 특성 보상기에 설정된 진폭값에 대한 의존성이, 이차함수 Dm=b2,mYm 2+b1,mYm+b0,m(Dm은 상기 대역내의 왜곡 성분, Ym은 상기 대역내의 진폭을 조정하기 위해서 상기 N차 주파수 특성 보상기에 설정된 진폭값)의 계수(b2,m, b1,m, b0,m)로서 이미 특정되며,
상기 이차함수의 계수(a2,m, a1,m, a0,m)와 소정의 오프셋값(Pm,phase)을 사용하여, 상기 대역내의 왜곡 성분을 측정하기 위한 3개 이상의 위상값을 도출하는 위상값 제3 도출 서브 스텝과,
상기 이차함수의 계수(b2,m, b1,m, b0,m)와 소정의 오프셋값(Pm,amp)을 사용하여, 상기 대역내의 왜곡 성분을 측정하기 위한 3개 이상의 진폭값을 도출하는 진폭값 제3 도출 서브 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법. - 제 4 항에 있어서,
상기 주파수 특성 보상기 계수 도출 스텝은,
상기 전력 증폭기의 출력에 포함되는 상기 대역내에 있어서의 왜곡 성분의, 상기 N차 주파수 특성 보상기에 설정된 위상값에 대한 의존성이, 이차함수 Dm=a2,mXm 2+a1,mXm+a0,m(Dm은 상기 대역내의 왜곡 성분, Xm은 상기 대역내의 위상을 조정하기 위해서 상기 N차 주파수 특성 보상기에 설정된 위상값)의 계수(a2,m, a1,m, a0,m)로서 이미 특정되고, 상기 N차 주파수 특성 보상기에 설정된 진폭값에 대한 의존성이, 이차함수 Dm=b2,mYm 2+b1,mYm+b0,m(Dm은 상기 대역내의 왜곡 성분, Ym은 상기 대역내의 진폭을 조정하기 위해서 상기 N차 주파수 특성 보상기에 설정된 진폭값)의 계수(b2,m, b1,m, b0,m)로서 이미 특정되며,
미리 준비된, 상기 계수 a2 ,m의 크기에 따라서 복수의 오프셋값이 관련지어진 참조 테이블을 참조하여, 이미 특정되어 있는 상기 계수 a2 ,m에 대응하는 당해 복수의 오프셋값을 추출하고, 상기 계수(a2 ,m, a1 ,m, a0 ,m)와 추출한 당해 복수의 오프셋값을 사용하여, 상기 대역내의 왜곡 성분을 측정하기 위한 3개 이상의 위상값을 도출하는 위상값 제4 도출 서브 스텝과,
미리 준비된, 상기 계수 b2,m의 크기에 따라서 복수의 오프셋값이 관련지어진 참조 테이블을 참조하여, 이미 특정되어 있는 상기 계수 b2,m에 대응하는 당해 복수의 오프셋값을 추출하고, 상기 계수(b2,m, b1,m, b0,m)와 추출한 당해 복수의 오프셋값을 사용하여, 상기 대역내의 왜곡 성분을 측정하기 위한 3개 이상의 진폭값을 도출하는 진폭값 제4 도출 서브 스텝을 실행하는 것을 특징으로 하는 멱급수형 디지털 프리디스토터의 왜곡 보상 제어 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2010-042293 | 2010-02-26 | ||
JP2010042293A JP4951074B2 (ja) | 2010-02-26 | 2010-02-26 | べき級数型ディジタルプリディストータとその歪補償制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110098637A true KR20110098637A (ko) | 2011-09-01 |
KR101255561B1 KR101255561B1 (ko) | 2013-04-17 |
Family
ID=44000715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110015601A KR101255561B1 (ko) | 2010-02-26 | 2011-02-22 | 멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8314656B2 (ko) |
EP (1) | EP2362543B1 (ko) |
JP (1) | JP4951074B2 (ko) |
KR (1) | KR101255561B1 (ko) |
CN (1) | CN102195568A (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077571B2 (en) * | 2011-09-09 | 2015-07-07 | Nxp B.V. | Adaptive equalizer and/or antenna tuning |
US9093958B2 (en) | 2011-10-20 | 2015-07-28 | Mediatek Singapore Pte. Ltd. | Predistortion circuit, wireless communication unit and method for coefficient estimation |
US9071207B2 (en) * | 2012-02-03 | 2015-06-30 | Telefonaktiebolaget L M Ericsson (Publ) | Predistortion of concurrent multi-band signal to compensate for PA non-linearity |
KR20130106489A (ko) * | 2012-03-20 | 2013-09-30 | 한국전자통신연구원 | 신호왜곡성분 조절 장치 및 방법과 이를 이용한 시스템 |
US8779851B2 (en) * | 2012-05-15 | 2014-07-15 | Integrated Device Technology, Inc. | Linearizing a power amplifier |
CN103219957B (zh) * | 2013-03-14 | 2016-08-10 | 武汉正维电子技术有限公司 | 带数字预失真补偿及合路对消功能的功率放大器 |
WO2014195830A1 (en) * | 2013-06-05 | 2014-12-11 | Telefonaktiebolaget L M Ericsson (Publ) | Digital predistortion of wideband power amplifiers with reduced observation bandwidth |
JP6190634B2 (ja) * | 2013-06-21 | 2017-08-30 | 株式会社Nttドコモ | プリディストータ、プリディストータの制御方法 |
CN106453172A (zh) * | 2016-07-19 | 2017-02-22 | 天津大学 | 基于分段线性函数的记忆多项式数字预失真方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3866875B2 (ja) * | 1999-03-19 | 2007-01-10 | 富士通株式会社 | エンベロープ検出型リニアライザ装置及び該リニアライザ装置に用いられる歪み補償更新方法 |
DE69932723T2 (de) * | 1999-09-30 | 2007-09-06 | Kabushiki Kaisha Toshiba, Kawasaki | Nichtlineare Korrekturvorrichtung |
GB9926886D0 (en) * | 1999-11-12 | 2000-01-12 | Nokia Networks Oy | Linerisation of an amplifier |
JP2002009556A (ja) * | 2000-06-16 | 2002-01-11 | Sony Corp | 歪補償装置及び歪補償方法 |
JP4255849B2 (ja) * | 2004-01-29 | 2009-04-15 | 株式会社エヌ・ティ・ティ・ドコモ | べき級数型ディジタルプリディストータ |
CN100576724C (zh) * | 2005-05-18 | 2009-12-30 | 株式会社Ntt都科摩 | 幂级数型前置补偿器及其控制方法 |
JP4617265B2 (ja) * | 2006-02-14 | 2011-01-19 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2008028746A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
KR100856615B1 (ko) * | 2007-03-13 | 2008-09-03 | 미쓰비시덴키 가부시키가이샤 | 왜곡 보상 장치 |
JP4996503B2 (ja) * | 2008-02-20 | 2012-08-08 | 日本無線株式会社 | 歪補償回路及びプリディストーション型歪補償増幅器 |
-
2010
- 2010-02-26 JP JP2010042293A patent/JP4951074B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-22 KR KR1020110015601A patent/KR101255561B1/ko not_active IP Right Cessation
- 2011-02-23 US US13/033,279 patent/US8314656B2/en not_active Expired - Fee Related
- 2011-02-24 EP EP11155839.1A patent/EP2362543B1/en not_active Not-in-force
- 2011-02-28 CN CN2011100475882A patent/CN102195568A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP2362543A3 (en) | 2012-10-24 |
EP2362543A2 (en) | 2011-08-31 |
JP4951074B2 (ja) | 2012-06-13 |
US8314656B2 (en) | 2012-11-20 |
JP2011182068A (ja) | 2011-09-15 |
US20110210789A1 (en) | 2011-09-01 |
KR101255561B1 (ko) | 2013-04-17 |
EP2362543B1 (en) | 2013-07-24 |
CN102195568A (zh) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101255561B1 (ko) | 멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 | |
JP4260822B2 (ja) | べき級数型プリディストータ及びその制御方法 | |
US7196576B2 (en) | Method and apparatus for control of predistortion linearizer based on power series | |
CA2555988C (en) | Digital predistortion system and method for linearizing an rf power amplifier with nonlinear gain characteristics and memory effects | |
JP3857652B2 (ja) | 歪補償装置 | |
US20100295612A1 (en) | Power series digital predistorter and control method therefor | |
US7948311B2 (en) | Power series predistorter and control method thereof | |
US8594231B2 (en) | Power series digital predistorter and distortion compensation control method therefor | |
EP2875620B1 (en) | Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems | |
EP1797639B1 (en) | Arbitrary waveform predistortion table generation | |
KR100864558B1 (ko) | 왜곡 보상 장치 및 왜곡 보상 방법 | |
US10554183B2 (en) | Distortion compensation apparatus and distortion compensation method | |
US20100194474A1 (en) | Predistorter and Distortion Compensation Method | |
JP2022502885A (ja) | クラスg高周波パワー・アンプ向けのベースバンド線形化のシステム及び方法 | |
EP1848108B1 (en) | Distortion compensating apparatus and method | |
JP6190635B2 (ja) | プリディストータ、プリディストータの制御方法 | |
JP2024036982A (ja) | 電子装置および信号処理方法 | |
WO2018109862A1 (ja) | 電力増幅回路 | |
JP2004032584A (ja) | 歪補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110222 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120824 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20130328 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20130411 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20130412 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee |