JP2001203539A - 非線形歪み補償電力増幅器 - Google Patents
非線形歪み補償電力増幅器Info
- Publication number
- JP2001203539A JP2001203539A JP2000009661A JP2000009661A JP2001203539A JP 2001203539 A JP2001203539 A JP 2001203539A JP 2000009661 A JP2000009661 A JP 2000009661A JP 2000009661 A JP2000009661 A JP 2000009661A JP 2001203539 A JP2001203539 A JP 2001203539A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- power
- power amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 非線形歪みをもつ電力増幅器の歪み補償を高
い電力効率と回路実現性をもって提供することにある。
また歪み補償動作の収束時間を短縮し、さらに、増幅す
べき無線信号の構成に柔軟に対処できるようにする。 【解決手段】変調された信号の電力を増幅する線形増幅
器において、非線形歪みを補償するために電力増幅器に
入力される信号を、その信号の瞬時振幅に対応して、振
幅および（あるいは）位相を前もって歪ませるいわゆる
プリディストータを用い、電力増幅器の出力信号電力ス
ペクトルのうち、非線形歪みによって発生される周波数
帯域内の電力を最小とするように、振幅および（あるい
は）位相の制御特性を試行錯誤的に更新して収束させる
ようにした。
い電力効率と回路実現性をもって提供することにある。
また歪み補償動作の収束時間を短縮し、さらに、増幅す
べき無線信号の構成に柔軟に対処できるようにする。 【解決手段】変調された信号の電力を増幅する線形増幅
器において、非線形歪みを補償するために電力増幅器に
入力される信号を、その信号の瞬時振幅に対応して、振
幅および（あるいは）位相を前もって歪ませるいわゆる
プリディストータを用い、電力増幅器の出力信号電力ス
ペクトルのうち、非線形歪みによって発生される周波数
帯域内の電力を最小とするように、振幅および（あるい
は）位相の制御特性を試行錯誤的に更新して収束させる
ようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、自動車電話や携帯
電話などの移動無線通信に有用な電力増幅器に関し、特
に、基地局において線形変調信号あるいは複数の変調信
号を共通に増幅するのに適した非線形歪み補償増幅器に
係るものである。
電話などの移動無線通信に有用な電力増幅器に関し、特
に、基地局において線形変調信号あるいは複数の変調信
号を共通に増幅するのに適した非線形歪み補償増幅器に
係るものである。
【０００２】
【従来の技術】線形変調波あるいは複数の変調波を電力
増幅する電力増幅器では、不要電波（スプリアス）の放
射を抑制して電力効率を高めるために、出来る限り非線
形歪みを小さくする必要がある。従来、増幅器の非線形
歪みを補償する方式としては、負帰還方式、フィードフ
ォワード方式、プリディストータ方式が知られている。
増幅する電力増幅器では、不要電波（スプリアス）の放
射を抑制して電力効率を高めるために、出来る限り非線
形歪みを小さくする必要がある。従来、増幅器の非線形
歪みを補償する方式としては、負帰還方式、フィードフ
ォワード方式、プリディストータ方式が知られている。
【０００３】負帰還方式は、信号が広帯域になると発振
現象などが起こりやすく動作の不安定性が増すために、
基地局の無線機に使用されることは少ない。
現象などが起こりやすく動作の不安定性が増すために、
基地局の無線機に使用されることは少ない。
【０００４】フィードフォワード方式は、原理的には動
作の不安定性が生じないので、現在、多くの基地局の無
線機に使用されている。ところが、フィードフォワード
方式は誤差成分を抽出し、副増幅器で別個に増幅したの
ち、主増幅器の出力信号から差し引く構成をとる必要が
あるため、回路が複雑になるとともに、副増幅器の使用
により電力効率が低下するという問題がある。
作の不安定性が生じないので、現在、多くの基地局の無
線機に使用されている。ところが、フィードフォワード
方式は誤差成分を抽出し、副増幅器で別個に増幅したの
ち、主増幅器の出力信号から差し引く構成をとる必要が
あるため、回路が複雑になるとともに、副増幅器の使用
により電力効率が低下するという問題がある。
【０００５】これに対してプリディストータ方式は、副
増幅器が不要であることからフィードフォワード方式に
代わるものとして注目され、研究開発が進められてい
る。例えば、Ｙ．ナガタ，' ディジタル移動通信用線形
増幅技術 '（参考文献１参照）に記載されている方式で
は、ディジタル信号処理技術を用いたプリディストータ
増幅器が紹介されている。この方式は入力変調信号と出
力信号との誤差を検出しているため、復調器などが必要
となり、回路が複雑になる欠点がある。またＦ．アント
ニオ他，' 電力増幅器用適応プリディストーションの新
技術 '（参考文献２参照）に記載の方法は, 非線形歪み
による帯域外電力を検出することにより、復調器および
その他の誤差検出回路が不要になっている。しかし、こ
の方式においては、高速フーリエ変換によって、帯域内
対帯域外電力比を計算しているために、ディジタル信号
処理量が大きくなる。また、複素ベースバンド信号に歪
みを加えるために、高周波電力増幅部とベースバンド部
にまたがって回路を構成する必要があるため、基地局無
線機の実装において、モデムまでの長さに制限があった
り、各機器を独立に設計できないなどの制約を受けるこ
とになる。さらに、記憶回路の内容更新を１個のアドレ
ス毎に行ってるので、歪み補償動作が収束するまでの時
間が長くなる欠点がある。
増幅器が不要であることからフィードフォワード方式に
代わるものとして注目され、研究開発が進められてい
る。例えば、Ｙ．ナガタ，' ディジタル移動通信用線形
増幅技術 '（参考文献１参照）に記載されている方式で
は、ディジタル信号処理技術を用いたプリディストータ
増幅器が紹介されている。この方式は入力変調信号と出
力信号との誤差を検出しているため、復調器などが必要
となり、回路が複雑になる欠点がある。またＦ．アント
ニオ他，' 電力増幅器用適応プリディストーションの新
技術 '（参考文献２参照）に記載の方法は, 非線形歪み
による帯域外電力を検出することにより、復調器および
その他の誤差検出回路が不要になっている。しかし、こ
の方式においては、高速フーリエ変換によって、帯域内
対帯域外電力比を計算しているために、ディジタル信号
処理量が大きくなる。また、複素ベースバンド信号に歪
みを加えるために、高周波電力増幅部とベースバンド部
にまたがって回路を構成する必要があるため、基地局無
線機の実装において、モデムまでの長さに制限があった
り、各機器を独立に設計できないなどの制約を受けるこ
とになる。さらに、記憶回路の内容更新を１個のアドレ
ス毎に行ってるので、歪み補償動作が収束するまでの時
間が長くなる欠点がある。
【０００６】 参考文献１： Y.Nagata ，'Linear Amplification Technique for Digital Mobile Communication ',Proceedings of IEEE Vehicular Technology Conference , pp ．159-164 ，1989 . 参考文献２： F. Antonio 他，'A Novel Adaptive Predistortion Technique for Power Amplifiers ' ，Proceedings of IEEE Vehicurlar Technology Conference ，pp.1505-1509，1999 .
【０００７】
【発明が解決しようとする課題】上述した従来の非線形
歪み補償電力増幅器は、いずれも電力効率および回路実
現の容易さの点で不十分なものであった。また今後、増
幅が必要となる無線信号に、例えば複数のキャリアの広
帯域符合分割多重アクセス（ＣＤＭＡ) 方式の信号など
があり、複雑な構成の信号を一括して増幅する必要があ
ることが予想される。このような信号の場合には、従来
の技術におけるように帯域内対帯域外電力比を計算する
ことは困難になる。
歪み補償電力増幅器は、いずれも電力効率および回路実
現の容易さの点で不十分なものであった。また今後、増
幅が必要となる無線信号に、例えば複数のキャリアの広
帯域符合分割多重アクセス（ＣＤＭＡ) 方式の信号など
があり、複雑な構成の信号を一括して増幅する必要があ
ることが予想される。このような信号の場合には、従来
の技術におけるように帯域内対帯域外電力比を計算する
ことは困難になる。
【０００８】本発明の目的は、電力効率と回路実現性を
改善でき、歪み補償動作の収束時間を短縮し、さらに、
増幅すべき無線信号の構成に柔軟に対処できる非線形歪
み補償電力増幅器を提供することにある。
改善でき、歪み補償動作の収束時間を短縮し、さらに、
増幅すべき無線信号の構成に柔軟に対処できる非線形歪
み補償電力増幅器を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、プリディスト
ータ方式の改良により上記課題の解決を図るものであ
り、電力増幅器の前段に設けた制御回路により入力信号
の振幅と位相、あるいはそのいずれか一方を補正して最
適な非線形歪み補償を行う。制御回路における入力信号
の振幅、位相の補正特性は、電力増幅器の出力信号に含
まれる帯域外信号成分電力の増加、減少を見て、少しず
つ試行錯誤的に修正され、帯域外信号成分電力がそれ以
上減少しなくなったところで修正を終了する。入力信号
の振幅、位相の補正特性は、入力信号の電力レベルごと
の補正値を設定したテーブルとして記憶され、たとえば
一定周期で帯域外信号成分電力を検出して、その増加、
減少に応じて補正値を算出して更新される。
ータ方式の改良により上記課題の解決を図るものであ
り、電力増幅器の前段に設けた制御回路により入力信号
の振幅と位相、あるいはそのいずれか一方を補正して最
適な非線形歪み補償を行う。制御回路における入力信号
の振幅、位相の補正特性は、電力増幅器の出力信号に含
まれる帯域外信号成分電力の増加、減少を見て、少しず
つ試行錯誤的に修正され、帯域外信号成分電力がそれ以
上減少しなくなったところで修正を終了する。入力信号
の振幅、位相の補正特性は、入力信号の電力レベルごと
の補正値を設定したテーブルとして記憶され、たとえば
一定周期で帯域外信号成分電力を検出して、その増加、
減少に応じて補正値を算出して更新される。
【００１０】このような本発明による非線形歪み補償電
力増幅器の構成は、入力信号を制御信号に基づいて補正
する制御回路と、入力信号の電力を検出する第１の電力
測定器と、検出された入力信号の電力の値により参照さ
れて対応する制御信号の値を与えるテーブルを記憶して
前記制御回路に制御信号を供給する制御信号発生回路
と、前記制御回路の出力に接続された電力増幅器と、電
力増幅器の出力信号から有効帯域外の信号成分を取り出
すフィルタと、取り出された有効帯域外の信号成分の電
力を検出する第２の電力測定器とを備えて、前記制御信
号発生回路は、検出された有効帯域外の信号成分の電力
値に基づき、記憶しているテーブルの内容を、前記有効
帯域外の信号成分の電力が小さくなるように更新する構
成を有することを特徴とする。
力増幅器の構成は、入力信号を制御信号に基づいて補正
する制御回路と、入力信号の電力を検出する第１の電力
測定器と、検出された入力信号の電力の値により参照さ
れて対応する制御信号の値を与えるテーブルを記憶して
前記制御回路に制御信号を供給する制御信号発生回路
と、前記制御回路の出力に接続された電力増幅器と、電
力増幅器の出力信号から有効帯域外の信号成分を取り出
すフィルタと、取り出された有効帯域外の信号成分の電
力を検出する第２の電力測定器とを備えて、前記制御信
号発生回路は、検出された有効帯域外の信号成分の電力
値に基づき、記憶しているテーブルの内容を、前記有効
帯域外の信号成分の電力が小さくなるように更新する構
成を有することを特徴とする。
【００１１】図１は、本発明の原理的構成を具体例で示
した図である。図において、１０は入力端子、１１は遅
延回路、１２は振幅・位相制御回路、１３は電力増幅
器、１４は方向性結合器、１５は出力端子、１６は第１
の電力測定器、１７は制御信号発生回路、１８は第２の
電力測定器、１９は帯域通過フィルタ、２０は周波数変
換回路、１２０は利得制御回路、１２１は位相制御回
路、１７０は利得制御信号、１７１は位相制御信号、１
７２は記憶回路、１７３は計算回路、２００は局部信号
発生器、２０１は乗算回路である。
した図である。図において、１０は入力端子、１１は遅
延回路、１２は振幅・位相制御回路、１３は電力増幅
器、１４は方向性結合器、１５は出力端子、１６は第１
の電力測定器、１７は制御信号発生回路、１８は第２の
電力測定器、１９は帯域通過フィルタ、２０は周波数変
換回路、１２０は利得制御回路、１２１は位相制御回
路、１７０は利得制御信号、１７１は位相制御信号、１
７２は記憶回路、１７３は計算回路、２００は局部信号
発生器、２０１は乗算回路である。
【００１２】入力端子１０に入力された無線信号は、遅
延回路１１によりΔｔ時間だけ遅延されたのち、振幅・
位相制御回路１２に入力され、ここで制御信号発生回路
１７が出力する利得制御信号１７０と位相制御信号１７
１に応じて振幅と位相を制御されたのち、電力増幅器１
３で増幅され、出力端子１５に出力される。出力信号の
一部は方向性結合器１４により取り出され、周波数変換
回路２０により周波数変換され、さらに帯域通過フィル
タ１９により観測したい周波数範囲内の不要信号成分の
みが取り出され、第２の電力測定器１８により電力測定
される。
延回路１１によりΔｔ時間だけ遅延されたのち、振幅・
位相制御回路１２に入力され、ここで制御信号発生回路
１７が出力する利得制御信号１７０と位相制御信号１７
１に応じて振幅と位相を制御されたのち、電力増幅器１
３で増幅され、出力端子１５に出力される。出力信号の
一部は方向性結合器１４により取り出され、周波数変換
回路２０により周波数変換され、さらに帯域通過フィル
タ１９により観測したい周波数範囲内の不要信号成分の
みが取り出され、第２の電力測定器１８により電力測定
される。
【００１３】一方、入力端子１０への入力信号の一部は
第１の電力測定器１６に入力されて電力を測定され、そ
の値により記憶回路１７２のアドレスが参照される。記
憶回路１７２のテーブル内容は、計算回路１７３によっ
て決定される。ここで、計算回路１７３は第２の電力測
定器１８の出力を極小にするように記憶回路１７２のテ
ーブル内容を決定するアルゴリズムによって動作する。
このアルゴリズムは、試行錯誤的なものであることがで
きる。制御信号発生回路１７はディジタル信号処理によ
って実現され、図示省略されているが回路への入力信号
はアナログ／ディジタル変換され、出力信号はディジタ
ル／アナログ変換される。
第１の電力測定器１６に入力されて電力を測定され、そ
の値により記憶回路１７２のアドレスが参照される。記
憶回路１７２のテーブル内容は、計算回路１７３によっ
て決定される。ここで、計算回路１７３は第２の電力測
定器１８の出力を極小にするように記憶回路１７２のテ
ーブル内容を決定するアルゴリズムによって動作する。
このアルゴリズムは、試行錯誤的なものであることがで
きる。制御信号発生回路１７はディジタル信号処理によ
って実現され、図示省略されているが回路への入力信号
はアナログ／ディジタル変換され、出力信号はディジタ
ル／アナログ変換される。
【００１４】周波数変換回路２０と帯域通過フィルタ１
９の作用の例を、図２を用いて説明する。図２（ａ）は
方向性結合器１４から取り出される出力信号の電力スペ
クトルを表している。同図の実線は入力信号の電力スペ
クトルに対応し、破線部分は電力増幅器１３の奇数次非
線形歪みにより発生した帯域外スペクトル成分に対応す
る。周波数変換回路２０の局部信号発生器２００が発生
する周波数ｆ0'を信号の中心周波数ｆ0 と同一にし（ｆ
0' ＝ｆ0 ）、帯域通過フィルタ１９の通過帯域をΔｆ
1 〜Δｆ2 の範囲にすることにより、第２の電力測定器
１８の出力には、図２（ａ）の破線で示した帯域外スペ
クトル成分の電力が得られる。この帯域外電力を最小に
するように、制御信号発生回路１７と振幅・位相制御回
路１２を介して入力信号を補正することにより、電力増
幅器１３の非線形歪みを補償できる。本発明の非線形歪
み補償動作では、制御信号発生回路１７中の計算回路１
７３のアルゴリズムにより、帯域外電力を最小化する動
作が可能にされるが、詳細については、実施例の説明に
おいて後述される。
９の作用の例を、図２を用いて説明する。図２（ａ）は
方向性結合器１４から取り出される出力信号の電力スペ
クトルを表している。同図の実線は入力信号の電力スペ
クトルに対応し、破線部分は電力増幅器１３の奇数次非
線形歪みにより発生した帯域外スペクトル成分に対応す
る。周波数変換回路２０の局部信号発生器２００が発生
する周波数ｆ0'を信号の中心周波数ｆ0 と同一にし（ｆ
0' ＝ｆ0 ）、帯域通過フィルタ１９の通過帯域をΔｆ
1 〜Δｆ2 の範囲にすることにより、第２の電力測定器
１８の出力には、図２（ａ）の破線で示した帯域外スペ
クトル成分の電力が得られる。この帯域外電力を最小に
するように、制御信号発生回路１７と振幅・位相制御回
路１２を介して入力信号を補正することにより、電力増
幅器１３の非線形歪みを補償できる。本発明の非線形歪
み補償動作では、制御信号発生回路１７中の計算回路１
７３のアルゴリズムにより、帯域外電力を最小化する動
作が可能にされるが、詳細については、実施例の説明に
おいて後述される。
【００１５】本発明において振幅・位相制御回路１２お
よび制御信号発生回路１７により構成されるプリディス
トータの動作原理を、図２（ｂ）を用いて説明する。同
図において、横軸は入力レベルであり、左側の縦軸は出
力レベル、右側の縦軸は出力位相である。非線形歪みは
入力と出力レベルが直線関係になり、出力位相が入力レ
ベルによって変化しなければ零になる。図中に実線で示
される振幅特性曲線と位相特性曲線の電力増幅回路の特
性は、プリディストータを入力に接続することにより、
下向きの矢線のように収束され、全体の特性が改善され
る。
よび制御信号発生回路１７により構成されるプリディス
トータの動作原理を、図２（ｂ）を用いて説明する。同
図において、横軸は入力レベルであり、左側の縦軸は出
力レベル、右側の縦軸は出力位相である。非線形歪みは
入力と出力レベルが直線関係になり、出力位相が入力レ
ベルによって変化しなければ零になる。図中に実線で示
される振幅特性曲線と位相特性曲線の電力増幅回路の特
性は、プリディストータを入力に接続することにより、
下向きの矢線のように収束され、全体の特性が改善され
る。
【００１６】
【発明の実施の形態】図３は本発明の第１実施例の信号
電力スペクトルを示す図、図４は制御信号発生回路の構
成例、図５は制御回路の構成例を示す。全体的な構成は
図１と同じである。
電力スペクトルを示す図、図４は制御信号発生回路の構
成例、図５は制御回路の構成例を示す。全体的な構成は
図１と同じである。
【００１７】この実施例においては、図３に示すように
周波数が隣接する二つの無線信号が同時に増幅されるも
のとする。信号の帯域幅を２Ｗs ，帯域外電力の帯域幅
を２Ｗ0 とする。周波数変換回路の局部発振周波数ｆ0
'をｆ0 '＝ｆ0 に設定し、帯域通過フィルタの通過帯域
は２( Ｗ0 −Ｗs ) に設定する。これにより、図３の破
線で示した帯域外電力を測定できる。
周波数が隣接する二つの無線信号が同時に増幅されるも
のとする。信号の帯域幅を２Ｗs ，帯域外電力の帯域幅
を２Ｗ0 とする。周波数変換回路の局部発振周波数ｆ0
'をｆ0 '＝ｆ0 に設定し、帯域通過フィルタの通過帯域
は２( Ｗ0 −Ｗs ) に設定する。これにより、図３の破
線で示した帯域外電力を測定できる。
【００１８】図４の構成例では、入力端子４０に入力さ
れる第１の電力測定器の出力は対数増幅器４１を通った
のち、第１のＡ／Ｄ変換器４２でサンプリング周波数ｆ
s でサンプルおよびアナログ−ディジタル変換されて、
Ｎビットの値に量子化される。ここで、対数増幅器４１
はＡ／Ｄ変換器４２の量子化ビット数を少なくする目的
で用いられている。量子化されたＮビットのディジタル
信号により、ランダム記憶回路（ＲＡＭ）４３のアドレ
スを決定する。記憶回路４３のアドレス数Ｍビット（２
M とおり）は、Ｎビットに等しいかそれ以下である（Ｍ
≦Ｎ）。Ｍ＜Ｎの場合には、Ｎビットに量子化された値
に対応する最も近い二つのアドレスを参照し、記憶回路
４３の二つの出力をレベル補間回路４４０において補間
することにより、制御信号を決定する。記憶回路４３に
は、各アドレスに対応して、ディジタル信号処理による
計算回路４７で指定される利得および位相を制御する値
のテーブルが記憶される。記憶回路４３の値は第１およ
び第２のＤ／Ａ変換器４４１および４４２でディジタル
−アナログ変換され、利得および位相に対するアナログ
制御信号が利得制御信号出力端子４４３と位相制御信号
出力端子４４４にそれぞれ出力される。
れる第１の電力測定器の出力は対数増幅器４１を通った
のち、第１のＡ／Ｄ変換器４２でサンプリング周波数ｆ
s でサンプルおよびアナログ−ディジタル変換されて、
Ｎビットの値に量子化される。ここで、対数増幅器４１
はＡ／Ｄ変換器４２の量子化ビット数を少なくする目的
で用いられている。量子化されたＮビットのディジタル
信号により、ランダム記憶回路（ＲＡＭ）４３のアドレ
スを決定する。記憶回路４３のアドレス数Ｍビット（２
M とおり）は、Ｎビットに等しいかそれ以下である（Ｍ
≦Ｎ）。Ｍ＜Ｎの場合には、Ｎビットに量子化された値
に対応する最も近い二つのアドレスを参照し、記憶回路
４３の二つの出力をレベル補間回路４４０において補間
することにより、制御信号を決定する。記憶回路４３に
は、各アドレスに対応して、ディジタル信号処理による
計算回路４７で指定される利得および位相を制御する値
のテーブルが記憶される。記憶回路４３の値は第１およ
び第２のＤ／Ａ変換器４４１および４４２でディジタル
−アナログ変換され、利得および位相に対するアナログ
制御信号が利得制御信号出力端子４４３と位相制御信号
出力端子４４４にそれぞれ出力される。
【００１９】制御回路の実施例を図５により説明する。
図１の遅延回路１１の出力信号が入力端子５１に入力さ
れると、利得制御回路５２と位相制御回路５３でそれぞ
れ利得と位相が制御される。ここで、利得制御信号入力
端子５２４，位相制御信号入力端子５３３は、図４にお
ける利得と位相の各制御信号出力端子４４３と４４４に
それぞれ対応する。利得制御はピンダイオード５２１、
５２２に印加される信号に応じて、この抵抗値が変化す
ることにより、抵抗５２３の値との兼ね合いで減衰量が
決定できる。また可変容量ダイオード５３２のバイアス
電圧を、位相制御入力端子５３３からの位相制御信号で
変化させることにより、サーキュレータ５３１の出力端
子５４に現れる位相を制御できる。利得制御および位相
制御の方法は、図示の方法に限ることは無く他の任意の
方法を用いてもよい。また、位相歪みが小さい場合には
位相制御を省略することができる。
図１の遅延回路１１の出力信号が入力端子５１に入力さ
れると、利得制御回路５２と位相制御回路５３でそれぞ
れ利得と位相が制御される。ここで、利得制御信号入力
端子５２４，位相制御信号入力端子５３３は、図４にお
ける利得と位相の各制御信号出力端子４４３と４４４に
それぞれ対応する。利得制御はピンダイオード５２１、
５２２に印加される信号に応じて、この抵抗値が変化す
ることにより、抵抗５２３の値との兼ね合いで減衰量が
決定できる。また可変容量ダイオード５３２のバイアス
電圧を、位相制御入力端子５３３からの位相制御信号で
変化させることにより、サーキュレータ５３１の出力端
子５４に現れる位相を制御できる。利得制御および位相
制御の方法は、図示の方法に限ることは無く他の任意の
方法を用いてもよい。また、位相歪みが小さい場合には
位相制御を省略することができる。
【００２０】次に本発明の実施例における計算回路の計
算のアルゴリズムと記憶回路のテーブル内容更新処理に
ついて図６及び図７を用いて説明する。計算回路のアル
ゴリズムの基本的な考え方は、第２の電力測定器から出
力される帯域外輻射電力を最小化するように、記憶回路
のテーブル内容を試行錯誤的に決定するものである。
算のアルゴリズムと記憶回路のテーブル内容更新処理に
ついて図６及び図７を用いて説明する。計算回路のアル
ゴリズムの基本的な考え方は、第２の電力測定器から出
力される帯域外輻射電力を最小化するように、記憶回路
のテーブル内容を試行錯誤的に決定するものである。
【００２１】記憶回路のアドレスの番号をｋ＝１〜Ｋ
（すなわちＫ＝２M ）とする。ここで、アドレス番号Ｋ
はあらかじめ設定した増幅器の最大出力に対応するアド
レスとする。ｋの値が小さくなるにつれて、増幅器の出
力、したがって、増幅器の入力レベルが小さくなるもの
とする。記憶回路のテーブル内容は，ｋ＝Ｋにおける利
得が１、位相が０°となるように規格化されているもの
とし、この値は以後の計算を通して固定される。なお、
以下の説明では利得の更新アルゴリズムについて述べる
が、位相についても同様である。テーブル内容の更新
は、以下のように複数のアドレスに対応してテーブルの
値に、図６に例示されるような関数（補正関数という）
で与えられる小さな補正値を同時に加算することによっ
て行われる。図７は、本発明の実施例によるテーブル更
新処理のフローを示す。テーブルの初期値は、すべての
アドレスについて、利得は１、位相は０°とする。
（すなわちＫ＝２M ）とする。ここで、アドレス番号Ｋ
はあらかじめ設定した増幅器の最大出力に対応するアド
レスとする。ｋの値が小さくなるにつれて、増幅器の出
力、したがって、増幅器の入力レベルが小さくなるもの
とする。記憶回路のテーブル内容は，ｋ＝Ｋにおける利
得が１、位相が０°となるように規格化されているもの
とし、この値は以後の計算を通して固定される。なお、
以下の説明では利得の更新アルゴリズムについて述べる
が、位相についても同様である。テーブル内容の更新
は、以下のように複数のアドレスに対応してテーブルの
値に、図６に例示されるような関数（補正関数という）
で与えられる小さな補正値を同時に加算することによっ
て行われる。図７は、本発明の実施例によるテーブル更
新処理のフローを示す。テーブルの初期値は、すべての
アドレスについて、利得は１、位相は０°とする。
【００２２】第１段目の計算においては、記憶回路のア
ドレスｋ＝Ｋ／２〜Ｋに対応する三角形の半分の直線ａ
1 と、ｋ＝１〜Ｋに対応する三角形ｂ1 およびｋ＝１〜
Ｋ／２に対応する直線ｃ1 の各アドレスに対応する高さ
をＲＡＭ内容の初期値に加算する。ここで三角形の高さ
Δ1 は任意に選んだ小さな値である。Δ1 は正負の値を
とるものとする。まず、Δ1 ＝｜Δ1 ｜として直線ａ1
についてＲＡＭの内容ｆ（ｋ）（ｋ＝Ｋ／２〜Ｋ−１）
に加えてみる。このときの、第２の電力測定器の出力電
力をＰa+1 とする。次に、直線ａ1 についてΔ1 ＝−｜
Δ1 ｜として、初期値に加える。このときの第２の電力
測定器の出力電力をＰa-1 とする。もしＰa+1 ＞Ｐa-1
であれば、この回におけるＲＡＭの内容は初期値にΔ1
＝−｜Δ 1 ｜に対応する直線ａ1 の値を加算したものと
決定し、次の回の計算の初期値とする。次に、位相につ
いて、これと同様の操作を行う。次の回においても、上
と同様の操作を行い、第２の電力測定器の出力電力が減
少するように、ＲＡＭの内容ｆ（ｋ）（ｋ＝Ｋ／２〜Ｋ
−１）にｇa （ｋ）を加算することによって更新する。
以下、同様に更新を続ける。ＲＡＭの内容が実質的に変
化しないようになったら、直線ａ1 に係わる更新を打ち
切る。
ドレスｋ＝Ｋ／２〜Ｋに対応する三角形の半分の直線ａ
1 と、ｋ＝１〜Ｋに対応する三角形ｂ1 およびｋ＝１〜
Ｋ／２に対応する直線ｃ1 の各アドレスに対応する高さ
をＲＡＭ内容の初期値に加算する。ここで三角形の高さ
Δ1 は任意に選んだ小さな値である。Δ1 は正負の値を
とるものとする。まず、Δ1 ＝｜Δ1 ｜として直線ａ1
についてＲＡＭの内容ｆ（ｋ）（ｋ＝Ｋ／２〜Ｋ−１）
に加えてみる。このときの、第２の電力測定器の出力電
力をＰa+1 とする。次に、直線ａ1 についてΔ1 ＝−｜
Δ1 ｜として、初期値に加える。このときの第２の電力
測定器の出力電力をＰa-1 とする。もしＰa+1 ＞Ｐa-1
であれば、この回におけるＲＡＭの内容は初期値にΔ1
＝−｜Δ 1 ｜に対応する直線ａ1 の値を加算したものと
決定し、次の回の計算の初期値とする。次に、位相につ
いて、これと同様の操作を行う。次の回においても、上
と同様の操作を行い、第２の電力測定器の出力電力が減
少するように、ＲＡＭの内容ｆ（ｋ）（ｋ＝Ｋ／２〜Ｋ
−１）にｇa （ｋ）を加算することによって更新する。
以下、同様に更新を続ける。ＲＡＭの内容が実質的に変
化しないようになったら、直線ａ1 に係わる更新を打ち
切る。
【００２３】次に三角形ｂ1 について、これまでのＲＡ
Ｍの内容ｆ(k) （ｋ＝１〜Ｋ−１）を初期値として、直
線ａ1 に行ったときと同様の更新を続ける。この更新が
終了すると直線ｃ1 について同様に更新する。直線ｃ1
についての更新が完了すると、これまでに与えられた値
を初期値として、同様の処理を初めから行う。これを与
えられた回数だけ行うと第１段階の更新が終了する。
Ｍの内容ｆ(k) （ｋ＝１〜Ｋ−１）を初期値として、直
線ａ1 に行ったときと同様の更新を続ける。この更新が
終了すると直線ｃ1 について同様に更新する。直線ｃ1
についての更新が完了すると、これまでに与えられた値
を初期値として、同様の処理を初めから行う。これを与
えられた回数だけ行うと第１段階の更新が終了する。
【００２４】第２段階の更新はアドレス領域を第１段階
のアドレス領域を二分割して、その各々の領域につい
て、第１段階と同様の更新を続ける。定められた段階数
に到着するか、これ以上領域分割ができなくなったとこ
ろで、更新の手続きが終了する。
のアドレス領域を二分割して、その各々の領域につい
て、第１段階と同様の更新を続ける。定められた段階数
に到着するか、これ以上領域分割ができなくなったとこ
ろで、更新の手続きが終了する。
【００２５】このように、記憶回路の複数のアドレスに
対応するテーブル内容を同時に変化させることにより、
テーブル内容の収束時間を速くすることができる。な
お、重みの付け方は直線状に限らず、例えば２次曲線、
ガウス曲線を用いることもできる。
対応するテーブル内容を同時に変化させることにより、
テーブル内容の収束時間を速くすることができる。な
お、重みの付け方は直線状に限らず、例えば２次曲線、
ガウス曲線を用いることもできる。
【００２６】本発明における記憶回路と計算回路の第２
の実施例を図８に示す。この実施例では、図４に示した
第１の実施例の構成に時間調整回路７４５が追加された
ものであり、その他の回路部分は第１の実施例と同じで
ある。したがって、ここでの説明は、時間調整回路７４
５に関連する部分のみに限って行う。
の実施例を図８に示す。この実施例では、図４に示した
第１の実施例の構成に時間調整回路７４５が追加された
ものであり、その他の回路部分は第１の実施例と同じで
ある。したがって、ここでの説明は、時間調整回路７４
５に関連する部分のみに限って行う。
【００２７】時間調整回路７４５の目的は、図１に示し
た遅延回路１１における時間遅延に対して、制御信号発
生回路１７から出力される制御信号のタイミングを適切
に設定することにある。図８の時間調整回路７４５の動
作を図９により説明する。制御信号回路のうちディジタ
ル信号を処理する部分（図８のＡ／Ｄ変換器７６の後か
らＤ／Ａ変換器７４１，７４２までの間）は、クロック
周期Ｔs で動作しているものとする。レベル補間回路７
４０からは、クロック周期Ｔs 毎に制御信号が出力され
る。この信号をそのままＤ／Ａ変換器７４１，７４２で
出力すると、利得制御信号出力端子７４３（図１では１
７０）、位相制御信号出力端子７４４（図１では１７
１）の各制御信号と遅延回路１１から出力される信号と
の間にタイミング誤差が生じる場合があり得る。今、最
適なタイミングはクロック時刻からΔτだけずれている
ものとし、Δτ＜ＴS と仮定する。もし、クロック周期
が十分短いとすると、Δτだけずれた時刻における制御
信号Ｖopt は一次内挿により、 Ｖopt ＝Ｖn-1 ＋（Ｖn −Ｖn-1 ）×Δτ／ＴS で与えられる。ところで、実際にはΔτの値は知ること
はできない。そこで、これを試行錯誤的に決定する。例
えば、Δτ＝ｎΔＴ（ΔＴは十分小さい時間）として、
ｎ＝０，１，２，…と変化させて、ｎの各値について、
これまでに説明した計算回路を実行させ、目標とする帯
域外電力が最小となるｎを求めることができる。
た遅延回路１１における時間遅延に対して、制御信号発
生回路１７から出力される制御信号のタイミングを適切
に設定することにある。図８の時間調整回路７４５の動
作を図９により説明する。制御信号回路のうちディジタ
ル信号を処理する部分（図８のＡ／Ｄ変換器７６の後か
らＤ／Ａ変換器７４１，７４２までの間）は、クロック
周期Ｔs で動作しているものとする。レベル補間回路７
４０からは、クロック周期Ｔs 毎に制御信号が出力され
る。この信号をそのままＤ／Ａ変換器７４１，７４２で
出力すると、利得制御信号出力端子７４３（図１では１
７０）、位相制御信号出力端子７４４（図１では１７
１）の各制御信号と遅延回路１１から出力される信号と
の間にタイミング誤差が生じる場合があり得る。今、最
適なタイミングはクロック時刻からΔτだけずれている
ものとし、Δτ＜ＴS と仮定する。もし、クロック周期
が十分短いとすると、Δτだけずれた時刻における制御
信号Ｖopt は一次内挿により、 Ｖopt ＝Ｖn-1 ＋（Ｖn −Ｖn-1 ）×Δτ／ＴS で与えられる。ところで、実際にはΔτの値は知ること
はできない。そこで、これを試行錯誤的に決定する。例
えば、Δτ＝ｎΔＴ（ΔＴは十分小さい時間）として、
ｎ＝０，１，２，…と変化させて、ｎの各値について、
これまでに説明した計算回路を実行させ、目標とする帯
域外電力が最小となるｎを求めることができる。
【００２８】ここで、もし、利得制御回路１２０におけ
る時間遅延が無視できない場合には、利得と位相の制御
信号に時間差を与えるために、上記の操作を別個に行え
ばよい。
る時間遅延が無視できない場合には、利得と位相の制御
信号に時間差を与えるために、上記の操作を別個に行え
ばよい。
【００２９】本発明における制御信号発生回路の第３の
実施例を図１０に示す。この実施例は先に述べた時間調
整を行うための他の方法を示したものである。その原理
的な考えは、計算回路および記憶回路のクロック信号の
タイミングを第１の電力測定器（図１の１６）の出力信
号の時刻に対して、相対的に変化させて、利得制御信号
出力端子９９１と位相制御信号出力端子９９２の信号出
力時間を制御するものである。
実施例を図１０に示す。この実施例は先に述べた時間調
整を行うための他の方法を示したものである。その原理
的な考えは、計算回路および記憶回路のクロック信号の
タイミングを第１の電力測定器（図１の１６）の出力信
号の時刻に対して、相対的に変化させて、利得制御信号
出力端子９９１と位相制御信号出力端子９９２の信号出
力時間を制御するものである。
【００３０】第１の電力測定器（図１０では図示省略）
の出力信号は入力端子９１よりサンプルホールド回路９
２に入力される。このサンプルホールド回路９２は、ク
ロック信号９４２で与えられる時刻の入力信号の値を取
り込み、一次的に保持する。このサンプルホールド回路
９２の出力はＡ／Ｄ変換器９３に入力され、Ａ／Ｄ変換
されたその出力信号は、記憶回路９６のアドレスを与え
る。Ａ／Ｄ変換器９３のタイミングはクロック信号９４
１により決められる。クロック信号９４２はクロック信
号９４１を可変遅延回路９４に入力することによって与
えられる。可変遅延回路９４は、制御信号９４３によっ
てその時間遅延量を変化させる。制御信号９４３は、計
算回路９５より出力される。その発生アルゴリズムは第
２の電力測定器（図１の１８）の出力を極小にするよう
に、例えば第２の実施例と同様に試行錯誤による方法を
とることが可能であり、ここではその詳細な説明は省略
する。本実施例の他の回路部分も先に述べた実施例のも
のと同様であるので、これ以上の説明は行わない。
の出力信号は入力端子９１よりサンプルホールド回路９
２に入力される。このサンプルホールド回路９２は、ク
ロック信号９４２で与えられる時刻の入力信号の値を取
り込み、一次的に保持する。このサンプルホールド回路
９２の出力はＡ／Ｄ変換器９３に入力され、Ａ／Ｄ変換
されたその出力信号は、記憶回路９６のアドレスを与え
る。Ａ／Ｄ変換器９３のタイミングはクロック信号９４
１により決められる。クロック信号９４２はクロック信
号９４１を可変遅延回路９４に入力することによって与
えられる。可変遅延回路９４は、制御信号９４３によっ
てその時間遅延量を変化させる。制御信号９４３は、計
算回路９５より出力される。その発生アルゴリズムは第
２の電力測定器（図１の１８）の出力を極小にするよう
に、例えば第２の実施例と同様に試行錯誤による方法を
とることが可能であり、ここではその詳細な説明は省略
する。本実施例の他の回路部分も先に述べた実施例のも
のと同様であるので、これ以上の説明は行わない。
【００３１】図１１に、第３の実施例における可変遅延
回路９４の実施例を示す。図１０の計算回路９５から出
力されるクロック信号９４１は、入力端子１０４より可
変位相回路１０３に入力される。可変位相回路１０３
は、計算回路９５から制御入力端子１０５を経て入力さ
れる制御信号９４３により、位相を変化させるものであ
る。ここでその回路の構成は如何様でもよく、例えば図
５に示した位相制御回路５３と同じにすることができ
る。
回路９４の実施例を示す。図１０の計算回路９５から出
力されるクロック信号９４１は、入力端子１０４より可
変位相回路１０３に入力される。可変位相回路１０３
は、計算回路９５から制御入力端子１０５を経て入力さ
れる制御信号９４３により、位相を変化させるものであ
る。ここでその回路の構成は如何様でもよく、例えば図
５に示した位相制御回路５３と同じにすることができ
る。
【００３２】可変位相回路１０３の出力は通常正弦波状
になるので、これをリミッタ回路１０２に入力すること
によりパルス整形して、出力端子１０１に通常のディジ
タル回路におけるクロック信号９４２を得ている。ここ
で、位相を変化させることにより、時間遅延を変化させ
ることができる理由は、対象とする信号が周期的な信号
であるからである。本実施例は遅延時間を微小に変化さ
せる場合に特に効果がある。
になるので、これをリミッタ回路１０２に入力すること
によりパルス整形して、出力端子１０１に通常のディジ
タル回路におけるクロック信号９４２を得ている。ここ
で、位相を変化させることにより、時間遅延を変化させ
ることができる理由は、対象とする信号が周期的な信号
であるからである。本実施例は遅延時間を微小に変化さ
せる場合に特に効果がある。
【００３３】
【発明の効果】本発明による帯域外電力スペクトルの改
善効果を図１２に示す。図１２（ａ）は歪み補正前の出
力信号スペクトルを示し、図１２（ｂ）は歪み補正後の
出力信号スペクトルを示す。本発明は電力増幅器におい
て電力効率と回路実現性に優れ、かつ、短い収束時間で
自動的に非線形歪み補償を行うことができる効果があ
る。また、本発明は帯域外電力スペクトルを低減するよ
うに制御を行う原理からして、第１の電力測定器、利得
制御回路および位相制御回路の誤差は、記憶回路の内容
の変化となり自動的に吸収されるので、これらの回路の
実現が容易になるという効果もある。これらにより、自
動車、携帯電話システムの基地局無線機のコスト低減に
貢献できる。
善効果を図１２に示す。図１２（ａ）は歪み補正前の出
力信号スペクトルを示し、図１２（ｂ）は歪み補正後の
出力信号スペクトルを示す。本発明は電力増幅器におい
て電力効率と回路実現性に優れ、かつ、短い収束時間で
自動的に非線形歪み補償を行うことができる効果があ
る。また、本発明は帯域外電力スペクトルを低減するよ
うに制御を行う原理からして、第１の電力測定器、利得
制御回路および位相制御回路の誤差は、記憶回路の内容
の変化となり自動的に吸収されるので、これらの回路の
実現が容易になるという効果もある。これらにより、自
動車、携帯電話システムの基地局無線機のコスト低減に
貢献できる。
【図１】本発明による非線形歪み補償電力増幅器の原理
的構成図である。
的構成図である。
【図２】本発明により非線形歪みを補償するプリディス
トータの原理説明図である。
トータの原理説明図である。
【図３】本発明の第１の実施例における信号電力スペク
トルの説明図である。
トルの説明図である。
【図４】本発明における制御信号発生回路の第１の実施
例の構成図である。
例の構成図である。
【図５】本発明における制御回路の実施例の構成図であ
る。
る。
【図６】本発明における計算回路の実施例のアルゴリズ
ムの説明図である。
ムの説明図である。
【図７】本発明における記憶回路の実施例のテーブル内
容更新の処理フローである。
容更新の処理フローである。
【図８】本発明における制御信号発生回路の第２の実施
例の構成図である。
例の構成図である。
【図９】時間調整回路の動作原理の説明図である。
【図１０】本発明における制御信号発生回路の第３の実
施例の構成図である。
施例の構成図である。
【図１１】制御信号発生回路の第３の実施例における可
変遅延回路の実施例構成図である。
変遅延回路の実施例構成図である。
【図１２】本発明による非線形歪み補償の効果を示す出
力信号スペクトルの説明図である。
力信号スペクトルの説明図である。
１０：入力端子 １１：遅延回路 １２：振幅・位相制御回路 １３：電力増幅器 １４：方向性結合器 １５：出力端子 １６：第１の電力測定器 １７：制御信号発生回路 １８：第２の電力測定器 １９：帯域通過フィルタ ２０：周波数変換回路 １７０：利得制御信号 １７１：位相制御信号 １７２：記憶回路 １７３：計算回路 ２００：局部信号発生器 ２０１：乗算回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA41 CA26 FA19 HA01 KA44 SA14 TA01 5J090 AA01 AA41 CA22 CA26 FA19 GN03 HA01 KA44 SA14 TA01 TA02 5J100 AA02 AA16 AA24 BB01 CA01 CA28 CA29 CA30 DA06 FA01 JA01 LA03 LA11 QA01 SA01
Claims (16)
- 【請求項１】 入力信号を制御信号に基づいて補正する
制御回路と、入力信号の電力を検出する第１の電力測定
器と、検出された入力信号の電力の値により参照されて
対応する制御信号の値を与えるテーブルを記憶して前記
制御回路に制御信号を供給する制御信号発生回路と、前
記制御回路の出力に接続された電力増幅器と、電力増幅
器の出力信号から有効帯域外の信号成分を取り出すフィ
ルタと、取り出された有効帯域外の信号成分の電力を検
出する第２の電力測定器とを備えており、 前記制御信号発生回路は、検出された有効帯域外の信号
成分の電力の値に基づき、記憶しているテーブルの内容
を、前記有効帯域外の信号成分の電力が小さくなるよう
に更新するアルゴリズムを有することを特徴とする非線
形歪み補償電力増幅器。 - 【請求項２】 請求項１において、前記制御信号発生回
路が有するアルゴリズムは、試行錯誤的なものであるこ
とを特徴とする非線形歪み補償電力増幅器。 - 【請求項３】 増幅すべき信号を入力する入力端子と、
前記入力端子に入力される信号の振幅あるいは位相もし
くはこれらの双方を制御信号に基づいて制御する制御回
路と、前記制御回路の出力を入力として増幅する電力増
幅器と、増幅した信号を出力する出力端子とからなる非
線形歪み補償電力増幅器であって、 前記入力端子に入力される信号の電力あるいは振幅を検
出する第１の電力測定器と、該第１の電力測定器の出力
から得られる信号の値に対応する前記制御信号の値を与
えるテーブルを記憶する記憶回路と、前記出力端子の出
力信号の一部を周波数変換する周波数変換器と、該周波
数変換器の出力信号のうち、定められた周波数帯域にお
ける信号電力を測定する第２の電力測定器と、該第２の
電力測定器の出力値を極小にするべく前記記憶回路のテ
ーブルの内容を自動的に更新する計算回路とを備え、 前記第１の電力測定器の出力から得られる信号をサンプ
ルした値をアドレスとして前記記憶回路にアクセスし、
読み出された出力信号を制御信号として前記制御回路に
与えることを特徴とする非線形歪み補償電力増幅器。 - 【請求項４】 請求項３において、入力端子と制御回路
の間に遅延回路を設けたことを特徴とする非線形歪み補
償電力増幅器。 - 【請求項５】 請求項３において、周波数変換器の局部
発信周波数を可変にすることによって、周波数変換器出
力信号の中心周波数を変化可能にしたことを特微とする
非線形歪み補償電力増幅器。 - 【請求項６】 請求項３において、第２の電力測定器に
おける入力信号の周波数帯域を、電力増幅器の非線形歪
みによって生じる周波数帯域内に限定することを特徴と
する非線形歪み補償電力増幅器。 - 【請求項７】 請求項３において、第２の電力測定器に
おける入力信号の周波数帯域を複数に設定可能にされる
ことを特徴とする非線形歪み補償電力増幅器。 - 【請求項８】 請求項３において、記憶回路のテーブル
の内容を更新する際に、複数のアドレスにそれぞれ対応
する内容を同時に更新することを特徴とする非線形歪み
補償電力増幅器。 - 【請求項９】 請求項８において、同時に更新する複数
のアドレスの数を、時間とともに次第に減少させること
を特徴とする非線形歪み補償電力増幅器。 - 【請求項１０】 請求項３において、記憶回路の入力ア
ドレス信号と、これに対応して読み出される出力信号と
の間の時間差を可変にしたことを特徴とする非線形歪み
補償電力増幅器。 - 【請求項１１】 請求項１０において、時間差を自動的
に設定することを特徴とする非線形歪み補償電力増幅
器。 - 【請求項１２】 請求項３において、制御回路は入力さ
れた信号の振幅と位相をともに制御するものであり、該
振幅を制御する制御信号と位相を制御する制御信号との
間に時間差を設けたことを特徴とする非線形歪み補償電
力増幅器。 - 【請求項１３】 請求項３において、第１の電力測定回
路と記憶回路の間に可変遅延回路を設けたことを特徴と
する非線形歪み補償電力増幅器。 - 【請求項１４】 請求項１３において、可変遅延回路を
サンプルホールド回路とアナログディジタル変換器で構
成することを特徴とする非線形歪み補償電力増幅器。 - 【請求項１５】 請求項１４において、サンプルホール
ド回路のタイミングとアナログディジタル変換器のクロ
ック信号のタイミングを異なるように制御することを特
徴とする非線形歪み補償電力増幅器。 - 【請求項１６】 請求項１５において、サンプルホール
ド回路のタイミングとアナログディジタル変換器のクロ
ック信号のタイミングとを異なるように制御するために
可変位相回路を用いることを特徴とする非線形歪み補償
電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009661A JP3939888B2 (ja) | 2000-01-19 | 2000-01-19 | 非線形歪み補償電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009661A JP3939888B2 (ja) | 2000-01-19 | 2000-01-19 | 非線形歪み補償電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203539A true JP2001203539A (ja) | 2001-07-27 |
| JP3939888B2 JP3939888B2 (ja) | 2007-07-04 |
Family
ID=18537782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000009661A Expired - Fee Related JP3939888B2 (ja) | 2000-01-19 | 2000-01-19 | 非線形歪み補償電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3939888B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026665A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | 歪補償装置および歪補償方法 |
| JP2003078360A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
| US6859099B2 (en) | 2000-09-19 | 2005-02-22 | Japan Science And Technology Corporation | Nonlinear distortion compensation power amplifier |
| JP2005150932A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Kokusai Electric Inc | プリディスト−ション装置 |
| WO2006137600A1 (ja) * | 2005-06-24 | 2006-12-28 | Nec Corporation | 高周波電力増幅器の歪み補償装置 |
| JP2007110687A (ja) * | 2005-09-02 | 2007-04-26 | Mks Instruments Inc | デュアル対数増幅位相・振幅検波器 |
| US7242915B2 (en) | 2001-09-28 | 2007-07-10 | Broadcom Corporation | Timing based LNA gain adjustment in an RF receiver to compensate for intermodulation interference |
| US7248644B2 (en) | 2003-02-21 | 2007-07-24 | Nec Corporation | Circuit and method for compensating for nonliner distortion of power amplifier |
| JP2007274062A (ja) * | 2006-03-30 | 2007-10-18 | Japan Radio Co Ltd | 増幅器のデジタル前置歪補償回路 |
| US7379725B2 (en) | 2001-09-28 | 2008-05-27 | Broadcom Corporation | LNA gain adjustment in an RF receiver to compensate for intermodulation interference |
| US7415250B2 (en) | 2003-11-07 | 2008-08-19 | Fujitsu Limited | Distortion compensating amplifier |
| JPWO2007036990A1 (ja) * | 2005-09-28 | 2009-04-02 | 富士通株式会社 | 歪補償装置 |
| WO2009096040A1 (en) * | 2008-01-30 | 2009-08-06 | Fujitsu Limited | Distortion compensation device |
| JP2012015860A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | 歪補償回路 |
| KR20120057603A (ko) * | 2009-06-08 | 2012-06-05 | 파워웨이브 테크놀로지스, 인크. | 무선 네트워크를 위한 적응형 전치왜곡을 갖는 다중―요소 진폭 및 위상 보상 안테나 어레이 |
-
2000
- 2000-01-19 JP JP2000009661A patent/JP3939888B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026665A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | 歪補償装置および歪補償方法 |
| US6859099B2 (en) | 2000-09-19 | 2005-02-22 | Japan Science And Technology Corporation | Nonlinear distortion compensation power amplifier |
| JP2003078360A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
| US7912436B2 (en) | 2001-09-28 | 2011-03-22 | Broadcom Corporation | LNA gain adjustment in an RF receiver to compensate for intermodulation interference |
| US7242915B2 (en) | 2001-09-28 | 2007-07-10 | Broadcom Corporation | Timing based LNA gain adjustment in an RF receiver to compensate for intermodulation interference |
| US7379725B2 (en) | 2001-09-28 | 2008-05-27 | Broadcom Corporation | LNA gain adjustment in an RF receiver to compensate for intermodulation interference |
| US7248644B2 (en) | 2003-02-21 | 2007-07-24 | Nec Corporation | Circuit and method for compensating for nonliner distortion of power amplifier |
| US7415250B2 (en) | 2003-11-07 | 2008-08-19 | Fujitsu Limited | Distortion compensating amplifier |
| JP2005150932A (ja) * | 2003-11-12 | 2005-06-09 | Hitachi Kokusai Electric Inc | プリディスト−ション装置 |
| WO2006137600A1 (ja) * | 2005-06-24 | 2006-12-28 | Nec Corporation | 高周波電力増幅器の歪み補償装置 |
| US8175551B2 (en) | 2005-06-24 | 2012-05-08 | Nec Corporation | Distortion compensation device for use in high-frequency power amplifier |
| JP2007110687A (ja) * | 2005-09-02 | 2007-04-26 | Mks Instruments Inc | デュアル対数増幅位相・振幅検波器 |
| JP4547361B2 (ja) * | 2005-09-02 | 2010-09-22 | エムケーエス インスツルメンツ，インコーポレイテッド | 電力発生システム |
| JPWO2007036990A1 (ja) * | 2005-09-28 | 2009-04-02 | 富士通株式会社 | 歪補償装置 |
| JP4935677B2 (ja) * | 2005-09-28 | 2012-05-23 | 富士通株式会社 | 歪補償装置 |
| JP2007274062A (ja) * | 2006-03-30 | 2007-10-18 | Japan Radio Co Ltd | 増幅器のデジタル前置歪補償回路 |
| WO2009096040A1 (en) * | 2008-01-30 | 2009-08-06 | Fujitsu Limited | Distortion compensation device |
| US8004358B2 (en) | 2008-01-30 | 2011-08-23 | Fujitsu Limited | Distortion compensation device |
| KR20120057603A (ko) * | 2009-06-08 | 2012-06-05 | 파워웨이브 테크놀로지스, 인크. | 무선 네트워크를 위한 적응형 전치왜곡을 갖는 다중―요소 진폭 및 위상 보상 안테나 어레이 |
| JP2012529853A (ja) * | 2009-06-08 | 2012-11-22 | パワーウェーブ テクノロジーズ インコーポレーテッド | 無線ネットワーク用の適応性予歪み付与を備えた振幅および位相が補償された多素子アンテナ列 |
| KR101691246B1 (ko) * | 2009-06-08 | 2016-12-29 | 인텔 코포레이션 | 무선 네트워크를 위한 적응형 전치왜곡을 갖는 다중―요소 진폭 및 위상 보상 안테나 어레이 |
| JP2012015860A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | 歪補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3939888B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693425B2 (en) | Power amplifier time-delay invariant predistortion methods and apparatus | |
| US6072364A (en) | Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains | |
| JP3857652B2 (ja) | 歪補償装置 | |
| US5485120A (en) | Feed-forward power amplifier system with adaptive control and control method | |
| US8040182B2 (en) | Predistorter | |
| US7197085B1 (en) | Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks | |
| US7251293B2 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
| US20040032296A1 (en) | Nonlinear distortion compensation power amplifier | |
| JP3939888B2 (ja) | 非線形歪み補償電力増幅器 | |
| US20030227981A1 (en) | Digital pre-distortion of input signals for reducing spurious emissions in communication networks | |
| JP2005333353A (ja) | プリディストータ | |
| JP2002522989A (ja) | 移動通信システムの電力増幅線形化装置及び方法 | |
| JP2001127819A (ja) | 無線通信における隣接チャネル電力低減装置、低減方法及び低減システム | |
| KR20100030583A (ko) | 멱급수형 프리디스토터, 멱급수형 프리디스토터의 제어방법 | |
| US7266159B2 (en) | Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks | |
| KR20020025770A (ko) | 왜곡보상장치 및 왜곡보상방법 | |
| EP1252709B1 (en) | Method and system for compensating non-linearities and time-varying changes of a transfer function acting on an input signal | |
| JP2004015769A (ja) | 送信増幅器 | |
| JP3732824B2 (ja) | 通信装置 | |
| US20040264596A1 (en) | Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics | |
| JP2003078360A (ja) | 歪み補償装置 | |
| JP5110165B2 (ja) | 歪み補償装置 | |
| JP4436448B2 (ja) | 歪補償増幅装置 | |
| JP2004200767A (ja) | 歪み補償装置及び方法、無線通信装置 | |
| JP2001326541A (ja) | 振幅位相変化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |