JP2004015769A - 送信増幅器 - Google Patents
送信増幅器 Download PDFInfo
- Publication number
- JP2004015769A JP2004015769A JP2002170767A JP2002170767A JP2004015769A JP 2004015769 A JP2004015769 A JP 2004015769A JP 2002170767 A JP2002170767 A JP 2002170767A JP 2002170767 A JP2002170767 A JP 2002170767A JP 2004015769 A JP2004015769 A JP 2004015769A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- transmission
- unit
- signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
Abstract
【課題】並列運転起動時であっても単独運転時と同様の高速起動を可能にする。
【解決手段】増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部にフィードバックするフィードバック部、フィードバック信号が歪補償部に到るまでの遅延時間分、送信信号を遅延して該歪補償部に入力する遅延回路を備えた送信増幅器において、送信増幅器の単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴを予め保存しておき、単独運転時に遅延時間ＴＤＳを遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路に設定する。
【選択図】 図３
【解決手段】増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部にフィードバックするフィードバック部、フィードバック信号が歪補償部に到るまでの遅延時間分、送信信号を遅延して該歪補償部に入力する遅延回路を備えた送信増幅器において、送信増幅器の単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴを予め保存しておき、単独運転時に遅延時間ＴＤＳを遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路に設定する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は送信増幅器に係わり、特に、単独運転も並列運転も可能なように構成された歪補償機能付きの送信増幅器に関する。
【０００２】
【従来の技術】
近年、無線通信において、ディジタル化による高能率伝送が多く用いられるようになってきている。無線通信に多値位相変調方式を適用する場合、送信側特に電力増幅器の増幅特性を直線化して非線型歪を抑え、隣接チャネル漏洩電力を低減する技術が重要であり、また線型性に劣る増幅器を使用し電力効率の向上を図る場合はそれによる歪発生を補償する技術が必須である。
【０００３】
図２０は従来の無線機における送信装置の一例を示すブロック図であり、送信信号発生装置１はシリアルのディジタルデータ列を送出し、シリアル／パラレル変換器（Ｓ／Ｐ変換器）２はディジタルデータ列を１ビットづつ交互に振り分けて同相成分信号（Ｉ信号：Ｉｎ−ｐｈａｓｅ ｃｏｍｐｏｎｅｎｔ）と直交成分信号（Ｑ信号：Ｑｕａｄｒａｔｕｒｅ ｃｏｍｐｏｎｅｎｔ）の２系列に変換する。ＤＡ変換器３はＩ信号、Ｑ信号のそれぞれをアナログのベースバンド信号に変換してに入力する。直交変調器４は入力されたＩ信号、Ｑ信号（送信ベースバンド信号）にそれぞれ基準搬送波とこれを９００移相した信号を乗算し、乗算結果を加算することにより直交変調を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器６は周波数変換器５から出力された搬送波を電力増幅して空中線（アンテナ）７より空中に放射する。
【０００４】
Ｗ−ＣＤＭＡ等の移動通信において、送信装置の送信電力は１０Ｗ〜数１０Ｗと大きく、送信電力増幅器６の入出力特性（歪関数ｆ（ｐ））は図２１（ａ）の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し、送信周波数ｆ０周辺の周波数スペクトラムは図２８（ｂ）の実線に示すようにサイドローブが持ち上がり、隣接チャネルに漏洩し、隣接妨害を生じる。すなわち、非線形歪により（ｂ）に示すように送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。漏洩電力の大きさを示すＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）は、図２１（ｂ）の１点鎖線Ａ、Ａ′間のスペクトラムの面積である着目チャネルの電力と１点鎖線Ａ，Ａ′と２点鎖線Ｂ，Ｂ′間の隣接チャネルに漏れるスペクトラムの面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させてしまう。よって、厳しく規定されている。
【０００５】
漏洩電力は、例えば電力増幅器の線型領域（図２１（ａ）参照）で小さく、非線形領域で大きくなる。そこで、高出力の送信電力増幅器とするためには、線形領域を広くする必要がある。しかし、このためには実際に必要な能力以上の増幅器が必要となり、コスト及び装置サイズにおいて不利となる問題がある。そこで、電力増幅器の非直線性に起因する歪を補償する歪補償機能つきの送信装置が採用されている。
【０００６】
図２２はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置１から送出されるディジタルデータ群（送信信号）は、Ｓ／Ｐ変換器２においてＩ信号、Ｑ信号の２系列に変換されてＤＳＰで構成される歪補償部８に入力される。歪補償部８は、送信信号ｘ（ｔ）のパワーレベルｐｉ （ｉ＝０〜１０２３）に応じた歪補償係数ｈ（ｐｉ）を記憶する歪補償係数記憶部８ａ、送信信号のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号に歪補償処理（プリディストーション）を施すプリディストーション部８ｂ、送信信号ｘ（ｔ）と後述する直交検波器で復調された復調信号（フィードバック信号）ｙ（ｔ）を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算、更新する歪補償係数演算部８ｃを備えている。
【０００７】
歪補償部８でプリディストーション処理を施された送信信号はＤＡ変換器３に入力する。ＤＡ変換器３は入力されたＩ信号とＱ信号をアナログのベースバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号、Ｑ信号にそれぞれ基準搬送波とこれを９００移相した信号を乗算し、乗算結果を加算することにより直交変調を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、電力増幅器６は周波数変換器５から出力された搬送波信号を電力増幅して空中線（アンテナ）７より空中に放射する。
【０００８】
送信信号の一部は方向性結合器９を介して周波数変換器１０に入力され、ここで周波数変換されて直交検波器１１に入力される。直交検波器１１は入力信号にそれぞれ基準搬送波とこれを９００移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのＩ、Ｑ信号を再現してＡＤ変換器１２に入力する。ＡＤ変換器１２は入力されたＩ，Ｑ信号をディジタルに変換して歪補償部８に入力する。歪補償部８はＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器１１で復調されたフィードバック信号を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算して更新する。以後、上記動作を繰り返すことにより、送信電力増幅器６の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
【０００９】
図２３は適応ＬＭＳによる歪補償処理の説明図である。１５ａは送信信号ｘ（ｔ）に歪補償係数ｈｎ（ｐ）を乗算する乗算器（図２２のプリディストーション部８ｂに対応）、１５ｂは歪補償された信号をアナログに変換するＤＡ変換器、１５ｃは歪関数ｆ（ｐ）を有する電力増幅器、１５ｄは電力増幅器からの出力信号ｙ（ｔ）を帰還する帰還系、１５ｅはフィードバック信号をディジタルに変換するディジタル変換器、１５ｆは送信信号ｘ（ｔ）のパワーｐ（＝ｘ（ｔ）２）を演算し、該パワーを歪補償係数記憶部の読み込みアドレスとして出力するパワー演算部、１５ｇは送信信号ｘ（ｔ）の各パワーに応じた歪補償係数を記憶する歪補償係数記憶部（図２２の歪補償係数記憶部８ａに対応）であり、送信信号ｘ（ｔ）のパワーｐに応じた歪補償係数ｈｎ（ｐ）を出力すると共に、ＬＭＳアルゴリズムにより求まる歪補償係数ｈｎ＋１（ｐ）で古い歪補償係数ｈｎ（ｐ）を更新する。
【００１０】
１５ｈはＬＭＳアルゴリズムにより歪補償係数ｈｎ＋１（ｐ）を演算する歪補償係数演算部、１５ｉは書き込みアドレス発生用の遅延回路、１５ｊは歪補償係数ｈｎ（ｐ）を出力するタイミングを調整する遅延回路、１５ｋは送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）のタイミングを調整する遅延回路である。遅延回路１５ｋは送信信号ｘ（ｔ）が到来してからフィードバック信号ｙ（ｔ）が減算器１５ｇに入力するまでの遅延時間ＴＤを該送信信号ｘ（ｔ）に付加する。１５ｍは相関演算により送信信号ｘ（ｔ）とフィードバック信号間の遅延時間 を決定する遅延時間決定部である。なお、図２３の送信信号処理部には変復調部、周波数変換部などが存在するが図示を省略している。
【００１１】
歪補償係数演算部１５ｈにおいて、２１は歪補償前の送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の差ｅ（ｔ）を出力する減算器、２２は誤差ｅ（ｔ）とステップサイズパラメータμを乗算する乗算器、２３は共役複素信号ｙ＊（ｔ）を出力する共役複素信号出力部、２４はｈｎ（ｐ）とｙ＊（ｔ）の乗算を行う乗算器、２５はμｅ（ｔ）とｕ＊（ｔ）の乗算を行う乗算器、２６は歪補償係数ｈｎ（ｐ）とμｅ（ｔ）ｕ＊（ｔ）を加算する加算器である。上記構成により、以下に示す演算が行われる。
ｈｎ＋１（ｐ）＝ｈｎ（ｐ）＋μｅ（ｔ）ｕ＊（ｔ）
ｅ（ｔ）＝ｘ（ｔ）−ｙ（ｔ）
ｙ（ｔ）＝ｈｎ（ｐ）ｘ（ｔ）ｆ（ｐ）
ｕ（ｔ）＝ｘ（ｔ）ｆ（ｐ）＝ｈｎ（ｐ）＊ｙ（ｔ）
ｐ＝｜ｘ（ｔ）｜２
ただし、ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複素数、＊は共役複素数である。上記演算処理を行うことにより、送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の差信号ｅ（ｔ）が最小となるように歪補償係数ｈ（ｐ）が更新され、最終的に最適の歪補償係数値に収束し、送信電力増幅器の歪が補償される。
【００１２】
遅延時間決定部１５ｍは歪補償前の送信信号ｘ（ｔ）とフィードバック信号の相関ｙ（ｔ）を演算し、最大相関に基づいて電力増幅器１５ｃと帰還系１５ｄ等で生じるトータルの遅延時間Ｄ（＝Ｄ０＋Ｄ１）を決定し、各遅延回路１５ｉ，１５ｊ，１５ｋに設定する。相関演算に際して、遅延時間決定部１５ｍは、送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）間の遅延時間を所定の時間幅で順次ずらし、それぞれの遅延時間において送信信号とフィードバック信号の相関を演算し、相関が最大となる遅延時間Ｄ（＝Ｄ０＋Ｄ１）を決定する。実際には、遅延時間の決定は、複数のステップをかけて行う。たとえば、図２４に示すように、第１ステップにおいてサーチ範囲を最大遅延時間ＴＡとし、また、遅延時間サーチの時間幅ΔＴＡを大きくして、大雑把な遅延時間範囲ＴＢを求める。ついで、第２ステップにおいてサーチ範囲を遅延時間範囲ＴＢとし、また、遅延時間サーチの時間幅ΔＴＢを小さくして（ΔＴＢ＜ΔＴＡ）、遅延時間範囲ＴＣを求める。以後、同様にサーチの時間幅を狭めてゆき遅延時間のサーチ範囲を絞り込み、最終ステップにおいて、サーチ範囲ＴＤを数百ｎｓ程度にし、また、遅延時間サーチの時間幅ΔＴＤを数十ｐｓ（１サンプリングクロック）にして高精度の遅延時間を決定する。この遅延時間を正しく設定できないと歪補償機能が有効に動作せず、又、遅延時間の設定誤差が大きくなるほど、歪補償の度合が低下してサイドローブが持ち上がって隣接チャネルへの漏洩電力が大きくなる。
【００１３】
【発明が解決しようとする課題】
歪補償部から電力増幅器までの構成部分を送信増幅器と呼ぶことにする。かかる送信増幅器の送信電力は現在４０Ｗ〜５０Ｗが限度であり、電力が４０Ｗ〜５０Ｗ以下であれば送信電力増幅器の単独運転となり、４０Ｗ〜５０Ｗ以上、例えば８０Ｗであれば送信電力増幅器の並列運転になる。このため、送信増幅器は、増幅部の出力信号をそのままアンテナより放射する単独運転と、２台の増幅部の出力信号を合成してアンテナより放射する並列運転が可能となるように構成されている。なお、単独運転は送信ダイバーシチー運転に、並列運転はノンダイバーシチー運転に使用されることが多い。
【００１４】
図２５は送信増幅器の単独運転構成図、図２６は送信増幅器の並列運転構成図である。送信増幅器３０は、送信信号処理部３１と増幅部３２で構成され、筐体３３内に収められている。送信信号処理部３１は、図示しないが、歪補償部、ＤＡ／ＡＤ変換器、直交変復調部、周波数変換器（アップコンバータ／ダウンコンバータ）等を備えている。筐体には、送信信号ｘ（ｔ）が入力される第１端子Ｔ１、送信信号処理部３１から出力する信号を送出する第２端子Ｔ２、増幅部３２に入力する信号が印加される第３端子Ｔ３、増幅部３２の出力信号が送出される第４端子Ｔ４、フィードバック信号が入力される第５端子が設けられている。
【００１５】
単独運転に際しては、図２５に示すように第２、第３端子を直結し、第４、第５端子を直結する。一方、並列運転に際しては、図２６に示すように、ハイブリッドＨＹＢ（分配／合成器）３３の２つの入力端子に送信増幅器３０Ａ，３０Ｂの第２端子Ｔ２，Ｔ２を接続し、ハイブリッドＨＹＢ ３３の出力端子をハイブリッドＨＹＢ ３４の入力端子に接続し、該ハイブリッドＨＹＢ ３４の２つの出力端子を送信増幅器３０Ａ，３０Ｂの第３端子Ｔ３，Ｔ３に接続する。又、ハイブリッドＨＹＢ ３５の２つの入力端子を送信増幅器３０Ａ，３０Ｂの増幅部出力端子Ｔ４，Ｔ４に接続し、ハイブリッドＨＹＢ ３５の出力端子を送信増幅器３０Ａ，３０Ｂの第５端子Ｔ５，Ｔ５に接続する。並列運転に際して、送信増幅器３０Ａ，３０Ｂのうち一方の送信信号処理部３１のみ動作させ、他方の送信信号処理部の動作を停止する。例えば、送信増幅器３０Ａの送信信号処理部３１を動作させるものとすれば、該送信信号処理部３１から出力する信号はハイブリッド３３を介してハイブリッド３４に入力し、ここで２分岐されて送信増幅器３０Ａ，３０Ｂの増幅部３２，３２に入力する。送信増幅器３０Ａ，３０Ｂの増幅部３２でそれぞれ増幅された各送信信号はハイブリッドＨＹＢ ３５に入力し、ここで合成されてアンテナより放射すると共に、一部は送信増幅器３０Ａの第５端子Ｔ５にフィードバックされる。
【００１６】
単独運転か並列運転かは本送信増幅器が収められる架（シェルフ）にＨＹＢ（分配／合成器）が設置されるか否かによるため、本送信増幅器の製造時にはどちらの運用形態が取られるかは不明である。このような運用システムのため、本送信増幅器の起動時に以下のような問題が発生する。
各送信増幅器はその製造時に、単独運転時におけるフィードバック信号の遅延時間を測定して内部に記録しており、フィールドで単独運転ならば該記録した遅延時間を読み出して遅延回路１５ｉ，１５ｊ，１５ｋ（図２３参照）に設定して高速起動することができる。しかし、並列運転では遅延時間が単独運転と異なるため、遅延調整（遅延時間の測定と設定）を図２４の第１ステップからやり直さなくてはならない。なお、並列運転時におけるフィードバック信号の遅延時間を製造時に測定して記録することは、製造性向上，工場設備の肥大化を防ぐ観点から行うことが困難である。
フィードバック信号の遅延調整を第１ステップから行うと数分〜十数分の時間を要し、電波の放射が可能となるまでに相当の時間を要する問題がある。
又、遅延調整の間に送信電力が変化した場合、遅延調整の精度が低下する問題がある。特に、遅延調整時間が数分〜十数分と長いため、送信電力変化の頻度が高い。
又、遅延調整の間は歪補償を行わないため、一定以上の出力電力では不要波（歪）を送出する問題がある。
【００１７】
以上より、本発明の目的は、並列運転起動時であっても単独運転時と同等の高速起動を可能にすることである。
本発明の別の目的は、送信増幅器の外部に取り付けられるハイブリッドＨＹＢ等受動回路の遅延量のばらつきを吸収するために遅延調整が必要な場合でも、短時間で遅延時間を決定して（数秒以下）、高速起動を可能にすることである。
本発明の別の目的は、遅延時間決定前後の送信電力の変動が一定以上の場合であっても遅延時間決定精度の低下を防ぐことである。
本発明の別の目的は、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することである。
本発明の別の目的は、不要波の送出を抑えつつ遅延時間決定後、正規の通信状態に速やかに戻すことである。
【００１８】
【課題を解決するための手段】
本発明は、送信信号とフィードバック信号の差が零となるように歪補償係数を更新し、該歪補償係数を用いて送信信号に歪補償処理を施して増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部における前記差を演算する演算部にフィードバックするフィードバック部、フィードバック信号が前記演算部に到るまでの遅延時間分、送信信号を遅延して前記演算部に入力する遅延回路を備えた送信増幅器である。単独運転時及び並列運転時に前記遅延回路に正確な遅延時間を設定するために、本発明の送信増幅器は、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存する保存部、単独運転時に前記遅延時間ＴＤＳを前記遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を前記遅延回路に設定する遅延時間設定部を備えている。以上のように、保存部と遅延時間設定部を送信増幅器に設けることにより、並列運転起動時であっても単独運転時と同様の高速起動が可能となる。
【００１９】
また、前記設定された遅延時間近傍の狭い範囲をサーチ対象にして正確な遅延時間を決定する遅延時間決定部を設けることにより、遅延時間の調整が必要な場合であっても短時間で正確な遅延時間を決定して（数秒以下）、高速起動が可能になる。
また、送信信号電力を測定する電力測定部と、遅延時間決定前後の送信電力の変動が一定値以上のとき遅延時間決定をやり直すよう制御する制御部とを設けることにより、遅延時間決定精度の低下を防ぐことができる。
また、送信信号の利得を制御する利得可変部と、遅延時間決定に際して、前記利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させる制御部とを設けることにより、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することができる。この場合、遅延時間決定後、低下した利得を徐々に元の利得まで復旧することにより、歪補償を安定に行うことができ不要波の送出を抑えつつ正規の通信状態に速やかに戻すことができる。
【００２０】
【発明の実施の形態】
（Ａ）単独運転構成及び並列運転構成
図１は送信増幅器の単独運転構成図、図２は送信増幅器の並列運転構成図である。
送信増幅器５０は、送信信号処理部５１と増幅部５２で構成され、筐体５３内に収められている。送信信号処理部５１は、歪補償部、ＤＡ／ＡＤ変換器、直交変復調部、周波数変換器（アップコンバータ／ダウンコンバータ）等を備えている。筐体には、送信信号ｘ（ｔ）が入力される第１端子Ｔ１１、送信信号処理部５１の出力信号を送出する第２端子Ｔ１２、増幅部３２に入力する信号を取り込む第３端子Ｔ１３、増幅部３２の出力信号を送出する第４端子Ｔ１４、フィードバック信号ｙ（ｔ）が入力される第５端子Ｔ１５が設けられている。
【００２１】
単独運転には単独運転用送信増幅器外部ユニット６０を使用する。単独運転用送信増幅器外部ユニット６０は、送信増幅器５０の第２、第３端子Ｔ１２，Ｔ１３間を短絡回路６１により直結するための端子Ｔ２１Ｔ２２、送信増幅器５０の出力信号が入力される端子Ｔ２３、送信増幅器の出力信号をアンテナに入力する端子Ｔ２４、方向結合器６２により検出した送信増幅器５０の一部出力信号をフィードバック信号ｙ（ｔ）として送信増幅器の第５端子Ｔ１５に入力する端子Ｔ２５を備えている。
単独運転に際して、送信増幅器５０と単独運転用送信増幅器外部ユニット６０の各端子間を図１に示すように接続して単独運転構成にする。
【００２２】
並列運転に際しては、図２示すように並列運転用送信増幅器外部ユニット７０を用いる。並列運転用送信増幅器外部ユニット７０は、送信増幅器５０Ａ，５０Ｂの第２、第３端子Ｔ１２，Ｔ１３間をアイソレータ、ハイブリッドＨＹＢを介して接続するための端子Ｔ３１〜Ｔ３４、送信増幅器５０Ａ，５０Ｂの出力信号を入力される端子Ｔ３５，Ｔ３６、送信増幅器５０Ａ，５０Ｂの出力信号を合成して出力する端子Ｔ３７、送信増幅器の一部出力信号をフィードバック信号ｙ（ｔ）として送信増幅器５０Ａ，５０Ｂの第５端子Ｔ１５にそれぞれ入力する端子Ｔ３８，Ｔ３９を備えている。
【００２３】
並列運転用送信増幅器外部ユニット７０において、送信増幅器５０Ａ，５０Ｂの送信信号処理部５１、５１から入力する信号は、アイソレータ７１ａ，７１ｂを介してハイブリッドＨＹＢ ７２で合成され、ハイブリッドＨＹＢ ７３で分離されてアイソレータ７４ａ，７４ｂを介して送信増幅器５０Ａ，５０Ｂの増幅部５２に入力する。送信増幅器５０Ａ，５０Ｂの増幅部５２の出力信号はアイソレータ７５ａ，７５ｂを介してハイブリッドＨＹＢ ７６で合成され、端子Ｔ３７よりアンテナに入力される。方向結合器７７，７８により検出された増幅器の合成信号の一部出力信号はフィードバック信号ｙ（ｔ）として送信増幅器５０Ａ，５０Ｂの第５端子Ｔ１５に入力する。アイソレータは、インピーダンスの不整合を防止するために挿入される。片系が故障するとインピーダンスが乱れ、正常な系の増幅器出力が脈動する。アイソレータを挿入すればインピーダンスの不整合が防止され増幅器出力が脈動するのを防止できる。
【００２４】
並列運転に際して、送信増幅器５０Ａ，５０Ｂのうち一方の送信信号処理部５１のみ動作させ、他方の送信信号処理部の動作を停止する。例えば、送信増幅器５０Ａの送信信号処理部５１を動作させるものとすれば、該送信信号処理部５１から出力する信号は、アイソレータ７１ａ、ハイブリッド７２を介してハイブリッド７３に入力し、ここで２分岐されて送信増幅器５０Ａ，５０Ｂの増幅部５２，５２に入力する。送信増幅器５０Ａ，５０Ｂの増幅部５２、５２でそれぞれ増幅された各送信信号はアイソレータ７５ａ，７５ｂを介してハイブリッド７６に入力し、ここで合成されてアンテナより放射されると共に、一部送信信号は方向結合器７７，７８により検出されて送信増幅器５０Ａ，５０Ｂの第５端子Ｔ５にフィードバックされる。
【００２５】
上記、単独運転の遅延時間と並列運転の遅延時間の差分は、線路長の違い、経路上におけるアイソレータ、ハイブリッドの有無に起因する。そこで、この遅延時間の差分ΔＴを予め送信増幅器５０内部に記録しておき、又、送信増幅器５０の製造時に単独運転時の遅延時間ＴＤＳを測定して記録しておき、並列運転時にこれらを加算して遅延回路に設定して起動する。これにより、並列運転時であっても遅延調整は不要となり、単独運転時と同等の高速起動が可能となる。
【００２６】
遅延時間の差分ΔＴの取得法は、
（１）設計時、あるいは試作時において、単独運転と並列運転における遅延時間を測定し、その差を遅延時間差ΔＴとする方法、
（２）アイソレータ１個の遅延時間、ハイブリッド１個の遅延時間及びそれらの個数を用いて遅延時間差ΔＴを計算する方法、
等がある。
【００２７】
（Ｂ）高速遅延時間遅延調整
前記並列運転時の遅延時間（ΔＴ＋ＴＤＳ）はフィードバック信号の正確な遅延時間ではない。このため、厳密に遅延時間を決定して設定するための遅延調整が必要になる。
通常、遅延時間を決定するには、例えば、第１ステップにおいて送信信号とフィードバック信号の時間ずれをＮサンプリング時間単位で順次変更して求め、しかる後、第２ステップにおいて、第１ステップで得られた相関が最大の遅延ずれ近傍の送信信号とフィードバック信号の相関をサンプリング時間単位で遅延ずれを順次変更して求め、相関が最大となる時間ずれに基づいて遅延時間を決定する。しかし、かかる方法では遅延時間を決定するまでに数分から十数分必要になる。
【００２８】
そこで、本発明において、遅延時間決定部は、並列運転時の遅延時間（ΔＴ＋ ＴＤＳ）を第１ステップで得られる相関が最大の遅延ずれとみなし、第１ステップのＮサンプリング時間単位での遅延時間決定を行わず、第２ステップのサンプリング時間単位での遅延時間決定のみを行う。これにより、高速の遅延時間決定が可能となる。なお、かかる高速遅延調整は装置部品の遅延時間ばらつきを吸収するために「単独運転」、「並列運転」に関わらず行うことができる。
【００２９】
（Ｃ）第１実施例の送信信号処理部
図３は第１実施例の送信増幅器における送信信号処理部５１の構成図である。
送信制御部８０は、上位装置より単独運転、並列運転の別を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に運転種別に応じた遅延時間の設定を指示する。遅延時間決定部８１は、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転と並列運転におけるフィードバック信号の遅延時間差ΔＴをメモリＭＥＭに予め保存しているから、制御部８０より上記指示があると、単独運転時には遅延時間ＴＤＳを歪補償部８２の遅延回路８２ｄに設定し、並列運転時には（ＴＤＳ＋ΔＴ）を計算して遅延回路８２ｄに設定する。
【００３０】
歪補償部８２のパワー算出部８２ａは端子Ｔ１１より入力する送信信号ｘ（ｔ）のパワーを算出し、該パワーｐｉ （ｉ＝０〜１０２３）に応じた歪補償係数ｈ（ｐｉ）を歪補償係数テーブル８２ｂより読み出してプリディストーション部８２ｃに入力する。プリディストーション部８２ｃは、送信信号のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号ｘ（ｔ）に歪補償処理（プリディストーション）を施して出力する。
歪補償部８２で歪補償処理を施された信号（実際には複素信号）はディジタル変調部（ＱＭＯＤ）８３に入力する。ディジタル変調部８３は歪補償処理を施された信号の同相成分及び直交成分（Ｉ，Ｑ信号）に直交変調を施し、ＤＡ変換器８４はディジタルの直交変調信号をアナログに変換して周波数変換器８５に入力する。周波数変換器８５は直交変調信号と局部発振信号をミキシングして変調信号周波数を無線周波数にアップコンバートして端子Ｔ１２より出力する。
【００３１】
増幅部５２（図１又は図２）の出力信号はフィードバックされて端子Ｔ１５より周波数変換器８６に入力する。周波数変換器８６は無線周波数を所定周波数信号にダウンコンバートしてＡＤ変換器８７に入力する。ＡＤ変換器８７は該べースバンド信号をディジタルに変換してディジタル直交復調器（ＱＤＥＭ）８８に入力する。ディジタル直交復調部８８は入力信号に直交復調処理を施して送信側におけるべースバンド信号を再現し、フィードバック信号ｙ（ｔ）として歪補償係数更新部８２ｅ内の誤差演算部（図示せず）に入力する。歪補償係数演算部８２ｅは、遅延回路８２ｄで遅延した送信信号ｘ（ｔ）とディジタル直交検波器（ＱＤＥＭ）８８で復調された復調信号（フィードバック信号）ｙ（ｔ）を比較し、その差が零となるように適応制御アルゴリズムに基づいて歪補償係数ｈ（ｐｉ）を演算し、該歪補償係数で歪補償係数テーブル８２ｂの古い係数を更新する。以後、上記動作を繰り返すことにより、送信増幅器の増幅部５２の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
【００３２】
以上の実施例によれば、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転と並列運転時におけるフィードバック信号の遅延時間の差ΔＴを予め保存しているため、単独運転時に遅延時間ＴＤＳを遅延回路８２ｄに設定でき、又、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路８２ｄに設定できるため、単独運転起動時及び並列運転起動時ともに高速起動が可能となる。尚、実施例では単独運転と並列運転時におけるフィードバック信号の遅延時間の差ΔＴを保存したが、（ＴＤＳ＋ΔＴ）を保存することもできる。
以上では遅延回路８２ｄに設定した遅延時間を調整することなく歪補償した場合である。しかし、ΔＴは前述のように、（１）設計時あるいは試作時において、単独運転と並列運転における遅延時間を測定し、その差より遅延時間差ΔＴを計算する、あるいは（２） 送信増幅器の外部に取り付けられるアイソレータ、ハイブリッドの１個当たりの遅延時間及びアイソレータ、ハイブリッドの使用個数を用いて遅延時間差ΔＴを計算する、ものである。又、アイソレータ、ハイブリッドＨＹＢ等の受動回路には遅延量のばらつきがある。以上より、ΔＴはおおよその値であり、正確な遅延時間差ではない。そこで、並列運転時における正確な遅延時間を決定して遅延回路８２ｄに設定することが望ましい（高速遅延調整）。
【００３３】
図４はスライディング相関器を用いた遅延時間決定部８１とその周辺構成図であり、図３と同一部分には同一符号を付している。遅延回路８２ｄはサンプリング周期で到来するデジタルの送信信号ｘ（ｔ）を順次シフトしながら記憶するシフトレジスタＳＦＲ、該シフトレジスタの所定シフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力するセレクタＳＬ１を有している。シフトレジスタＳＦＲのシフト長は最大遅延時間以上となるように定められており、先頭よりｍ番目のシフト位置において送信信号はｍ・Ｔｓ（Ｔｓはサンプリング周期）遅延する。なお、歪補償係数更新部８２ｅのＭＰＬは減算器ＳＢＲの出力信号にステップサイズパラメータμを乗算する乗算部である。
【００３４】
遅延時間決定部８１は、スライディング相関器ＳＣＲ、制御部ＣＴＵ、セレクタＳＬ２、メモリＭＥＭを有している。メモリＭＥＭには、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴが記憶されている。スライディング相関器ＳＣＲは、所定時間遅延した送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の相関を、１サンプルづつ乗算すると共に乗算結果を積算して演算するもので、乗算器ＭＰ、遅延器ＤＥＬ、それまでの積算値と今回の乗算結果を加算して出力する加算器ＡＤＤで構成されている。セレクタＳＬ２は送信信号ｘ（ｔ）を取り出すシフトレジスタＳＦＲのシフト位置を切り替えることにより、送信信号ｘ（ｔ）のフィードバック信号ｙ（ｔ）に対する時間ずれ（遅延時間）を制御する。制御部ＣＴＵは相関が最大となる遅延時間を求め、遅延回路８２ｄのセレクタＳＬ１に設定する。
【００３５】
図５は並列運転時における高速遅延調整制御の処理フローである。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。
遅延時間決定部８１の制御部ＣＴＵは、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、メモリＭＥＭより単独運転時におけるフィードバック信号の遅延時間ＴＤＳと、単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴを読み出し、並列運転時のフィードバック信号の遅延時間ＴＤＰ′（＝ＴＤＳ＋ΔＴ）を計算し（ステップ１００１）、遅延回路８２ｄのセレクタＳＬ１に設定する（ステップ１００２）。セレクタＳＬ１は、設定された遅延時間ＴＤＰ′に応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
【００３６】
しかる後、遅延時間決定部８１の制御部ＣＴＵは、遅延時間決定制御を開始する。通常、遅延時間を決定するには、第１ステップにおいて送信信号とフィードバック信号の時間ずれをＮサンプリング時間単位で順次変更して求め、しかる後、第２ステップにおいて、第１ステップで得られた相関が最大の遅延ずれ近傍の送信信号とフィードバック信号の相関をサンプリング時間単位で遅延ずれを順次変更して求め、相関が最大となる時間ずれに基づいて遅延時間を決定する。しかし、高速遅延調整制御においては、制御部ＣＴＵは、遅延時間ＴＤＰ′（＝ＴＤＳ＋ΔＴ）を第１ステップで得られる相関が最大の遅延ずれとみなして、第１ステップのＮサンプリング時間単位での遅延時間決定処理を省略し、直ちに、第２ステップのサンプリング時間単位での遅延時間決定処理を行う。すなわち、ステップ１００２で設定された遅延時間ＴＤＰ′を中心にした狭い範囲をサーチ対象に、かつ、１サンプリングクロック刻みで遅延ずれを順次変更して相関を演算し、相関最大となる遅延時間ＴＤＰを決定する（ステップ１００３、１００４）。
【００３７】
相関最大となる遅延時間ＴＤＰが求まれば、制御部ＣＴＵは該遅延時間をメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１に設定する（ステップ１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
以上高速遅延調整制御によれば、遅延回路に設定された遅延時間ＴＤＰ′を中心にした狭いサーチ範囲を対象にして短時間で正確な遅延時間を決定することができ、しかも数秒以下の高速起動が可能になる。
【００３８】
（Ｄ）第２実施例の送信信号処理部
図６は第２実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は送信信号の電力を測定する送信電力測定部９０を設けている点、遅延時間決定前後の電力変動に基づいて遅延時間決定をやり直す点である。
図７は第２実施例の高速遅延調整処理フローである。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示すると共に、送信電力測定部９０により測定された遅延時間決定前の送信信号電力Ｐ１を取得して保存する（ステップ１１００）。
【００３９】
遅延時間決定部８１の制御部ＣＴＵ（図４参照）は、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、図５のステップ１００１〜１００４と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定する。
遅延時間ＴＤＰの決定処理が終了すれば、送信制御部８０は、送信電力測定部９０により測定された遅延時間決定後の送信信号電力Ｐ２を取得し（ステップ１１０１）、遅延時間決定前後の電力変動｜Ｐ１−Ｐ２｜が設定値ＰＴＨ以上であるかチェックする（ステップ１１０２）。｜Ｐ１−Ｐ２｜＞ＰＴＨであれば、決定した遅延時間は正確でないと見なし、ステップ１１００に戻り、遅延時間決定部８１に遅延時間決定のやり直しを指示する。やり直させる理由は、遅延時間決定処理中に送信電力が変化すると遅延時間の精度が低下するからである。
【００４０】
一方、ステップ１１０２において、｜Ｐ１−Ｐ２｜≦ＰＴＨであれば、送信制御部８０は遅延時間決定部８１に、決定した遅延時間ＴＤＰを遅延回路８２ｄに設定するよう指示する。これにより、遅延時間決定部８１の制御部ＣＴＵは遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１１０３）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
以上では、電力差が設定値以上であるか否かにより遅延時間決定処理をやり直すか否かを制御したが電力比が設定値以上であるか否かにより遅延時間の決定処理をやり直すようにすることもできる。
第２実施例によれば、遅延時間決定処理中に設定値以上の送信電力変動が発生すれば、再度遅延時間決定処理をやり直すため、高精度に遅延時間を決定して遅延回路に設定でき、歪補償を安定に行うことができる。
【００４１】
（Ｅ）第３実施例の送信信号処理部
図８は第３実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、周波数変換器８５の前段にアッテネータ９１を設け、周波数変換器８６の後段にアッテネータ９２を設けている点である。遅延時間決定制御中は歪補償を行わないため、送信電力が一定値以上の場合には歪が発生して不要波を送出する。そこで、第３実施例では不要波の発生を防止するために、送信信号がひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に送信信号のレベルを減衰する。
【００４２】
図９は第３実施例の高速遅延調整処理フロー、図１０は第３実施例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示すると共に、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。以上ステップ１５０１
遅延時間決定部８１の制御部ＣＴＵ（図４）は、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
【００４３】
しかる後、通信制御部８０はアッテネータ９１、９２の利得を元の値に戻し（ステップ１５０２）、歪補償を開始する。
以上により、第３実施例によれば、図１０に示すように遅延時間決定処理開始時に利得低下制御を行うことにより送信出力を低下して不要波の発生を防止でき、又、遅延時間決定処理終了後に利得を戻して歪補償制御を開始することができる。
以上では、アッテネータを用いて利得を制御したが、可変利得増幅器を用いて利得を制御することもでき、この点は以下の実施例でも同様である。
【００４４】
（Ｆ）第４実施例の送信信号処理部
図１１は第４実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、▲１▼送信信号の電力を測定する送信電力測定部９０を設けている点、▲２▼周波数変換器８５の前段にアッテネータ９１を設け、周波数変換器８６の後段にアッテネータ９２を設けている点、である。
遅延時間決定制御中は歪補償を行わないため、送信電力が一定値以上の場合には歪が発生して不要波を送出する。そこで、前述の第３実施例では不要波の発生を防止するために、増幅後の送信信号がひずまないように送信信号のレベルを減衰する。しかし、送信信号を一律に減衰すると、小さい送信信号であると、ますます小さくなって遅延時間決定制御に支障を生じる。第４実施例では送信信号が設定レベル以上の場合のみ減衰制御する。
【００４５】
図１２は第４実施例の高速遅延調整処理フロー、図１３は第４実施例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、送信電力測定部９０により測定された送信信号電力Ｐ１を取得する（ステップ２００１）。ついで、送信信号電力Ｐ１が設定電力以下であるかチェックし（ステップ２００２）、設定値より大きければ、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する（ステップ２００３）。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。なお、ステップ２００２において、送信信号電力Ｐ１が設定電力以下であれば、利得制御はしない。
【００４６】
しかる後、送信制御部８０は、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。これにより、遅延時間決定部８１の制御部ＣＴＵ（図４）は、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
しかる後、通信制御部８０はステップ２００３において利得制御した場合にはアッテネータ９１、９２の利得を元の値に戻し（ステップ２００４）、歪補償を開始する。
以上により、第４実施例によれば、図１３の実線で示すように遅延時間決定処理開始時に電力を測定し、電力が設定電力Ｐｓ以上の場合には、利得低下制御を行うことにより送信出力を低下して不要波の発生を防止でき、遅延時間決定処理終了後に利得を戻して歪補償制御を開始することができる。又、点線で示すように送信信号の電力が設定電力以下の場合には、減衰制御しないから送信信号が小さくなり過ぎることはなく、不要波の発生を防止しつつ遅延時間決定制御ができる。
【００４７】
・第１変形例
第４実施例では送信信号電力が設定電力値Ｐｓ以上の場合、アッテネータ９１に利得α（α＜１）を設定して増幅後の送信信号がひずまない程度に、増幅前に送信信号を減衰しているが、減衰利得αは一定である。このため、送信信号のレベルが大きいと適切なレベルまで減衰せず、送信信号レベルが小さいと、適切なレベル以下になってしまう。そこで、変形例では送信信号のレベルに関係なく適切なレベルとなるように利得を制御する。
【００４８】
図１４は第１変形例の遅延時間決定処理フロー、図１５は第１変形例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、送信電力測定部９０により測定された送信信号電力Ｐ１を取得する（ステップ３００１）。ついで、送信信号電力Ｐ１が設定電力Ｐｓ以下であるかチェックし（ステップ３００２）、設定値より大きければ（Ｐ１＞ Ｐｓ）、次式
α＝Ｐｓ／Ｐ１
により利得αを計算し（ステップ３００３）、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する（ステップ３００４）。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。なお、ステップ３００２において、送信信号電力Ｐ１が設定電力Ｐｓ以下であれば、ゲイン制御しない。
【００４９】
しかる後、送信制御部８０は、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。これにより、遅延時間決定部８１の制御部ＣＴＵ（図４）は、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
しかる後、通信制御部８０はステップ３００４で利得制御した場合にはアッテネータ９１、９２の利得を元の値に戻し（ステップ３００５）、歪補償を開始する。
以上により、第１変形例によれば、図１５に示すように遅延時間決定処理開始時に電力を測定し、電力Ｐ１が設定電力Ｐｓ以上の場合には、電力Ｐ１に基づいて利得を可変制御して設定電力Ｐｓとなるように制御するから、不要波の発生を防止して、通信の安定性維持、及び電波の品質維持に貢献することができ、しかも、正しく遅延時間決定制御を行うことができる。
【００５０】
・第２変形例
第４実施例及び第１変形例では遅延時間決定後、歪補償開始と同時に利得を元の値に一気に戻したが、一度に電力を戻すと歪補償係数が送信電力に応じた正しい値になっていないため、歪補償制御が安定に行われず歪が発生する。
そこで第２変形例において、送信制御部８０は、第４実施例のステップ２００４及び第１変形例のステップ３００５において、遅延時間決定後、歪補償開始してから、利得を図１６に示すように元の値に徐徐に戻す。このように利得復旧制御を行えば、不要波の発生を防止しつつ利得を元の値に戻すことができる。
【００５１】
（Ｇ）第５実施例の送信信号処理部
図１７は第５実施例の送信増幅器における送信信号処理部５１の構成図、図１８は第５実施例の利得制御説明図であり、図１１の第４実施例と同一部分には同一符号を付している。第４実施例と異なる点は、▲１▼歪検出部９３をを設けている点、▲２▼利得を元の値に戻す際、歪が一定値以下に下がったことを検出しながら利得をステップ状に少しずつ元の値に戻す制御を行う点である。
【００５２】
歪検出部９３はＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）を検出する。送信制御部８０は該ＡＣＰＲが設定値以下であれば歪が小さくなって隣接漏洩電力が小さくなったと判定できる。そこで、第４実施例のステップ２００４及び第１変形例のステップ３００５において、通信制御部８０は、遅延時間決定後に歪補償開始してから歪が小さくなる毎に利得を少し戻し、再度歪補償制御により歪が一定値以下に下がったことを検出したら利得を少し戻すことを繰り返し、最終的に元の利得まで戻す。
第５実施例によれば、図１８に示すように歪が小さくなる毎にステップ状に利得を戻すため、不要波の発生を防止しつつ利得を元の値に戻すことができ、電波の品質維持に貢献できる。
【００５３】
（Ｈ）全体の制御
図１９は本発明の送信信号処理部５１（図１１参照）の全体の制御処理フローである。 通信制御部８０は上位からの指示データに基づいて送信電力器が単独運転構成であるか、並列運転構成であるか判断し（ステップ４００１）、単独運転構成であれば、遅延時間決定部８１は単独運転時におけるフィードバック信号の遅延時間ＴＤＳを遅延回路８２ｄに設定し（ステップ４００２）、並列運転構成であれば並列運転時におけるフィードバック信号の遅延時間（ＴＤＳ＋ΔＴ）を遅延回路８２ｄに設定する（ステップ４００３）。
【００５４】
ついで、送信信号電力Ｐ１を測定し（ステップ４００４）、該送信信号電力Ｐ１が設定電力値Ｐｓより大きいかチェックし（ステップ４００５）、大きければ送信信号の利得を低下する（ステップ４００６）。しかる後、高速遅延調整処理を行い（ステップ４００７）、遅延時間決定後、送信信号電力Ｐ２を測定し（ステップ４００８）、 電力変化量｜Ｐ１−Ｐ２｜が設定値以上かチェックし（ステップ４００９）、以上であればステップ４００４以降の処理を行って遅延時間決定をやり直す。一方、電力変化量｜Ｐ１−Ｐ２｜が設定値以下であれば、歪補償制御を開始する（ステップ４０１０）、。ついで、ステップ４００６の利得低下制御を行ったかチェックし（ステップ４０１１）、利得低下制御をしなければ、通常の運用動作を開始する（ステップ４０１２）。しかし、利得低下制御を実行していれば、利得を元の値に一気に、あるいは徐徐に、あるいはステップ状に戻し（ステップ４０１３）、通常の運用動作を開始する（ステップ４０１２）。
【００５５】
・付記
（付記１）送信信号とフィードバック信号の差が零となるように歪補償係数を更新し、該歪補償係数を用いて送信信号に歪補償処理を施して増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部における前記差を演算する演算部にフィードバックするフィードバック部、フィードバック信号が前記演算部に到るまでの遅延時間分、送信信号を遅延して前記演算部に入力する遅延回路を備えた送信増幅器において、
送信増幅器の単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存する保存部、
単独運転時に前記遅延時間ＴＤＳを前記遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を前記遅延回路に設定する遅延時間設定部、
を有することを特徴とする送信増幅器。
（付記２） 前記設定された遅延時間近傍の狭い範囲をサーチ対象にして正確な遅延時間を決定する遅延時間決定部、
を備え、前記遅延時間設定部は該決定した遅延時間を前記遅延回路に再設定する、
ことを特徴とする付記１記載の送信増幅器。
（付記３） 送信信号電力を測定する電力測定部、
遅延時間決定前後の送信電力の変動が一定値以上のとき遅延時間決定をやり直すよう制御する制御部、
を有することを特徴とする付記２記載の送信増幅器。
（付記４） 送信信号の利得を制御する利得可変部、
遅延時間決定に際して、前記利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させる制御部、
を有することを特徴とする付記２記載の送信増幅器。
（付記５） 送信信号電力を測定する電力測定部、
を備え、前記制御部は遅延時間決定時における送信電力が設定値以下の時は利得低下制御を行わない、
ことを特徴とする付記４記載の送信増幅器。
（付記６） 送信信号電力を測定する電力測定部、
を備え、前記制御部は遅延時間決定時における送信電力に基づいて利得低下量を決定する、
ことを特徴とする付記４記載の送信増幅器。
（付記７） 前記制御部は、遅延時間決定後、低下した利得を徐々に元の利得まで復旧する、
ことを特徴とする付記４乃至６記載の送信増幅器。
（付記８） 歪補償制御が収束したことを検出する検出部を備え、
前記制御部は、遅延時間決定後に歪補償制御を開始し、歪み補償制御が収束したら利得を一定量戻し、再び歪み補償制御が収束したらまた利得を戻すことを繰り返すことにより、最終的に元の利得まで戻す、
ことを特徴とする付記４乃至６記載の送信増幅器。
【００５６】
【発明の効果】
以上本発明によれば、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存しておき、単独運転時に前記遅延時間ＴＤＳを遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路に設定するようにしたから、並列運転起動時であっても単独運転時と同様の高速起動が可能となる。又、本発明によれば、遅延回路に設定された遅延時間を中心にした狭いサーチ範囲を対象にして正確な遅延時間を決定するようにしたから、遅延時間の調整が必要な場合であっても短時間で正確な遅延時間を決定して（数秒以下）、高速起動が可能になる。
【００５７】
又、本発明によれば、遅延時間決定前後の送信電力変動が一定値以上のとき遅延時間決定をやり直すようにしたから、遅延時間決定精度の低下を防ぐことができる。
又、本発明によれば、遅延時間決定に際して、利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させるようにしたから、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することができる。
又、本発明によれば、遅延時間決定後、低下した利得を徐々に元の利得まで復旧することにより、歪補償を安定に行うことができ不要波の送出を抑えつつ正規の通信状態に速やかに戻すことができる。
【図面の簡単な説明】
【図１】送信増幅器の単独運転構成図である。
【図２】送信増幅器の並列運転構成図である。
【図３】第１実施例の送信増幅器における送信信号処理部の構成図である。
【図４】スライディング相関器を用いた遅延時間決定部とその周辺構成図である。
【図５】並列運転時における高速遅延調整制御の処理フローである。
【図６】第２実施例の送信増幅器における送信信号処理部の構成図である。
【図７】第２実施例の高速遅延調整処理フローである。
【図８】第３実施例の送信増幅器における送信信号処理部の構成図である。
【図９】第３実施例の高速遅延調整処理フローである。
【図１０】第３実施例の利得制御説明図である。
【図１１】第４実施例の送信増幅器における送信信号処理部の構成図である。
【図１２】第４実施例の高速遅延調整処理フローである。
【図１３】第４実施例の利得制御説明図である。
【図１４】第１変形例の遅延時間決定処理フローである。
【図１５】第１変形例の利得制御説明図である。
【図１６】第２変形例の利得制御説明図である。
【図１７】第５実施例の送信増幅器における送信信号処理部の構成図である。
【図１８】第５実施例の利得制御説明図である。
【図１９】本発明の全体の制御処理フローである。
【図２０】従来の無線機における送信装置の一例を示すブロック図である。
【図２１】送信増幅器の入出力特性及び周波数スペクトラムである。
【図２２】歪補償機能を備えた送信装置のブロック図である。
【図２３】適応ＬＭＳによる歪補償処理の説明図である。
【図２４】遅延時間決定処理説明図である。
【図２５】送信増幅器の単独運転構成図である。
【図２６】送信増幅器の並列運転構成図である。
【符号の説明】
５１ 送信信号処理部
８０ 送信制御部
８１ 遅延時間決定部
８２ 歪補償部
８２ｄ 遅延回路
【発明の属する技術分野】
本発明は送信増幅器に係わり、特に、単独運転も並列運転も可能なように構成された歪補償機能付きの送信増幅器に関する。
【０００２】
【従来の技術】
近年、無線通信において、ディジタル化による高能率伝送が多く用いられるようになってきている。無線通信に多値位相変調方式を適用する場合、送信側特に電力増幅器の増幅特性を直線化して非線型歪を抑え、隣接チャネル漏洩電力を低減する技術が重要であり、また線型性に劣る増幅器を使用し電力効率の向上を図る場合はそれによる歪発生を補償する技術が必須である。
【０００３】
図２０は従来の無線機における送信装置の一例を示すブロック図であり、送信信号発生装置１はシリアルのディジタルデータ列を送出し、シリアル／パラレル変換器（Ｓ／Ｐ変換器）２はディジタルデータ列を１ビットづつ交互に振り分けて同相成分信号（Ｉ信号：Ｉｎ−ｐｈａｓｅ ｃｏｍｐｏｎｅｎｔ）と直交成分信号（Ｑ信号：Ｑｕａｄｒａｔｕｒｅ ｃｏｍｐｏｎｅｎｔ）の２系列に変換する。ＤＡ変換器３はＩ信号、Ｑ信号のそれぞれをアナログのベースバンド信号に変換してに入力する。直交変調器４は入力されたＩ信号、Ｑ信号（送信ベースバンド信号）にそれぞれ基準搬送波とこれを９００移相した信号を乗算し、乗算結果を加算することにより直交変調を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器６は周波数変換器５から出力された搬送波を電力増幅して空中線（アンテナ）７より空中に放射する。
【０００４】
Ｗ−ＣＤＭＡ等の移動通信において、送信装置の送信電力は１０Ｗ〜数１０Ｗと大きく、送信電力増幅器６の入出力特性（歪関数ｆ（ｐ））は図２１（ａ）の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し、送信周波数ｆ０周辺の周波数スペクトラムは図２８（ｂ）の実線に示すようにサイドローブが持ち上がり、隣接チャネルに漏洩し、隣接妨害を生じる。すなわち、非線形歪により（ｂ）に示すように送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。漏洩電力の大きさを示すＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）は、図２１（ｂ）の１点鎖線Ａ、Ａ′間のスペクトラムの面積である着目チャネルの電力と１点鎖線Ａ，Ａ′と２点鎖線Ｂ，Ｂ′間の隣接チャネルに漏れるスペクトラムの面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させてしまう。よって、厳しく規定されている。
【０００５】
漏洩電力は、例えば電力増幅器の線型領域（図２１（ａ）参照）で小さく、非線形領域で大きくなる。そこで、高出力の送信電力増幅器とするためには、線形領域を広くする必要がある。しかし、このためには実際に必要な能力以上の増幅器が必要となり、コスト及び装置サイズにおいて不利となる問題がある。そこで、電力増幅器の非直線性に起因する歪を補償する歪補償機能つきの送信装置が採用されている。
【０００６】
図２２はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置１から送出されるディジタルデータ群（送信信号）は、Ｓ／Ｐ変換器２においてＩ信号、Ｑ信号の２系列に変換されてＤＳＰで構成される歪補償部８に入力される。歪補償部８は、送信信号ｘ（ｔ）のパワーレベルｐｉ （ｉ＝０〜１０２３）に応じた歪補償係数ｈ（ｐｉ）を記憶する歪補償係数記憶部８ａ、送信信号のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号に歪補償処理（プリディストーション）を施すプリディストーション部８ｂ、送信信号ｘ（ｔ）と後述する直交検波器で復調された復調信号（フィードバック信号）ｙ（ｔ）を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算、更新する歪補償係数演算部８ｃを備えている。
【０００７】
歪補償部８でプリディストーション処理を施された送信信号はＤＡ変換器３に入力する。ＤＡ変換器３は入力されたＩ信号とＱ信号をアナログのベースバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号、Ｑ信号にそれぞれ基準搬送波とこれを９００移相した信号を乗算し、乗算結果を加算することにより直交変調を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、電力増幅器６は周波数変換器５から出力された搬送波信号を電力増幅して空中線（アンテナ）７より空中に放射する。
【０００８】
送信信号の一部は方向性結合器９を介して周波数変換器１０に入力され、ここで周波数変換されて直交検波器１１に入力される。直交検波器１１は入力信号にそれぞれ基準搬送波とこれを９００移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのＩ、Ｑ信号を再現してＡＤ変換器１２に入力する。ＡＤ変換器１２は入力されたＩ，Ｑ信号をディジタルに変換して歪補償部８に入力する。歪補償部８はＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器１１で復調されたフィードバック信号を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算して更新する。以後、上記動作を繰り返すことにより、送信電力増幅器６の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
【０００９】
図２３は適応ＬＭＳによる歪補償処理の説明図である。１５ａは送信信号ｘ（ｔ）に歪補償係数ｈｎ（ｐ）を乗算する乗算器（図２２のプリディストーション部８ｂに対応）、１５ｂは歪補償された信号をアナログに変換するＤＡ変換器、１５ｃは歪関数ｆ（ｐ）を有する電力増幅器、１５ｄは電力増幅器からの出力信号ｙ（ｔ）を帰還する帰還系、１５ｅはフィードバック信号をディジタルに変換するディジタル変換器、１５ｆは送信信号ｘ（ｔ）のパワーｐ（＝ｘ（ｔ）２）を演算し、該パワーを歪補償係数記憶部の読み込みアドレスとして出力するパワー演算部、１５ｇは送信信号ｘ（ｔ）の各パワーに応じた歪補償係数を記憶する歪補償係数記憶部（図２２の歪補償係数記憶部８ａに対応）であり、送信信号ｘ（ｔ）のパワーｐに応じた歪補償係数ｈｎ（ｐ）を出力すると共に、ＬＭＳアルゴリズムにより求まる歪補償係数ｈｎ＋１（ｐ）で古い歪補償係数ｈｎ（ｐ）を更新する。
【００１０】
１５ｈはＬＭＳアルゴリズムにより歪補償係数ｈｎ＋１（ｐ）を演算する歪補償係数演算部、１５ｉは書き込みアドレス発生用の遅延回路、１５ｊは歪補償係数ｈｎ（ｐ）を出力するタイミングを調整する遅延回路、１５ｋは送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）のタイミングを調整する遅延回路である。遅延回路１５ｋは送信信号ｘ（ｔ）が到来してからフィードバック信号ｙ（ｔ）が減算器１５ｇに入力するまでの遅延時間ＴＤを該送信信号ｘ（ｔ）に付加する。１５ｍは相関演算により送信信号ｘ（ｔ）とフィードバック信号間の遅延時間 を決定する遅延時間決定部である。なお、図２３の送信信号処理部には変復調部、周波数変換部などが存在するが図示を省略している。
【００１１】
歪補償係数演算部１５ｈにおいて、２１は歪補償前の送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の差ｅ（ｔ）を出力する減算器、２２は誤差ｅ（ｔ）とステップサイズパラメータμを乗算する乗算器、２３は共役複素信号ｙ＊（ｔ）を出力する共役複素信号出力部、２４はｈｎ（ｐ）とｙ＊（ｔ）の乗算を行う乗算器、２５はμｅ（ｔ）とｕ＊（ｔ）の乗算を行う乗算器、２６は歪補償係数ｈｎ（ｐ）とμｅ（ｔ）ｕ＊（ｔ）を加算する加算器である。上記構成により、以下に示す演算が行われる。
ｈｎ＋１（ｐ）＝ｈｎ（ｐ）＋μｅ（ｔ）ｕ＊（ｔ）
ｅ（ｔ）＝ｘ（ｔ）−ｙ（ｔ）
ｙ（ｔ）＝ｈｎ（ｐ）ｘ（ｔ）ｆ（ｐ）
ｕ（ｔ）＝ｘ（ｔ）ｆ（ｐ）＝ｈｎ（ｐ）＊ｙ（ｔ）
ｐ＝｜ｘ（ｔ）｜２
ただし、ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複素数、＊は共役複素数である。上記演算処理を行うことにより、送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の差信号ｅ（ｔ）が最小となるように歪補償係数ｈ（ｐ）が更新され、最終的に最適の歪補償係数値に収束し、送信電力増幅器の歪が補償される。
【００１２】
遅延時間決定部１５ｍは歪補償前の送信信号ｘ（ｔ）とフィードバック信号の相関ｙ（ｔ）を演算し、最大相関に基づいて電力増幅器１５ｃと帰還系１５ｄ等で生じるトータルの遅延時間Ｄ（＝Ｄ０＋Ｄ１）を決定し、各遅延回路１５ｉ，１５ｊ，１５ｋに設定する。相関演算に際して、遅延時間決定部１５ｍは、送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）間の遅延時間を所定の時間幅で順次ずらし、それぞれの遅延時間において送信信号とフィードバック信号の相関を演算し、相関が最大となる遅延時間Ｄ（＝Ｄ０＋Ｄ１）を決定する。実際には、遅延時間の決定は、複数のステップをかけて行う。たとえば、図２４に示すように、第１ステップにおいてサーチ範囲を最大遅延時間ＴＡとし、また、遅延時間サーチの時間幅ΔＴＡを大きくして、大雑把な遅延時間範囲ＴＢを求める。ついで、第２ステップにおいてサーチ範囲を遅延時間範囲ＴＢとし、また、遅延時間サーチの時間幅ΔＴＢを小さくして（ΔＴＢ＜ΔＴＡ）、遅延時間範囲ＴＣを求める。以後、同様にサーチの時間幅を狭めてゆき遅延時間のサーチ範囲を絞り込み、最終ステップにおいて、サーチ範囲ＴＤを数百ｎｓ程度にし、また、遅延時間サーチの時間幅ΔＴＤを数十ｐｓ（１サンプリングクロック）にして高精度の遅延時間を決定する。この遅延時間を正しく設定できないと歪補償機能が有効に動作せず、又、遅延時間の設定誤差が大きくなるほど、歪補償の度合が低下してサイドローブが持ち上がって隣接チャネルへの漏洩電力が大きくなる。
【００１３】
【発明が解決しようとする課題】
歪補償部から電力増幅器までの構成部分を送信増幅器と呼ぶことにする。かかる送信増幅器の送信電力は現在４０Ｗ〜５０Ｗが限度であり、電力が４０Ｗ〜５０Ｗ以下であれば送信電力増幅器の単独運転となり、４０Ｗ〜５０Ｗ以上、例えば８０Ｗであれば送信電力増幅器の並列運転になる。このため、送信増幅器は、増幅部の出力信号をそのままアンテナより放射する単独運転と、２台の増幅部の出力信号を合成してアンテナより放射する並列運転が可能となるように構成されている。なお、単独運転は送信ダイバーシチー運転に、並列運転はノンダイバーシチー運転に使用されることが多い。
【００１４】
図２５は送信増幅器の単独運転構成図、図２６は送信増幅器の並列運転構成図である。送信増幅器３０は、送信信号処理部３１と増幅部３２で構成され、筐体３３内に収められている。送信信号処理部３１は、図示しないが、歪補償部、ＤＡ／ＡＤ変換器、直交変復調部、周波数変換器（アップコンバータ／ダウンコンバータ）等を備えている。筐体には、送信信号ｘ（ｔ）が入力される第１端子Ｔ１、送信信号処理部３１から出力する信号を送出する第２端子Ｔ２、増幅部３２に入力する信号が印加される第３端子Ｔ３、増幅部３２の出力信号が送出される第４端子Ｔ４、フィードバック信号が入力される第５端子が設けられている。
【００１５】
単独運転に際しては、図２５に示すように第２、第３端子を直結し、第４、第５端子を直結する。一方、並列運転に際しては、図２６に示すように、ハイブリッドＨＹＢ（分配／合成器）３３の２つの入力端子に送信増幅器３０Ａ，３０Ｂの第２端子Ｔ２，Ｔ２を接続し、ハイブリッドＨＹＢ ３３の出力端子をハイブリッドＨＹＢ ３４の入力端子に接続し、該ハイブリッドＨＹＢ ３４の２つの出力端子を送信増幅器３０Ａ，３０Ｂの第３端子Ｔ３，Ｔ３に接続する。又、ハイブリッドＨＹＢ ３５の２つの入力端子を送信増幅器３０Ａ，３０Ｂの増幅部出力端子Ｔ４，Ｔ４に接続し、ハイブリッドＨＹＢ ３５の出力端子を送信増幅器３０Ａ，３０Ｂの第５端子Ｔ５，Ｔ５に接続する。並列運転に際して、送信増幅器３０Ａ，３０Ｂのうち一方の送信信号処理部３１のみ動作させ、他方の送信信号処理部の動作を停止する。例えば、送信増幅器３０Ａの送信信号処理部３１を動作させるものとすれば、該送信信号処理部３１から出力する信号はハイブリッド３３を介してハイブリッド３４に入力し、ここで２分岐されて送信増幅器３０Ａ，３０Ｂの増幅部３２，３２に入力する。送信増幅器３０Ａ，３０Ｂの増幅部３２でそれぞれ増幅された各送信信号はハイブリッドＨＹＢ ３５に入力し、ここで合成されてアンテナより放射すると共に、一部は送信増幅器３０Ａの第５端子Ｔ５にフィードバックされる。
【００１６】
単独運転か並列運転かは本送信増幅器が収められる架（シェルフ）にＨＹＢ（分配／合成器）が設置されるか否かによるため、本送信増幅器の製造時にはどちらの運用形態が取られるかは不明である。このような運用システムのため、本送信増幅器の起動時に以下のような問題が発生する。
各送信増幅器はその製造時に、単独運転時におけるフィードバック信号の遅延時間を測定して内部に記録しており、フィールドで単独運転ならば該記録した遅延時間を読み出して遅延回路１５ｉ，１５ｊ，１５ｋ（図２３参照）に設定して高速起動することができる。しかし、並列運転では遅延時間が単独運転と異なるため、遅延調整（遅延時間の測定と設定）を図２４の第１ステップからやり直さなくてはならない。なお、並列運転時におけるフィードバック信号の遅延時間を製造時に測定して記録することは、製造性向上，工場設備の肥大化を防ぐ観点から行うことが困難である。
フィードバック信号の遅延調整を第１ステップから行うと数分〜十数分の時間を要し、電波の放射が可能となるまでに相当の時間を要する問題がある。
又、遅延調整の間に送信電力が変化した場合、遅延調整の精度が低下する問題がある。特に、遅延調整時間が数分〜十数分と長いため、送信電力変化の頻度が高い。
又、遅延調整の間は歪補償を行わないため、一定以上の出力電力では不要波（歪）を送出する問題がある。
【００１７】
以上より、本発明の目的は、並列運転起動時であっても単独運転時と同等の高速起動を可能にすることである。
本発明の別の目的は、送信増幅器の外部に取り付けられるハイブリッドＨＹＢ等受動回路の遅延量のばらつきを吸収するために遅延調整が必要な場合でも、短時間で遅延時間を決定して（数秒以下）、高速起動を可能にすることである。
本発明の別の目的は、遅延時間決定前後の送信電力の変動が一定以上の場合であっても遅延時間決定精度の低下を防ぐことである。
本発明の別の目的は、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することである。
本発明の別の目的は、不要波の送出を抑えつつ遅延時間決定後、正規の通信状態に速やかに戻すことである。
【００１８】
【課題を解決するための手段】
本発明は、送信信号とフィードバック信号の差が零となるように歪補償係数を更新し、該歪補償係数を用いて送信信号に歪補償処理を施して増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部における前記差を演算する演算部にフィードバックするフィードバック部、フィードバック信号が前記演算部に到るまでの遅延時間分、送信信号を遅延して前記演算部に入力する遅延回路を備えた送信増幅器である。単独運転時及び並列運転時に前記遅延回路に正確な遅延時間を設定するために、本発明の送信増幅器は、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存する保存部、単独運転時に前記遅延時間ＴＤＳを前記遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を前記遅延回路に設定する遅延時間設定部を備えている。以上のように、保存部と遅延時間設定部を送信増幅器に設けることにより、並列運転起動時であっても単独運転時と同様の高速起動が可能となる。
【００１９】
また、前記設定された遅延時間近傍の狭い範囲をサーチ対象にして正確な遅延時間を決定する遅延時間決定部を設けることにより、遅延時間の調整が必要な場合であっても短時間で正確な遅延時間を決定して（数秒以下）、高速起動が可能になる。
また、送信信号電力を測定する電力測定部と、遅延時間決定前後の送信電力の変動が一定値以上のとき遅延時間決定をやり直すよう制御する制御部とを設けることにより、遅延時間決定精度の低下を防ぐことができる。
また、送信信号の利得を制御する利得可変部と、遅延時間決定に際して、前記利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させる制御部とを設けることにより、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することができる。この場合、遅延時間決定後、低下した利得を徐々に元の利得まで復旧することにより、歪補償を安定に行うことができ不要波の送出を抑えつつ正規の通信状態に速やかに戻すことができる。
【００２０】
【発明の実施の形態】
（Ａ）単独運転構成及び並列運転構成
図１は送信増幅器の単独運転構成図、図２は送信増幅器の並列運転構成図である。
送信増幅器５０は、送信信号処理部５１と増幅部５２で構成され、筐体５３内に収められている。送信信号処理部５１は、歪補償部、ＤＡ／ＡＤ変換器、直交変復調部、周波数変換器（アップコンバータ／ダウンコンバータ）等を備えている。筐体には、送信信号ｘ（ｔ）が入力される第１端子Ｔ１１、送信信号処理部５１の出力信号を送出する第２端子Ｔ１２、増幅部３２に入力する信号を取り込む第３端子Ｔ１３、増幅部３２の出力信号を送出する第４端子Ｔ１４、フィードバック信号ｙ（ｔ）が入力される第５端子Ｔ１５が設けられている。
【００２１】
単独運転には単独運転用送信増幅器外部ユニット６０を使用する。単独運転用送信増幅器外部ユニット６０は、送信増幅器５０の第２、第３端子Ｔ１２，Ｔ１３間を短絡回路６１により直結するための端子Ｔ２１Ｔ２２、送信増幅器５０の出力信号が入力される端子Ｔ２３、送信増幅器の出力信号をアンテナに入力する端子Ｔ２４、方向結合器６２により検出した送信増幅器５０の一部出力信号をフィードバック信号ｙ（ｔ）として送信増幅器の第５端子Ｔ１５に入力する端子Ｔ２５を備えている。
単独運転に際して、送信増幅器５０と単独運転用送信増幅器外部ユニット６０の各端子間を図１に示すように接続して単独運転構成にする。
【００２２】
並列運転に際しては、図２示すように並列運転用送信増幅器外部ユニット７０を用いる。並列運転用送信増幅器外部ユニット７０は、送信増幅器５０Ａ，５０Ｂの第２、第３端子Ｔ１２，Ｔ１３間をアイソレータ、ハイブリッドＨＹＢを介して接続するための端子Ｔ３１〜Ｔ３４、送信増幅器５０Ａ，５０Ｂの出力信号を入力される端子Ｔ３５，Ｔ３６、送信増幅器５０Ａ，５０Ｂの出力信号を合成して出力する端子Ｔ３７、送信増幅器の一部出力信号をフィードバック信号ｙ（ｔ）として送信増幅器５０Ａ，５０Ｂの第５端子Ｔ１５にそれぞれ入力する端子Ｔ３８，Ｔ３９を備えている。
【００２３】
並列運転用送信増幅器外部ユニット７０において、送信増幅器５０Ａ，５０Ｂの送信信号処理部５１、５１から入力する信号は、アイソレータ７１ａ，７１ｂを介してハイブリッドＨＹＢ ７２で合成され、ハイブリッドＨＹＢ ７３で分離されてアイソレータ７４ａ，７４ｂを介して送信増幅器５０Ａ，５０Ｂの増幅部５２に入力する。送信増幅器５０Ａ，５０Ｂの増幅部５２の出力信号はアイソレータ７５ａ，７５ｂを介してハイブリッドＨＹＢ ７６で合成され、端子Ｔ３７よりアンテナに入力される。方向結合器７７，７８により検出された増幅器の合成信号の一部出力信号はフィードバック信号ｙ（ｔ）として送信増幅器５０Ａ，５０Ｂの第５端子Ｔ１５に入力する。アイソレータは、インピーダンスの不整合を防止するために挿入される。片系が故障するとインピーダンスが乱れ、正常な系の増幅器出力が脈動する。アイソレータを挿入すればインピーダンスの不整合が防止され増幅器出力が脈動するのを防止できる。
【００２４】
並列運転に際して、送信増幅器５０Ａ，５０Ｂのうち一方の送信信号処理部５１のみ動作させ、他方の送信信号処理部の動作を停止する。例えば、送信増幅器５０Ａの送信信号処理部５１を動作させるものとすれば、該送信信号処理部５１から出力する信号は、アイソレータ７１ａ、ハイブリッド７２を介してハイブリッド７３に入力し、ここで２分岐されて送信増幅器５０Ａ，５０Ｂの増幅部５２，５２に入力する。送信増幅器５０Ａ，５０Ｂの増幅部５２、５２でそれぞれ増幅された各送信信号はアイソレータ７５ａ，７５ｂを介してハイブリッド７６に入力し、ここで合成されてアンテナより放射されると共に、一部送信信号は方向結合器７７，７８により検出されて送信増幅器５０Ａ，５０Ｂの第５端子Ｔ５にフィードバックされる。
【００２５】
上記、単独運転の遅延時間と並列運転の遅延時間の差分は、線路長の違い、経路上におけるアイソレータ、ハイブリッドの有無に起因する。そこで、この遅延時間の差分ΔＴを予め送信増幅器５０内部に記録しておき、又、送信増幅器５０の製造時に単独運転時の遅延時間ＴＤＳを測定して記録しておき、並列運転時にこれらを加算して遅延回路に設定して起動する。これにより、並列運転時であっても遅延調整は不要となり、単独運転時と同等の高速起動が可能となる。
【００２６】
遅延時間の差分ΔＴの取得法は、
（１）設計時、あるいは試作時において、単独運転と並列運転における遅延時間を測定し、その差を遅延時間差ΔＴとする方法、
（２）アイソレータ１個の遅延時間、ハイブリッド１個の遅延時間及びそれらの個数を用いて遅延時間差ΔＴを計算する方法、
等がある。
【００２７】
（Ｂ）高速遅延時間遅延調整
前記並列運転時の遅延時間（ΔＴ＋ＴＤＳ）はフィードバック信号の正確な遅延時間ではない。このため、厳密に遅延時間を決定して設定するための遅延調整が必要になる。
通常、遅延時間を決定するには、例えば、第１ステップにおいて送信信号とフィードバック信号の時間ずれをＮサンプリング時間単位で順次変更して求め、しかる後、第２ステップにおいて、第１ステップで得られた相関が最大の遅延ずれ近傍の送信信号とフィードバック信号の相関をサンプリング時間単位で遅延ずれを順次変更して求め、相関が最大となる時間ずれに基づいて遅延時間を決定する。しかし、かかる方法では遅延時間を決定するまでに数分から十数分必要になる。
【００２８】
そこで、本発明において、遅延時間決定部は、並列運転時の遅延時間（ΔＴ＋ ＴＤＳ）を第１ステップで得られる相関が最大の遅延ずれとみなし、第１ステップのＮサンプリング時間単位での遅延時間決定を行わず、第２ステップのサンプリング時間単位での遅延時間決定のみを行う。これにより、高速の遅延時間決定が可能となる。なお、かかる高速遅延調整は装置部品の遅延時間ばらつきを吸収するために「単独運転」、「並列運転」に関わらず行うことができる。
【００２９】
（Ｃ）第１実施例の送信信号処理部
図３は第１実施例の送信増幅器における送信信号処理部５１の構成図である。
送信制御部８０は、上位装置より単独運転、並列運転の別を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に運転種別に応じた遅延時間の設定を指示する。遅延時間決定部８１は、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転と並列運転におけるフィードバック信号の遅延時間差ΔＴをメモリＭＥＭに予め保存しているから、制御部８０より上記指示があると、単独運転時には遅延時間ＴＤＳを歪補償部８２の遅延回路８２ｄに設定し、並列運転時には（ＴＤＳ＋ΔＴ）を計算して遅延回路８２ｄに設定する。
【００３０】
歪補償部８２のパワー算出部８２ａは端子Ｔ１１より入力する送信信号ｘ（ｔ）のパワーを算出し、該パワーｐｉ （ｉ＝０〜１０２３）に応じた歪補償係数ｈ（ｐｉ）を歪補償係数テーブル８２ｂより読み出してプリディストーション部８２ｃに入力する。プリディストーション部８２ｃは、送信信号のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号ｘ（ｔ）に歪補償処理（プリディストーション）を施して出力する。
歪補償部８２で歪補償処理を施された信号（実際には複素信号）はディジタル変調部（ＱＭＯＤ）８３に入力する。ディジタル変調部８３は歪補償処理を施された信号の同相成分及び直交成分（Ｉ，Ｑ信号）に直交変調を施し、ＤＡ変換器８４はディジタルの直交変調信号をアナログに変換して周波数変換器８５に入力する。周波数変換器８５は直交変調信号と局部発振信号をミキシングして変調信号周波数を無線周波数にアップコンバートして端子Ｔ１２より出力する。
【００３１】
増幅部５２（図１又は図２）の出力信号はフィードバックされて端子Ｔ１５より周波数変換器８６に入力する。周波数変換器８６は無線周波数を所定周波数信号にダウンコンバートしてＡＤ変換器８７に入力する。ＡＤ変換器８７は該べースバンド信号をディジタルに変換してディジタル直交復調器（ＱＤＥＭ）８８に入力する。ディジタル直交復調部８８は入力信号に直交復調処理を施して送信側におけるべースバンド信号を再現し、フィードバック信号ｙ（ｔ）として歪補償係数更新部８２ｅ内の誤差演算部（図示せず）に入力する。歪補償係数演算部８２ｅは、遅延回路８２ｄで遅延した送信信号ｘ（ｔ）とディジタル直交検波器（ＱＤＥＭ）８８で復調された復調信号（フィードバック信号）ｙ（ｔ）を比較し、その差が零となるように適応制御アルゴリズムに基づいて歪補償係数ｈ（ｐｉ）を演算し、該歪補償係数で歪補償係数テーブル８２ｂの古い係数を更新する。以後、上記動作を繰り返すことにより、送信増幅器の増幅部５２の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
【００３２】
以上の実施例によれば、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転と並列運転時におけるフィードバック信号の遅延時間の差ΔＴを予め保存しているため、単独運転時に遅延時間ＴＤＳを遅延回路８２ｄに設定でき、又、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路８２ｄに設定できるため、単独運転起動時及び並列運転起動時ともに高速起動が可能となる。尚、実施例では単独運転と並列運転時におけるフィードバック信号の遅延時間の差ΔＴを保存したが、（ＴＤＳ＋ΔＴ）を保存することもできる。
以上では遅延回路８２ｄに設定した遅延時間を調整することなく歪補償した場合である。しかし、ΔＴは前述のように、（１）設計時あるいは試作時において、単独運転と並列運転における遅延時間を測定し、その差より遅延時間差ΔＴを計算する、あるいは（２） 送信増幅器の外部に取り付けられるアイソレータ、ハイブリッドの１個当たりの遅延時間及びアイソレータ、ハイブリッドの使用個数を用いて遅延時間差ΔＴを計算する、ものである。又、アイソレータ、ハイブリッドＨＹＢ等の受動回路には遅延量のばらつきがある。以上より、ΔＴはおおよその値であり、正確な遅延時間差ではない。そこで、並列運転時における正確な遅延時間を決定して遅延回路８２ｄに設定することが望ましい（高速遅延調整）。
【００３３】
図４はスライディング相関器を用いた遅延時間決定部８１とその周辺構成図であり、図３と同一部分には同一符号を付している。遅延回路８２ｄはサンプリング周期で到来するデジタルの送信信号ｘ（ｔ）を順次シフトしながら記憶するシフトレジスタＳＦＲ、該シフトレジスタの所定シフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力するセレクタＳＬ１を有している。シフトレジスタＳＦＲのシフト長は最大遅延時間以上となるように定められており、先頭よりｍ番目のシフト位置において送信信号はｍ・Ｔｓ（Ｔｓはサンプリング周期）遅延する。なお、歪補償係数更新部８２ｅのＭＰＬは減算器ＳＢＲの出力信号にステップサイズパラメータμを乗算する乗算部である。
【００３４】
遅延時間決定部８１は、スライディング相関器ＳＣＲ、制御部ＣＴＵ、セレクタＳＬ２、メモリＭＥＭを有している。メモリＭＥＭには、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ、単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴが記憶されている。スライディング相関器ＳＣＲは、所定時間遅延した送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の相関を、１サンプルづつ乗算すると共に乗算結果を積算して演算するもので、乗算器ＭＰ、遅延器ＤＥＬ、それまでの積算値と今回の乗算結果を加算して出力する加算器ＡＤＤで構成されている。セレクタＳＬ２は送信信号ｘ（ｔ）を取り出すシフトレジスタＳＦＲのシフト位置を切り替えることにより、送信信号ｘ（ｔ）のフィードバック信号ｙ（ｔ）に対する時間ずれ（遅延時間）を制御する。制御部ＣＴＵは相関が最大となる遅延時間を求め、遅延回路８２ｄのセレクタＳＬ１に設定する。
【００３５】
図５は並列運転時における高速遅延調整制御の処理フローである。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。
遅延時間決定部８１の制御部ＣＴＵは、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、メモリＭＥＭより単独運転時におけるフィードバック信号の遅延時間ＴＤＳと、単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴを読み出し、並列運転時のフィードバック信号の遅延時間ＴＤＰ′（＝ＴＤＳ＋ΔＴ）を計算し（ステップ１００１）、遅延回路８２ｄのセレクタＳＬ１に設定する（ステップ１００２）。セレクタＳＬ１は、設定された遅延時間ＴＤＰ′に応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
【００３６】
しかる後、遅延時間決定部８１の制御部ＣＴＵは、遅延時間決定制御を開始する。通常、遅延時間を決定するには、第１ステップにおいて送信信号とフィードバック信号の時間ずれをＮサンプリング時間単位で順次変更して求め、しかる後、第２ステップにおいて、第１ステップで得られた相関が最大の遅延ずれ近傍の送信信号とフィードバック信号の相関をサンプリング時間単位で遅延ずれを順次変更して求め、相関が最大となる時間ずれに基づいて遅延時間を決定する。しかし、高速遅延調整制御においては、制御部ＣＴＵは、遅延時間ＴＤＰ′（＝ＴＤＳ＋ΔＴ）を第１ステップで得られる相関が最大の遅延ずれとみなして、第１ステップのＮサンプリング時間単位での遅延時間決定処理を省略し、直ちに、第２ステップのサンプリング時間単位での遅延時間決定処理を行う。すなわち、ステップ１００２で設定された遅延時間ＴＤＰ′を中心にした狭い範囲をサーチ対象に、かつ、１サンプリングクロック刻みで遅延ずれを順次変更して相関を演算し、相関最大となる遅延時間ＴＤＰを決定する（ステップ１００３、１００４）。
【００３７】
相関最大となる遅延時間ＴＤＰが求まれば、制御部ＣＴＵは該遅延時間をメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１に設定する（ステップ１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
以上高速遅延調整制御によれば、遅延回路に設定された遅延時間ＴＤＰ′を中心にした狭いサーチ範囲を対象にして短時間で正確な遅延時間を決定することができ、しかも数秒以下の高速起動が可能になる。
【００３８】
（Ｄ）第２実施例の送信信号処理部
図６は第２実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は送信信号の電力を測定する送信電力測定部９０を設けている点、遅延時間決定前後の電力変動に基づいて遅延時間決定をやり直す点である。
図７は第２実施例の高速遅延調整処理フローである。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示すると共に、送信電力測定部９０により測定された遅延時間決定前の送信信号電力Ｐ１を取得して保存する（ステップ１１００）。
【００３９】
遅延時間決定部８１の制御部ＣＴＵ（図４参照）は、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、図５のステップ１００１〜１００４と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定する。
遅延時間ＴＤＰの決定処理が終了すれば、送信制御部８０は、送信電力測定部９０により測定された遅延時間決定後の送信信号電力Ｐ２を取得し（ステップ１１０１）、遅延時間決定前後の電力変動｜Ｐ１−Ｐ２｜が設定値ＰＴＨ以上であるかチェックする（ステップ１１０２）。｜Ｐ１−Ｐ２｜＞ＰＴＨであれば、決定した遅延時間は正確でないと見なし、ステップ１１００に戻り、遅延時間決定部８１に遅延時間決定のやり直しを指示する。やり直させる理由は、遅延時間決定処理中に送信電力が変化すると遅延時間の精度が低下するからである。
【００４０】
一方、ステップ１１０２において、｜Ｐ１−Ｐ２｜≦ＰＴＨであれば、送信制御部８０は遅延時間決定部８１に、決定した遅延時間ＴＤＰを遅延回路８２ｄに設定するよう指示する。これにより、遅延時間決定部８１の制御部ＣＴＵは遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１１０３）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅの減算器ＳＢＲに入力する。
以上では、電力差が設定値以上であるか否かにより遅延時間決定処理をやり直すか否かを制御したが電力比が設定値以上であるか否かにより遅延時間の決定処理をやり直すようにすることもできる。
第２実施例によれば、遅延時間決定処理中に設定値以上の送信電力変動が発生すれば、再度遅延時間決定処理をやり直すため、高精度に遅延時間を決定して遅延回路に設定でき、歪補償を安定に行うことができる。
【００４１】
（Ｅ）第３実施例の送信信号処理部
図８は第３実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、周波数変換器８５の前段にアッテネータ９１を設け、周波数変換器８６の後段にアッテネータ９２を設けている点である。遅延時間決定制御中は歪補償を行わないため、送信電力が一定値以上の場合には歪が発生して不要波を送出する。そこで、第３実施例では不要波の発生を防止するために、送信信号がひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に送信信号のレベルを減衰する。
【００４２】
図９は第３実施例の高速遅延調整処理フロー、図１０は第３実施例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示すると共に、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。以上ステップ１５０１
遅延時間決定部８１の制御部ＣＴＵ（図４）は、送信制御部８０より並列運転に応じた遅延時間の設定が指示されると、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
【００４３】
しかる後、通信制御部８０はアッテネータ９１、９２の利得を元の値に戻し（ステップ１５０２）、歪補償を開始する。
以上により、第３実施例によれば、図１０に示すように遅延時間決定処理開始時に利得低下制御を行うことにより送信出力を低下して不要波の発生を防止でき、又、遅延時間決定処理終了後に利得を戻して歪補償制御を開始することができる。
以上では、アッテネータを用いて利得を制御したが、可変利得増幅器を用いて利得を制御することもでき、この点は以下の実施例でも同様である。
【００４４】
（Ｆ）第４実施例の送信信号処理部
図１１は第４実施例の送信増幅器における送信信号処理部５１の構成図であり、図３の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、▲１▼送信信号の電力を測定する送信電力測定部９０を設けている点、▲２▼周波数変換器８５の前段にアッテネータ９１を設け、周波数変換器８６の後段にアッテネータ９２を設けている点、である。
遅延時間決定制御中は歪補償を行わないため、送信電力が一定値以上の場合には歪が発生して不要波を送出する。そこで、前述の第３実施例では不要波の発生を防止するために、増幅後の送信信号がひずまないように送信信号のレベルを減衰する。しかし、送信信号を一律に減衰すると、小さい送信信号であると、ますます小さくなって遅延時間決定制御に支障を生じる。第４実施例では送信信号が設定レベル以上の場合のみ減衰制御する。
【００４５】
図１２は第４実施例の高速遅延調整処理フロー、図１３は第４実施例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、送信電力測定部９０により測定された送信信号電力Ｐ１を取得する（ステップ２００１）。ついで、送信信号電力Ｐ１が設定電力以下であるかチェックし（ステップ２００２）、設定値より大きければ、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する（ステップ２００３）。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。なお、ステップ２００２において、送信信号電力Ｐ１が設定電力以下であれば、利得制御はしない。
【００４６】
しかる後、送信制御部８０は、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。これにより、遅延時間決定部８１の制御部ＣＴＵ（図４）は、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
しかる後、通信制御部８０はステップ２００３において利得制御した場合にはアッテネータ９１、９２の利得を元の値に戻し（ステップ２００４）、歪補償を開始する。
以上により、第４実施例によれば、図１３の実線で示すように遅延時間決定処理開始時に電力を測定し、電力が設定電力Ｐｓ以上の場合には、利得低下制御を行うことにより送信出力を低下して不要波の発生を防止でき、遅延時間決定処理終了後に利得を戻して歪補償制御を開始することができる。又、点線で示すように送信信号の電力が設定電力以下の場合には、減衰制御しないから送信信号が小さくなり過ぎることはなく、不要波の発生を防止しつつ遅延時間決定制御ができる。
【００４７】
・第１変形例
第４実施例では送信信号電力が設定電力値Ｐｓ以上の場合、アッテネータ９１に利得α（α＜１）を設定して増幅後の送信信号がひずまない程度に、増幅前に送信信号を減衰しているが、減衰利得αは一定である。このため、送信信号のレベルが大きいと適切なレベルまで減衰せず、送信信号レベルが小さいと、適切なレベル以下になってしまう。そこで、変形例では送信信号のレベルに関係なく適切なレベルとなるように利得を制御する。
【００４８】
図１４は第１変形例の遅延時間決定処理フロー、図１５は第１変形例の利得制御説明図である。
送信制御部８０は、上位装置より並列運転を示す運転種別ＳＰＯと送信開始ＴＳＴが指示されると、送信電力測定部９０により測定された送信信号電力Ｐ１を取得する（ステップ３００１）。ついで、送信信号電力Ｐ１が設定電力Ｐｓ以下であるかチェックし（ステップ３００２）、設定値より大きければ（Ｐ１＞ Ｐｓ）、次式
α＝Ｐｓ／Ｐ１
により利得αを計算し（ステップ３００３）、アッテネータ９１に利得α（α＜１）を設定する。これにより、送信信号はひずまない程度に、且つ、遅延時間決定制御を正確に行える程度に減衰する（ステップ３００４）。また、送信制御部８０は、アッテネータ９２に利得１／αを設定し、アッテネータ９１で減衰した分フィードバック信号を増大するようにする。なお、ステップ３００２において、送信信号電力Ｐ１が設定電力Ｐｓ以下であれば、ゲイン制御しない。
【００４９】
しかる後、送信制御部８０は、遅延時間決定部８１に並列運転に応じた遅延時間の設定を指示する。これにより、遅延時間決定部８１の制御部ＣＴＵ（図４）は、図５と同様の処理を行い、相関最大の遅延時間ＴＤＰを決定し、該遅延時間ＴＤＰをメモリＭＥＭに記憶すると共に遅延回路８２ｄのセレクタＳＬ１（図４）に設定する（ステップ１００１〜１００５）。セレクタＳＬ１は、設定された遅延時間ＴＤＰに応じたシフトレジスタＳＦＲのシフト位置から送信信号を取り出して歪補償係数更新部８２ｅに入力する。
しかる後、通信制御部８０はステップ３００４で利得制御した場合にはアッテネータ９１、９２の利得を元の値に戻し（ステップ３００５）、歪補償を開始する。
以上により、第１変形例によれば、図１５に示すように遅延時間決定処理開始時に電力を測定し、電力Ｐ１が設定電力Ｐｓ以上の場合には、電力Ｐ１に基づいて利得を可変制御して設定電力Ｐｓとなるように制御するから、不要波の発生を防止して、通信の安定性維持、及び電波の品質維持に貢献することができ、しかも、正しく遅延時間決定制御を行うことができる。
【００５０】
・第２変形例
第４実施例及び第１変形例では遅延時間決定後、歪補償開始と同時に利得を元の値に一気に戻したが、一度に電力を戻すと歪補償係数が送信電力に応じた正しい値になっていないため、歪補償制御が安定に行われず歪が発生する。
そこで第２変形例において、送信制御部８０は、第４実施例のステップ２００４及び第１変形例のステップ３００５において、遅延時間決定後、歪補償開始してから、利得を図１６に示すように元の値に徐徐に戻す。このように利得復旧制御を行えば、不要波の発生を防止しつつ利得を元の値に戻すことができる。
【００５１】
（Ｇ）第５実施例の送信信号処理部
図１７は第５実施例の送信増幅器における送信信号処理部５１の構成図、図１８は第５実施例の利得制御説明図であり、図１１の第４実施例と同一部分には同一符号を付している。第４実施例と異なる点は、▲１▼歪検出部９３をを設けている点、▲２▼利得を元の値に戻す際、歪が一定値以下に下がったことを検出しながら利得をステップ状に少しずつ元の値に戻す制御を行う点である。
【００５２】
歪検出部９３はＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）を検出する。送信制御部８０は該ＡＣＰＲが設定値以下であれば歪が小さくなって隣接漏洩電力が小さくなったと判定できる。そこで、第４実施例のステップ２００４及び第１変形例のステップ３００５において、通信制御部８０は、遅延時間決定後に歪補償開始してから歪が小さくなる毎に利得を少し戻し、再度歪補償制御により歪が一定値以下に下がったことを検出したら利得を少し戻すことを繰り返し、最終的に元の利得まで戻す。
第５実施例によれば、図１８に示すように歪が小さくなる毎にステップ状に利得を戻すため、不要波の発生を防止しつつ利得を元の値に戻すことができ、電波の品質維持に貢献できる。
【００５３】
（Ｈ）全体の制御
図１９は本発明の送信信号処理部５１（図１１参照）の全体の制御処理フローである。 通信制御部８０は上位からの指示データに基づいて送信電力器が単独運転構成であるか、並列運転構成であるか判断し（ステップ４００１）、単独運転構成であれば、遅延時間決定部８１は単独運転時におけるフィードバック信号の遅延時間ＴＤＳを遅延回路８２ｄに設定し（ステップ４００２）、並列運転構成であれば並列運転時におけるフィードバック信号の遅延時間（ＴＤＳ＋ΔＴ）を遅延回路８２ｄに設定する（ステップ４００３）。
【００５４】
ついで、送信信号電力Ｐ１を測定し（ステップ４００４）、該送信信号電力Ｐ１が設定電力値Ｐｓより大きいかチェックし（ステップ４００５）、大きければ送信信号の利得を低下する（ステップ４００６）。しかる後、高速遅延調整処理を行い（ステップ４００７）、遅延時間決定後、送信信号電力Ｐ２を測定し（ステップ４００８）、 電力変化量｜Ｐ１−Ｐ２｜が設定値以上かチェックし（ステップ４００９）、以上であればステップ４００４以降の処理を行って遅延時間決定をやり直す。一方、電力変化量｜Ｐ１−Ｐ２｜が設定値以下であれば、歪補償制御を開始する（ステップ４０１０）、。ついで、ステップ４００６の利得低下制御を行ったかチェックし（ステップ４０１１）、利得低下制御をしなければ、通常の運用動作を開始する（ステップ４０１２）。しかし、利得低下制御を実行していれば、利得を元の値に一気に、あるいは徐徐に、あるいはステップ状に戻し（ステップ４０１３）、通常の運用動作を開始する（ステップ４０１２）。
【００５５】
・付記
（付記１）送信信号とフィードバック信号の差が零となるように歪補償係数を更新し、該歪補償係数を用いて送信信号に歪補償処理を施して増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部における前記差を演算する演算部にフィードバックするフィードバック部、フィードバック信号が前記演算部に到るまでの遅延時間分、送信信号を遅延して前記演算部に入力する遅延回路を備えた送信増幅器において、
送信増幅器の単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存する保存部、
単独運転時に前記遅延時間ＴＤＳを前記遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を前記遅延回路に設定する遅延時間設定部、
を有することを特徴とする送信増幅器。
（付記２） 前記設定された遅延時間近傍の狭い範囲をサーチ対象にして正確な遅延時間を決定する遅延時間決定部、
を備え、前記遅延時間設定部は該決定した遅延時間を前記遅延回路に再設定する、
ことを特徴とする付記１記載の送信増幅器。
（付記３） 送信信号電力を測定する電力測定部、
遅延時間決定前後の送信電力の変動が一定値以上のとき遅延時間決定をやり直すよう制御する制御部、
を有することを特徴とする付記２記載の送信増幅器。
（付記４） 送信信号の利得を制御する利得可変部、
遅延時間決定に際して、前記利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させる制御部、
を有することを特徴とする付記２記載の送信増幅器。
（付記５） 送信信号電力を測定する電力測定部、
を備え、前記制御部は遅延時間決定時における送信電力が設定値以下の時は利得低下制御を行わない、
ことを特徴とする付記４記載の送信増幅器。
（付記６） 送信信号電力を測定する電力測定部、
を備え、前記制御部は遅延時間決定時における送信電力に基づいて利得低下量を決定する、
ことを特徴とする付記４記載の送信増幅器。
（付記７） 前記制御部は、遅延時間決定後、低下した利得を徐々に元の利得まで復旧する、
ことを特徴とする付記４乃至６記載の送信増幅器。
（付記８） 歪補償制御が収束したことを検出する検出部を備え、
前記制御部は、遅延時間決定後に歪補償制御を開始し、歪み補償制御が収束したら利得を一定量戻し、再び歪み補償制御が収束したらまた利得を戻すことを繰り返すことにより、最終的に元の利得まで戻す、
ことを特徴とする付記４乃至６記載の送信増幅器。
【００５６】
【発明の効果】
以上本発明によれば、単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存しておき、単独運転時に前記遅延時間ＴＤＳを遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を遅延回路に設定するようにしたから、並列運転起動時であっても単独運転時と同様の高速起動が可能となる。又、本発明によれば、遅延回路に設定された遅延時間を中心にした狭いサーチ範囲を対象にして正確な遅延時間を決定するようにしたから、遅延時間の調整が必要な場合であっても短時間で正確な遅延時間を決定して（数秒以下）、高速起動が可能になる。
【００５７】
又、本発明によれば、遅延時間決定前後の送信電力変動が一定値以上のとき遅延時間決定をやり直すようにしたから、遅延時間決定精度の低下を防ぐことができる。
又、本発明によれば、遅延時間決定に際して、利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させるようにしたから、遅延時間決定時における不要波の送出を防止して通信の安定性維持、及び電波の品質維持に貢献することができる。
又、本発明によれば、遅延時間決定後、低下した利得を徐々に元の利得まで復旧することにより、歪補償を安定に行うことができ不要波の送出を抑えつつ正規の通信状態に速やかに戻すことができる。
【図面の簡単な説明】
【図１】送信増幅器の単独運転構成図である。
【図２】送信増幅器の並列運転構成図である。
【図３】第１実施例の送信増幅器における送信信号処理部の構成図である。
【図４】スライディング相関器を用いた遅延時間決定部とその周辺構成図である。
【図５】並列運転時における高速遅延調整制御の処理フローである。
【図６】第２実施例の送信増幅器における送信信号処理部の構成図である。
【図７】第２実施例の高速遅延調整処理フローである。
【図８】第３実施例の送信増幅器における送信信号処理部の構成図である。
【図９】第３実施例の高速遅延調整処理フローである。
【図１０】第３実施例の利得制御説明図である。
【図１１】第４実施例の送信増幅器における送信信号処理部の構成図である。
【図１２】第４実施例の高速遅延調整処理フローである。
【図１３】第４実施例の利得制御説明図である。
【図１４】第１変形例の遅延時間決定処理フローである。
【図１５】第１変形例の利得制御説明図である。
【図１６】第２変形例の利得制御説明図である。
【図１７】第５実施例の送信増幅器における送信信号処理部の構成図である。
【図１８】第５実施例の利得制御説明図である。
【図１９】本発明の全体の制御処理フローである。
【図２０】従来の無線機における送信装置の一例を示すブロック図である。
【図２１】送信増幅器の入出力特性及び周波数スペクトラムである。
【図２２】歪補償機能を備えた送信装置のブロック図である。
【図２３】適応ＬＭＳによる歪補償処理の説明図である。
【図２４】遅延時間決定処理説明図である。
【図２５】送信増幅器の単独運転構成図である。
【図２６】送信増幅器の並列運転構成図である。
【符号の説明】
５１ 送信信号処理部
８０ 送信制御部
８１ 遅延時間決定部
８２ 歪補償部
８２ｄ 遅延回路
Claims (5)
- 送信信号とフィードバック信号の差が零となるように歪補償係数を更新し、該歪補償係数を用いて送信信号に歪補償処理を施して増幅器の歪を補償する歪補償部、歪補償を施された送信信号を増幅する増幅器、該増幅器の出力信号を歪補償部における前記差を演算する演算部にフィードバックするフィードバック部、フィードバック信号が前記演算部に到るまでの遅延時間分、送信信号を遅延して前記演算部に入力する遅延回路を備えた送信増幅器において、
送信増幅器の単独運転時におけるフィードバック信号の遅延時間ＴＤＳ及び送信増幅器の単独運転時と並列運転時におけるフィードバック信号の遅延時間差ΔＴあるいは（ＴＤＳ＋ΔＴ）を予め保存する保存部、
単独運転時に前記遅延時間ＴＤＳを前記遅延回路に設定し、並列運転時に（ＴＤＳ＋ΔＴ）を前記遅延回路に設定する遅延時間設定部、
を有することを特徴とする送信増幅器。 - 前記設定された遅延時間近傍の狭い範囲をサーチ対象にして正確な遅延時間を決定する遅延時間決定部、
を備え、前記遅延時間設定部は該決定した遅延時間を前記遅延回路に再設定する、
ことを特徴とする請求項１記載の送信増幅器。 - 送信信号電力を測定する電力測定部、
遅延時間決定前後の送信電力の変動が一定値以上のとき遅延時間決定をやり直すよう制御する制御部、
を有することを特徴とする請求項２記載の送信増幅器。 - 送信信号の利得を制御する利得可変部、
遅延時間決定に際して、前記利得可変部を制御して送信信号の利得を低下させ、遅延時間決定後、送信信号の利得を元に復旧させる制御部、
を有することを特徴とする請求項２記載の送信増幅器。 - 前記制御部は、遅延時間決定後、低下した利得を徐々に元の利得まで復旧する、
ことを特徴とする請求項４記載の送信増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170767A JP3872726B2 (ja) | 2002-06-12 | 2002-06-12 | 送信増幅器 |
| US10/345,024 US6744315B2 (en) | 2002-06-12 | 2003-01-15 | Transmission amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170767A JP3872726B2 (ja) | 2002-06-12 | 2002-06-12 | 送信増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015769A true JP2004015769A (ja) | 2004-01-15 |
| JP3872726B2 JP3872726B2 (ja) | 2007-01-24 |
Family
ID=29727772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170767A Expired - Fee Related JP3872726B2 (ja) | 2002-06-12 | 2002-06-12 | 送信増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6744315B2 (ja) |
| JP (1) | JP3872726B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531414A (ja) * | 2004-03-25 | 2007-11-01 | オプティクロン・インコーポレーテッド | 電力増幅器におけるモデルに基づく歪み低減 |
| WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
| JP2009261002A (ja) * | 2009-08-03 | 2009-11-05 | Fujitsu Ltd | 基地局 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168931A (ja) * | 2001-12-04 | 2003-06-13 | Nec Corp | 歪補償回路 |
| JP3970177B2 (ja) * | 2002-12-26 | 2007-09-05 | パナソニック モバイルコミュニケーションズ株式会社 | 無線通信装置 |
| JP3999232B2 (ja) * | 2004-04-07 | 2007-10-31 | 株式会社日立国際電気 | 増幅装置 |
| KR20090113915A (ko) * | 2007-03-06 | 2009-11-02 | 미쓰비시덴키 가부시키가이샤 | 무선 통신 시스템 |
| JP5233651B2 (ja) * | 2008-12-18 | 2013-07-10 | 富士通株式会社 | 歪補償装置及び方法 |
| JP2010154042A (ja) * | 2008-12-24 | 2010-07-08 | Sumitomo Electric Ind Ltd | 歪補償回路 |
| JP5338378B2 (ja) * | 2009-03-02 | 2013-11-13 | 富士通株式会社 | 歪補償装置及び方法 |
| JP5673238B2 (ja) * | 2011-03-10 | 2015-02-18 | 富士通株式会社 | 電力増幅装置、送信機及び電力増幅装置制御方法 |
| US8564368B1 (en) * | 2012-04-11 | 2013-10-22 | Telefonaktiebolaget L M Ericsson | Digital Predistorter (DPD) structure based on dynamic deviation reduction (DDR)-based volterra series |
| JP2015026968A (ja) * | 2013-07-26 | 2015-02-05 | 富士通株式会社 | 歪補償装置および歪補償方法 |
| KR102188306B1 (ko) * | 2014-09-02 | 2020-12-08 | 삼성전자주식회사 | 통신 시스템에서 패킷 전송 방법 및 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3590571B2 (ja) * | 2000-08-30 | 2004-11-17 | 株式会社日立国際電気 | 歪補償装置 |
-
2002
- 2002-06-12 JP JP2002170767A patent/JP3872726B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/345,024 patent/US6744315B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531414A (ja) * | 2004-03-25 | 2007-11-01 | オプティクロン・インコーポレーテッド | 電力増幅器におけるモデルに基づく歪み低減 |
| JP4909261B2 (ja) * | 2004-03-25 | 2012-04-04 | ネットロジック・マイクロシステムズ・インコーポレーテッド | 電力増幅器におけるモデルに基づく歪み低減 |
| WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
| JPWO2008155819A1 (ja) * | 2007-06-19 | 2010-08-26 | 富士通株式会社 | 電力増幅制御装置 |
| JP2009261002A (ja) * | 2009-08-03 | 2009-11-05 | Fujitsu Ltd | 基地局 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3872726B2 (ja) | 2007-01-24 |
| US20030231058A1 (en) | 2003-12-18 |
| US6744315B2 (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3857652B2 (ja) | 歪補償装置 | |
| JP3875707B2 (ja) | 歪補償装置 | |
| US8933752B2 (en) | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus | |
| JP4786644B2 (ja) | 歪補償装置 | |
| JP4417174B2 (ja) | プリディストータ | |
| US8022763B2 (en) | Amplifier failure detection apparatus | |
| US7333561B2 (en) | Postdistortion amplifier with predistorted postdistortion | |
| EP1560329A1 (en) | Digital predistorter using power series model | |
| JP4255361B2 (ja) | 歪み補償増幅器 | |
| JP5811929B2 (ja) | 無線装置、歪補償方法、及び歪補償プログラム | |
| EP2202879B1 (en) | A predistortion apparatus and predistortion method | |
| JP5060532B2 (ja) | べき級数型プリディストータ、べき級数型プリディストータの制御方法 | |
| WO2000074232A1 (fr) | Amplificateur de compensation de distorsion du type predistorsion | |
| JP3872726B2 (ja) | 送信増幅器 | |
| US20110274210A1 (en) | Time alignment algorithm for transmitters with eer/et amplifiers and others | |
| JP5049562B2 (ja) | 電力増幅器 | |
| US7391822B2 (en) | Method and apparatus for estimating a sample delay between a transmission signal and a feedback signal in a mobile communication system, and a base station transmitter using the same | |
| JP2004165900A (ja) | 通信装置 | |
| JP2003078451A (ja) | 増幅装置 | |
| JP2001284976A (ja) | アダプティブプリディストーション歪補償方法及び装置 | |
| JP3867583B2 (ja) | 非線形歪み補償装置及びその方法並びにプログラム | |
| JP2003078359A (ja) | 増幅装置 | |
| KR100939882B1 (ko) | 왜곡 보상 장치 | |
| JP2006279775A (ja) | 歪み補償装置及び歪み補償方法 | |
| JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |