JP2007531414A

JP2007531414A - 電力増幅器におけるモデルに基づく歪み低減

Info

Publication number: JP2007531414A
Application number: JP2007505189A
Authority: JP
Inventors: バトルーニ・ロイ・ジー．
Original assignee: Optichron Inc
Current assignee: Optichron Inc
Priority date: 2004-03-25
Filing date: 2005-03-24
Publication date: 2007-11-01
Anticipated expiration: 2025-03-24
Also published as: AU2005228156B2; US8330540B2; EP1735906A4; US20050212596A1; KR20070026478A; CA2560281A1; US20090021304A1; AU2005228156A1; WO2005094537A3; US7688139B2; JP4909261B2; WO2005094537A2; US8248159B2; US20120046925A1; US7429892B2; US20100141490A1; EP1735906A2; CN101061633A; CN101061633B

Abstract

【課題】
【解決手段】信号処理方法を開示する。この方法は、デジタル信号を生成するステップと、デジタル信号をアナログ信号に変換するステップと、歪みを有する増幅されたアナログ信号を生成するステップと、を備える。更に、その方法は、増幅されたアナログ信号を、或るサンプルレートでフィードバックデジタル信号に変換するステップと、歪みのモデルをフィードバックデジタル信号に基づいて更新するステップと、を備える。
【選択図】図１Ａ

Description

関連出願の説明：
本願は、参照により本明細書に組み込まれる米国仮特許出願第６０／５５６６５８号（代理人整理番号ＯＰＴＩＰ００９＋、POWER AMPLIFIER LINEARIZING SYSTEM、２００４年３月２５日提出）に基づく優先権を主張するものである。

電力増幅器（パワーアンプリファイア）の設計においては、線形性、高効率、低価格、高出力等の諸元を含む多くの要素の互いのバランスをとらなければならない。例えば、参照により本明細書に組み込まれる、TongchoiらによるLUMPED ELEMENT BASED DOHERTY POWER AMPLIFIER TOPOLOGY IN CMOS PROCESS（IEEE Int. Symp. Circuits and Systems、２００３年５月、４４５〜４４８ページ）に記述されるドハティ型（Doherty-type）電力増幅器は低価格で高い電力効率を提供し得るが、非線形であり得る。線形性の向上は増幅器の能動的補償により図ることができ、そこでは増幅器の実際の出力と所望の出力との差の計測が行われる。実際の出力と所望の出力との差の計測は、高品質、高速、それゆえ、高価な部品を必要とする。高品質、高速で高価な部品を必要とせずに電力増幅器の線形性を向上させることは有益である。

本発明の各種実施形態を以下の詳細な説明及び添付図面により明らかにする。

本発明は処理、装置、システム、組成物、コンピュータ可読の記憶媒体等のコンピュータ可読の媒体、あるいはプログラムの指示が光学的または電子的な通信回線を通じて送信されるコンピュータネットワーク等の様々な形により実施することができる。本明細書では、これらの実装あるいは本発明が取り得るその他のあらゆる形を技術と称する。タスクを行うために構成されていると説明されるプロセッサやメモリ等の構成要素には、一定の時間にタスクを行うために一時的に構成される一般的な構成要素や、タスクを行うために製造される特定の構成要素が含まれる。全般に、開示された処理の工程の順序は本発明の範囲内で変更することも可能である。

本発明の一以上の実施形態を、本発明の原理を示す添付図面に基づき以下詳細に説明する。本発明をこれらの実施形態に関連付けて説明するが、本発明はいかなる実施形態にも限定されるものではない。発明の範囲は特許請求の範囲によってのみ限定されるものであり、本発明は様々な代替例、変形例、等価物を包含するものである。本発明の十分な理解を提供するために、多くの具体的な詳細を以下説明する。これらの詳細は例示的であり、本発明はこれら具体的な詳細の一部または全部を用いずに、特許請求の範囲に従って実施され得る。本発明が必要以上に不明瞭にならないように、本発明に係る技術分野における公知の技術の詳細な説明は省略する。

電力増幅器（パワーアンプリファイア）におけるモデルに基づく歪み低減を開示する。電力増幅器により導入される歪みは、歪みを予め補正する信号を増幅器の入力へ加えることにより低減することができる。モデルは、歪みを、電力増幅器の入力チャネルの帯域幅まで低減することができる。この帯域幅は、デジタル／アナログ変換器を含み得る入力チャネル内の構成要素により制限される。モデルパラメータを、フィードバック情報を元に低い更新速度（更新レート）で生成することができるので、この構成におけるフィードバックチャネルは、実質的に低い帯域幅要件を有することが可能である。

図１Ａは、電力増幅器の入出力振幅特性の実施形態を示す図である。図示の例では、電力増幅器の理想的な線形性が曲線１００により表示されている。この曲線１００では、入力振幅と出力振幅との間は、線形関係にある。曲線１０２は、非線形の電力増幅器を表しており、入力振幅と出力振幅との間は、非線形関係にある。

図１Ｂは、電力増幅システムの入出力位相特性の実施形態を示す図である。図示の例では、電力増幅システムの理想的な線形性が曲線１０４により表示されている。この曲線１０４では、入力位相と出力位相との間は、線形関係にある。曲線１０６は、非線形の電力増幅システムを表しており、入力位相と出力位相との間は、非線形関係にある。

図２は電力増幅器の実施形態を示す図である。電力増幅システム２００はデジタル／アナログ変換器２０２とアナログ増幅器２０４とを備える。入力デジタル信号（ν_n）がデジタル／アナログ変換気２０２へ入力される。次に、その信号はアナログ増幅器２０４へ送信され、アナログ出力信号（ω_n）として出力される。いくつかの実施形態では、アナログ増幅器２０４は独自の非線形補償を備える。

図３は電力増幅システムの実施形態を示す図である。電力増幅システム３１０は、デジタル信号処理部３００と、デジタル／アナログ変換器３０２と、アナログ増幅器３０４と、アナログ／デジタル変換器３０６と、を備える。入力デジタル信号（ν_n）がデジタル信号処理部３００に入力され、デジタル信号処理部３００は、歪みの元３０８から発生する歪みを、信号を予め補正することにより修正する。歪みの元３０８は、デジタル／アナログ変換器３０２と、アナログ増幅器３０４とを含む。デジタル信号処理部３００は、信号をデジタル／アナログ変換器３０２へ出力する。その信号はアナログ増幅器３０４へ送信され、アナログ出力信号（ω_n）として出力される。その出力信号はアナログ／デジタル変換器３０６にも送信され、フィードバック信号（φ_n）が作成される。このフィードバック信号（φ_n）はデジタル信号処理部３００へ送信される。いくつかの実施形態では、アナログ／デジタル変換器３０６の変換速度（コンバージョンレート）は選択可能である。いくつかの実施形態では、アナログ／デジタル変換器３０６の変換速度はデジタル／アナログ変換器３０２の変換速度よりも大幅に低い。いくつかの実施形態では、アナログ／デジタル変換器３０６の変換速度は出力信号（ω_n）の歪みの帯域幅よりも低い。

図４は、電力増幅システムの実施形態を示す図である。電力増幅システム４１４は、デジタル信号処理部４００と、デジタル／アナログ変換器４０２と、アップシフト４０４と、アナログ増幅器４０６と、ダウンシフト４０８と、アナログ／デジタル変換器４１０と、を備える。入力デジタル信号（ν_n）がデジタル信号処理部４００に入力され、デジタル信号処理部４００は、歪みの元４１２から発生する歪みを、信号を予め補正することにより修正する。歪みの元４１２は、デジタル／アナログ変換器４０２と、アップシフト４０４と、アナログ増幅器４０６とを含む。デジタル信号処理部４００は、デジタル／アナログ増幅器４０２へ信号を出力する。その信号はアップシフト４０４に送信され、アップシフト４０４は、その信号を高い周波数帯域にアップシフトする。その信号はアナログ増幅器４０６へ送信され、アナログ出力信号（ω_n）として出力される。出力信号はダウンシフト４０８へも送信され、ダウンシフト４０８は、その信号を低い周波数にダウンシフトする。その信号はアナログ／デジタル変換器４１０へ送信され、フィードバック信号（φ_n）が作成される。このフィードバック信号（φ_n）はデジタル信号処理部４００へ送信される。いくつかの実施形態では、信号のアップシフトは信号を異なった高い周波数に変調することを含み、信号のダウンシフトは信号を異なった低い周波数に復調することを含む。

図５は、電力増幅システムにおける歪みを低減するためにデジタル信号を予め補正する信号処理システムの実施形態を示す図である。入力デジタル信号（ν_n）がデジタル信号処理部５００に入る。その入力デジタル信号（ν_n）はモデル５０２へ送信され、モデル５０２は、電力増幅システムの非線形歪みに類似（相似）するように合わせられた（フィットされた）信号を算出する。モデルによって算出された信号は、入力デジタル信号（ν_n）と共に総和ノード５０６へ送信され、予め補正されたデジタル信号が作成される。予め補正されたデジタル信号は、入力デジタル信号（ν_n）から、結果的な電力システムの歪みを除いたものである。これにより、電力増幅システムの出力における歪みが低減される。各種の実施形態では、モデルによって算出された信号は、信号の減算や信号の反転（インバート）や信号の位相のシフトや他の適切な技術といった種々の方法で、入力デジタル信号（ν_n）から除去される。誤差算出部５０８は、入力デジタル信号（ν_n）およびフィードバックデジタル信号（φ_n）に基づき、誤差信号を算出する。その誤差信号はモデルアダプタ５１０に入力される。モデルアダプタ５１０は、入力デジタル信号（ν_n）を前提として電力増幅システムの歪みを算出できるモデルを作成する。いくつかの実施形態では、モデルアダプタ５１０は、モデルを算出するために最小二乗適合を用いる。いくつかの実施形態では、モデルアダプタ５１０は、モデルを算出するために再帰的最小二乗適合を用いる。モデルアダプタ５１０は、モデルパラメータをモデル５０２へ供給する。いくつかの実施形態では、モデルパラメータは選択可能な速度（レート）で更新される。いくつかの実施形態では、モデルは、デジタル／アナログ変換器の変換速度（コンバージョンレート）の半分の周波数までの帯域幅で、歪みを修正する。したがって、標準的なフィードバック修正方法を用いる場合に予期されるような、フィードバックデジタル信号のサンプル速度（レート）の半分より高い周波数における、増幅されたアナログ出力信号における歪みを、低減することができる。

いくつかの実施形態では、モデルアダプタは、誤差信号を最小化することにより歪みのモデルを適合させる。いくつかの実施形態では、モデルはメモリ効果（記憶効果）を含む。いくつかの実施形態では、モデルは有限インパルス応答フィルタあるいは無限インパルス応答フィルタであってもよい。いくつかの実施形態では、モデルは非線形フィルタである。いくつかの実施形態では、そのフィルタは、参照することにより本明細書に組み込まれる米国特許出願第１１／０６１８５０号（代理人整理番号ＯＰＴＩＰ００６、LOW-COMPLEXITY NONLINEAR FILTERS、２００５年２月１８日提出）に記述されるような、線形要素（リニアピース（linear pieces））（複数）を有する低複雑度（low-complexity）の非線形フィルタである。この非線形フィルタの基礎となるのは非線形関数である：

これは、

とすれば、以下のように提供（インプリメント）される。

これは、以下と１対１関係にある

これは、入力変数の非線形関数として変化する「重み」すなわち

を用いた入力変数Ｙ_nの「一次」結合を形成する。全体のフィルタは、

を重みとして利用したベクトルＹ_nの要素の時間ｎにおける「一次」結合を含んでいる。このフィルタリングの構成は、非線形チャンネルは時定数が入力ベクトルの関数である線形チャンネルと同等である（チャンネルを非線形にさせる効果による）、という我々の解釈に適合するように特に設計されている。

非線形フィルタの実装（インプリメント）は、非常に複雑な非線形歪み関数をエミュレートする強力な能力を維持しつつ乗算の数を減らすような、低複雑度の形で行うことができる。複雑度の低減は、コストを下げ、電力消費を減らし、雑音を減らす。非線形フィルタの低減された複雑度は、非線形係数が以下の形で演算される際に、乗算の要求を除去する：

以下のように表せば

以下のようになる。

この数式は、事実上、係数演算において乗算を必要としない（各ｃ_jβ_jの積は予め演算され１つの係数として保存される）。この形式は、各係数が最高でもフィルタ入力ベクトルＹ_nの要素の一乗で乗算されるので、一次非線形フィルタと呼ばれる。いくつかの実施形態では、モデルは二次非線形フィルタを使用する：

この数式では、各係数は入力ベクトル要素の非線形関数であり、各係数は、要素の二乗あるいは２つの要素のクロスプロダクトで乗算される。いくつかの実施形態では、要素の、または、２つの要素のクロスプロダクトの関数である出力を許容する二次非線形フィルタは以下のようになる。

いくつかの実施形態では、非線形フィルタは、ゼロ次のカタストロフィックフィルタ(catastrophic filter)である：

いくつかの実施形態では、より高い次数の非線形フィルタの実装（インプリメンテーション）も利用可能であり、さらに一次および二次の非線形フィルタの組み合わせも利用可能である。

図６は誤差算出部の実施形態を示す図である。誤差算出部６００は、入力として、ａ）入力デジタル信号（ν_n）と、ｂ）フィードバックデジタル信号（φ_n）とを有する。誤差算出部６００は、二つの入力の差を求めることにより誤差信号を算出する。いくつかの実施形態では、デジタル信号（ν_n）は、総和ノード６０２によりフィードバックデジタル信号（φ_n）から減算される。いくつかの実施形態では、フィードバックデジタル信号（φ_n）が総和ノード６０２によりデジタル信号（ν_n）から減算される。フィードバックデジタル信号（φ_n）が入力デジタル信号（ν_n）と同じであるならば、誤差信号はゼロである。

図７は、電力増幅システムにおける歪みを低減するためにデジタル信号を予め補正する信号処理システムの実施形態を示す図である。入力デジタル信号（ν_n）がデジタル信号処理部７００に入る。入力デジタル信号（ν_n）はモデル７０２に送信され、モデル７０２は、電力増幅システムの非線形歪みに類似（相似）するように合わせられた（フィットされた）信号を算出する。モデルによって算出された信号は、入力デジタル信号（ν_n）と共に総和ノード７０６へ送信され、予め補正されたデジタル信号が作成される。予め補正されたデジタル信号は、入力デジタル信号（ν_n）から、結果的な電力システムの歪みを除いたものである。これにより、電力増幅システムの出力における歪みが低減される。各種の実施形態では、モデルによって算出された信号は、信号の減算や信号の反転（インバート）や信号の位相のシフトや他の適切な技術といった種々の方法で、入力デジタル信号（ν_n）から除去される。誤差算出部７１０は、予め補正されたデジタル信号およびフィードバックデジタル信号（φ_n）に基づき、誤差信号を算出する。その誤差信号はモデルアダプタ７０８に入力される。モデルアダプタ７０８は、入力デジタル信号（ν_n）を前提として電力増幅システムの歪みを算出可能なモデルを作成する。いくつかの実施形態では、そのモデルは適応的（アダプティブ）である。いくつかの実施形態では、モデルアダプタ７０８は最小二乗適合を用いて、誤差信号を可能な限りゼロに近づけることによりモデルを算出する。いくつかの実施形態では、モデルアダプタ７０８は再帰的最小二乗適合を用いて、誤差信号を可能な限りゼロに近づけることによりモデルを算出する。モデルアダプタ７０８は、モデルパラメータをモデル７０２と誤差算出部７１０とへ供給する。

図８は、誤差算出部の実施形態を示す図である。誤差算出部８００は入力として、ａ）予め補正されたデジタル信号と、ｂ）フィードバックデジタル信号（φ_n）と、ｃ）モデルアダプタ出力とを有する。誤差算出部８００は、フィードバックデジタル信号（φ_n）と、予め補正されたデジタル信号およびモデル処理された予め補正されたデジタル信号の和と、の差を求めることにより、誤差信号を算出する。いくつかの実施形態では、総和ノード８０４により作成された、予め補正されたデジタル信号およびモデル処理された予め補正されたデジタル信号の和は、総和ノード８０６によりフィードバックデジタル信号（φ_n）から減算される。予め補正されたデジタル信号およびモデル処理された予め補正されたデジタル信号の和は、入力デジタル信号（ν_n）とほぼ同等である。フィードバックデジタル信号（φ_n）も、事前の補正により打ち消されなかった（キャンセルされなかった）歪みを入力デジタル信号（ν_n）に加えたものとほぼ同等である。したがって、フィードバックデジタル信号（φ_n）からその和を減算することにより、事前の補正により打ち消されなかった（キャンセルされなかった）歪みに比例する誤差信号が得られる。

いくつかの実施形態では、フィードバックデジタル信号（φ_n）は、総和ノード８０４によって作成された、予め補正されたデジタル信号およびモデル処理された予め補正されたデジタル信号の和から、総和ノード８０６によって減算される。フィードバック誤差信号の全体的な符号（サイン）は、誤差信号をゼロにする上で重大なものではない。いくつかの実施形態では、二つの信号の減算処理は、一方の信号の位相を１８０度シフトさせ、これを他方の信号に加えることで達成される。いくつかの実施形態では、二つの信号の減算処理は、一方の信号を反転（インバート）し、これを他方の信号に加えることで達成される。

図９は、誤差算出部の実施形態を示す図である。誤差算出部９００は入力として、ａ）予め補正されたデジタル信号と、ｂ）フィードバックデジタル信号（φ_n）と、ｃ）モデルアダプタ出力とを有する。誤差算出部９００は、モデル処理されたフィードバックデジタル信号（φ_n）と、フィードバックデジタル信号（φ_n）および予め補正されたデジタル信号の差と、の差を求めることにより誤差信号を算出する。

いくつかの実施形態では、フィードバックデジタル信号（φ_n）と予め補正されたデジタル信号の逆の値（インバース）との差は、予め補正されたデジタル信号の逆の値（インバース）をフィードバックデジタル信号（φ_n）に加えることにより達成される。いくつかの実施形態では、モデル処理されたフィードバックデジタル信号（φ_n）は、フィードバックデジタル信号（φ_n）を予め補正されたデジタル信号から減算する総和ノード９０４の出力から、総和ノード９０６内で減算される。いくつかの実施形態では、誤差信号の全体的な符号（サイン）は重要でないので、総和の符号は異なっている。

総和ノード９０４の出力は、予め補正されたデジタル信号をフィードバックデジタル信号（φ_n）から減算したもの、すなわち、残留歪み（補正されていない）を伴う入力デジタル信号を、モデル化された歪みが減算された入力デジタル信号から減算したものである。これは、モデル化された歪みを残留歪みに加算したものを、総和ノード９０４の出力に生じさせる。モデル処理されたフィードバックデジタル信号は、総和ノード９０４の出力から減算される。そのモデル処理されたフィードバックデジタル信号は、モデル処理された入力デジタル信号（ν_n）と、モデル処理された残留歪み（他の信号に比べ顕著に小さい）とである。したがって、総和ノード９０６の出力は、おおよそ、総和ノード９０４の出力からモデル処理され入力されたデジタル入力信号（ν_n）を引いたものであり、これは、モデル処理され入力されたデジタル入力信号（ν_n）に、残留歪みを加え、入力されたデジタル入力信号（ν_n）を引いたものである。これは、残留歪みに比例する誤差信号を、総和ノード９０６の出力に生じさせる。

以上、理解を明確にする目的で上記の実施形態をある程度詳細に説明してきたが、本発明は上記の詳細に限定されるものではない。本発明は様々な形で実施され得る。開示した実施形態は例示的であり限定的なものではない。

電力増幅器の入出力振幅特性の実施形態を示す図である。電力増幅システムの入出力位相特性の実施形態を示す図である。電力増幅システムの実施形態を示す図である。電力増幅システムの実施形態を示す図である。電力増幅システムの実施形態を示す図である。電力増幅システムにおける歪みを低減するデジタル信号を予め補正する信号処理システムの実施形態を示す図である。誤差算出部の実施形態を示す図である。電力増幅システムにおける歪みを低減するデジタル信号を予め補正する信号処理システムの実施形態を示す図である。誤差算出部の実施形態を示す図である。誤差算出部の実施形態を示す図である。

Claims

信号処理方法であって、
デジタル信号を生成するステップと、
前記デジタル信号をアナログ信号に変換するステップと、
歪みを有する増幅されたアナログ信号を生成するステップと、
前記増幅されたアナログ信号をフィードバックデジタル信号に、或るサンプルレートで変換するステップと、
前記歪みのモデルを前記フィードバックデジタル信号に基づいて更新するステップと、
を備える信号処理方法。
請求項１に記載の方法であって、さらに、
前記デジタル信号を前記アナログ信号に変換する前にアップシフトするステップと、前記増幅されたアナログ信号を前記フィードバックデジタル信号に変換する前にダウンシフトするステップと、を含む方法。
請求項１に記載の方法であって、さらに、
前記増幅されたアナログ信号を生成する前に前記アナログ信号をアップシフトするステップと、前記増幅されたアナログ信号をフィードバックデジタル信号に変換する前にダウンシフトするステップと、を含む方法。
請求項１に記載の方法であって、
前記モデルは、メモリ効果を含む方法。
請求項１に記載の方法であって、
前記モデルは、有限インパルス応答フィルタである方法。
請求項１に記載の方法であって、
前記モデルは、無限インパルス応答フィルタである方法。
請求項１に記載の方法であって、
前記モデルは、非線形低複雑度フィルタである方法。
請求項１に記載の方法であって、
前記モデルは、適応的である方法。
請求項１に記載の方法であって、
前記モデルは、適応的であり、適応には最小二乗適合が含まれる方法。
請求項１に記載の方法であって、
前記モデルは、適応的であり、適応には再帰的最小二乗適合が含まれる方法。
請求項１に記載の方法であって、
前記モデルを更新するステップは、選択可能なレートで行われる方法。
請求項１に記載の方法であって、
前記モデルを更新するステップは、生成された誤差信号に基づいて前記モデルを算出するステップであり、前記誤差信号は、前記デジタル信号と前記フィードバックデジタル信号とから算出される方法。
請求項１に記載の方法であって、
前記モデルを更新するステップは、生成された誤算信号に基づいて前記モデルを算出するステップであり、前記誤差信号は、前記デジタル信号と前記フィードバックデジタル信号との差から算出される方法。
請求項１に記載の方法であって、さらに、
前記デジタル信号と前記歪みのモデルとを用いて前記歪みを補正するステップを含む方法。
請求項１に記載の方法であって、さらに、
前記歪みを補正するステップを含み、
前記歪みを補正するステップは、前記モデルを用いて前記デジタル信号を処理し、予測された歪みのデジタル信号を作成するステップと、前記予測された歪みのデジタル信号を前記デジタル信号から減算し、予め補正されたデジタル信号を作成するステップとであり、
前記予め補正されたデジタル信号は前記アナログ信号へ変換され、前記増幅されたアナログ出力信号内の歪みが低減される、方法。
請求項１５に記載の方法であって、
前記増幅されたアナログ出力信号内の前記歪みは、前記フィードバックデジタル信号のサンプルレートの半分より高い周波数において低減される方法。
請求項１５に記載の方法であって、
前記モデルを更新するステップは、生成された誤差信号に基づいて前記モデルを算出するステップであり、前記誤差信号は前記予め補正されたデジタル信号と前記フィードバックデジタル信号とから算出される方法。
請求項１５に記載の方法であって、
前記モデルを更新するステップは、生成された誤差信号に基づいて前記モデルを算出するステップであり、前記誤差信号は、前記フィードバックデジタル信号と、前記予め補正されたデジタル信号およびモデル処理された予め補正されたデジタル信号の和と、の差から算出される方法。
請求項１５に記載の方法であって、
前記モデルを更新するステップは、生成された誤差信号に基づいて前記モデルを算出するステップであり、前記誤差信号は、前記モデル処理されたフィードバックデジタル信号と、前記フィードバックデジタル信号および前記予め補正されたデジタル信号の差と、の差から算出される方法。
信号処理システムであって、
デジタル信号の生成器と、
前記デジタル信号をアナログ信号に変換する第一変換器と、
歪みを有する増幅されたアナログ信号を生成する増幅器と、
前記増幅されたアナログ信号をフィードバックデジタル信号に、或るサンプルレートで変換する第二変換器と、
前記歪みのモデルを前記フィードバックデジタル信号に基づいて更新する更新部と、
を備えるシステム。
請求項２０に記載のシステムであって、さらに、
前記デジタル信号を前記アナログ信号に変換する前にアップシフトするアップシフト部と、前記増幅されたアナログ信号を前記フィードバックデジタル信号に変換する前にダウンシフトするダウンシフト部と、を備えるシステム。
請求項２０に記載のシステムであって、さらに、
前記増幅されたアナログ信号を生成する前に前記アナログ信号をアップシフトするアップシフト部と、前記増幅されたアナログ信号を前記フィードバックデジタル信号に変換する前にダウンシフトするダウンシフト部と、を備えるシステム。
請求項２０に記載のシステムであって、
前記モデルは、メモリ効果を含むシステム。
請求項２０に記載のシステムであって、
前記モデルは、有限インパルス応答フィルタであるシステム。
請求項２０に記載のシステムであって、
前記モデルは、無限インパルス応答フィルタであるシステム。
請求項２０に記載のシステムであって、
前記モデルは、非線形低複雑度フィルタであるシステム。
請求項２０に記載のシステムであって、
前記モデルは、適応的であるシステム。
請求項２０に記載のシステムであって、
前記モデルは、適応的であり、適応には最小二乗適合が含まれるシステム。
請求項２０に記載のシステムであって、
前記モデルは、適応的であり、適応には再帰的最小二乗適合が含まれるシステム。
請求項２０に記載のシステムであって、
前記モデルの更新は、選択可能なレートで行われるシステム。
請求項２０に記載のシステムであって、
前記モデルの更新は、生成された誤差信号に基づく前記モデルの算出であり、前記誤差信号は、前記デジタル信号と前記フィードバックデジタル信号とから算出されるシステム。
請求項２０に記載のシステムであって、
前記モデルの更新は、生成された誤算信号に基づく前記モデルの算出であり、前記誤差信号は、前記デジタル信号と前記フィードバックデジタル信号との差から算出されるシステム。
請求項２０に記載のシステムであって、さらに、
前記デジタル信号と前記歪みのモデルとを用いた前記歪みの補正を含むシステム。
請求項２０に記載のシステムであって、さらに、
前記歪みの補正を含み、
前記歪みの補正は、前記モデルを用いて前記デジタル信号を処理し、予測された歪みのデジタル信号を作成することと、前記予測された歪みのデジタル信号を前記デジタル信号から減算し、予め補正されたデジタル信号を作成することとであり、
前記予め補正されたデジタル信号は前記アナログ信号へ変換され、前記増幅されたアナログ出力信号内の歪みが低減される、システム。
請求項３４に記載のシステムであって、
前記増幅されたアナログ出力信号内の前記歪みは、前記フィードバックデジタル信号のサンプルレートの半分より高い周波数において低減されるシステム。
請求項３４に記載のシステムであって、
前記モデルの更新は、生成された誤差信号に基づく前記モデルの算出であり、前記誤差信号は前記予め補正されたデジタル信号と前記フィードバックデジタル信号とから算出されるシステム。
請求項３４に記載のシステムであって、
前記モデルの更新は、生成された誤差信号に基づく前記モデルの算出であり、前記誤差信号は、前記フィードバックデジタル信号と、前記予め補正されたデジタル信号およびモデル処理され予め補正されたデジタル信号の和と、の差から算出されるシステム。
請求項３４に記載のシステムであって、
前記モデルの更新は、生成された誤差信号に基づく前記モデルの算出であり、前記誤差信号は、前記モデル処理されたフィードバックデジタル信号と、前記フィードバックデジタル信号および前記予め補正されたデジタル信号の差と、の差から算出されるシステム。