WO2003103163A1 - 歪補償装置 - Google Patents

歪補償装置 Download PDF

Info

Publication number
WO2003103163A1
WO2003103163A1 PCT/JP2002/005323 JP0205323W WO03103163A1 WO 2003103163 A1 WO2003103163 A1 WO 2003103163A1 JP 0205323 W JP0205323 W JP 0205323W WO 03103163 A1 WO03103163 A1 WO 03103163A1
Authority
WO
WIPO (PCT)
Prior art keywords
distortion compensation
compensation coefficient
signal
distortion
phase difference
Prior art date
Application number
PCT/JP2002/005323
Other languages
English (en)
French (fr)
Inventor
石川 広吉
久保 徳郎
長谷 和男
大石 泰之
浜田 一
札場 伸和
馬庭 透
林 宏行
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to DE60238508T priority Critical patent/DE60238508D1/de
Priority to EP02730823A priority patent/EP1499027B1/en
Priority to JP2004510126A priority patent/JP3875707B2/ja
Priority to PCT/JP2002/005323 priority patent/WO2003103163A1/ja
Publication of WO2003103163A1 publication Critical patent/WO2003103163A1/ja
Priority to US10/951,040 priority patent/US7639755B2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3231Adaptive predistortion using phase feedback from the output of the main amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Definitions

  • the present invention relates to a distortion compensating apparatus, and in particular, receives a difference signal between a reference signal, which is a transmission signal, and a feedback signal, and calculates a distortion compensation coefficient by an adaptive algorithm so as to reduce the difference signal.
  • FIG. 27 is a block diagram showing an example of a transmission device in a conventional wireless device.
  • a transmission signal generator 1 sends out a serial digital data sequence, and a serial / parallel converter (S / P converter) 2 outputs a digital signal.
  • the data sequence is alternately sorted by 1 bit and converted into two sequences of an in-phase component signal (I signal: In-phase component) and a quadrature component signal (Q signal: Quadrature component).
  • the DA converter 3 converts each of the I signal and the Q signal into an analog baseband signal and inputs the analog baseband signal to the quadrature modulator 4.
  • the quadrature modulator 4 multiplies the input I signal and Q signal (transmission baseband signal) by a reference carrier and a signal obtained by shifting the phase by 90 °, and adds the multiplication results to perform orthogonal transformation. Go and output.
  • the frequency converter 5 mixes the quadrature modulated signal and the local oscillation signal to convert the frequency, and the transmission power amplifier 6 power amplifies the carrier output from the frequency converter 5 and radiates it from the antenna 7 to the air. .
  • the transmission power of the transmitter is as large as 10 mW to several tens of watts, and the input / output characteristics (distortion function f (p)) of the transmission power amplifier 6 are shown by the dotted line in Fig. 28 (a). Thus, it becomes nonlinear. Non-linear distortion occurs due to this nonlinear characteristic, and the transmission frequency f.
  • the peripheral frequency spectrum has side lobes as shown by the solid line in Fig. 28 (b). Lifting and leakage to adjacent channels, causing adjacent interference. That is, the power that the transmitted wave leaks to the adjacent frequency channel increases as shown in (b) due to the nonlinear distortion.
  • the ACPR Adjacent Channel Power Ratio
  • the ACPR is the power of the target channel, which is the area of the spectrum between the one-point perforated lines A and A 'in Fig. 28 (b), and the one-dot chain line A. , A ′ and the adjacent leakage power, which is the area of the spectrum that leaks into the adjacent channel between the two-dot chain lines B, B ′.
  • Such leakage power becomes noise with respect to other channels and degrades the communication quality of that channel. Therefore, it is strictly specified.
  • the leakage power is small in the linear region of the power amplifier (see Fig. 28 (a)) and large in the non-linear region. Therefore, it is necessary to widen the linear region in order to obtain a high-output transmission power amplifier.
  • this requires an amplifier that is more than the capacity actually required, which is disadvantageous in cost and device size. For this reason, a wireless device having a distortion compensation function for compensating for distortion of the transmission power is employed.
  • FIG. 29 is a block diagram of a transmitter having a digital nonlinear distortion compensation function using a DSP (Digital Signal Processor).
  • the digital data group (transmission signal) transmitted from the transmission signal generator 1 is converted into two series of I signal and Q signal in the SZP converter 2 and input to the distortion compensator 8 composed of DSP.
  • a distortion compensation coefficient calculator 8c is provided for comparing the demodulated signal (feedback signal) y (t) and calculating and updating the distortion compensation coefficient h (pi) so that the difference becomes zero.
  • the signal subjected to the distortion processing in the distortion compensator 8 is input to the DA converter 3.
  • the DA converter 3 converts the input I and Q signals into analog baseband signals and inputs the signals to the quadrature modulator 4.
  • the quadrature modulator 4 multiplies the input I signal and Q signal by the reference carrier and a signal obtained by shifting the phase by 90 °, and adds the multiplication results to perform quadrature modulation and output the result.
  • the frequency converter 5 mixes the quadrature modulated signal and the local oscillation signal to convert the frequency, and the transmission power amplifier 6
  • the output carrier signal is amplified in power and radiated from the antenna (antenna) 7 into the air.
  • a part of the transmission signal is input to the frequency converter 10 via the directional coupler 9, where it is frequency-converted and input to the quadrature detector 11.
  • the quadrature detector 11 performs quadrature detection by multiplying the input signal by the reference carrier and a signal obtained by shifting the phase by 90 °, and reproduces the baseband I and Q signals on the transmitting side to convert the A / D converter 1 Enter 2
  • the AD converter 12 converts the input I and Q signals into digital signals and inputs them to the distortion compensator 8.
  • the distortion compensator 8 compares the transmission signal before distortion compensation with the feedback signal demodulated by the quadrature detector 11 by adaptive signal processing using the LMS (Least Mean Square) algorithm, and finds the difference.
  • the distortion compensation coefficient h (pi) is calculated and updated so that it becomes zero. Thereafter, by repeating the above operation, the nonlinear distortion of the transmission power amplifier 6 is suppressed, and the adjacent channel leakage power is reduced.
  • FIG. 30 is an explanatory diagram of the distortion compensation processing by the adaptive LMS.
  • 15a is a multiplier (corresponding to the pre-distortion section 8 in Fig. 29) that multiplies the transmission signal x (t) by the distortion compensation coefficient h n -i (p), and 15b is the distortion function f (p).
  • the computation unit (amplitude-power conversion unit) that performs the operation, 15 e is the distortion compensation coefficient storage unit that stores the distortion compensation coefficient corresponding to each power of the transmission signal x (t) (the distortion compensation coefficient storage unit 8 a in FIG. corresponding) der is, the distortion compensation coefficient coefficient distortion compensation corresponding to the power p hn-i p) to output the Rutotomoni, in determined by LMS Arugorizumu distortion compensation coefficient h n (p) of the transmission signal X (t) HN- Update l (p). '
  • 15 f is a conjugate complex signal output unit
  • 15 g is a subtractor that outputs the difference e (t) between the transmission signal X (t) and the feedback demodulation signal y (t)
  • 15 h is e (t) and u * Multiplier to multiply (t)
  • 15 i is a multiplier to multiply y * (t)
  • 15 j is a multiplier to multiply step size parameter ⁇
  • 15 k is Adder for adding ⁇ e (t) u * (t) and 15 m
  • 15 n, and 15 p are delay units, and after the transmission signal x (t) is input, the feedback demodulation signal y ( The delay time D until t) is input to the subtractor 15 g is added to the input signal.
  • u (t) is the distorted signal.
  • the delay time D set in the delay units 15 m, 15 n, and 15 p is, for example, D as the delay time in the transmission power amplifier 15 b.
  • h n (p) hn-i (p) + ⁇ e (t) u * (t)
  • the distortion compensator performs feedback detection on the carrier obtained by orthogonally modulating the transmission signal, digitally converts the amplitude of the transmission signal and the amplitude of the feedback signal, and compares the amplitude of the feedback signal with the distortion compensation coefficient based on the comparison result. Is updated in real time. According to this nonlinear distortion compensation method, distortion can be reduced, and as a result, it is possible to suppress the leakage power even in operation in a high output and nonlinear region, and to improve the power load efficiency.
  • an object of the present invention is to enable a good and stable distortion compensation operation even if the phase difference between a reference signal and a feedback signal fluctuates due to jitter or the like.
  • a distortion compensation apparatus receives a difference signal between a reference signal, which is a transmission signal, and a feedback signal, and calculates a distortion compensation coefficient by an adaptive algorithm so as to reduce the difference signal.
  • a phase difference detecting unit for detecting a phase difference of the phase difference, a phase correcting unit for correcting the phase difference, a phase correction period and a distortion compensation coefficient updating period are generated alternately, and the phase difference is corrected in the complementary period.
  • a control unit for controlling the distortion compensation coefficient to be updated during the distortion compensation coefficient update period.
  • the phase difference between the reference signal and the feedback signal is periodically corrected, and the distortion compensation coefficient is updated only during a period in which the phase difference is small, so that the distortion compensation coefficient is not affected by the phase difference.
  • the coefficients can be quickly converged. As a result, even if the phase difference between the reference signal and the feedback signal fluctuates, a good and stable distortion compensation operation can be performed.
  • the amplitude of the reference signal is 0 or smaller than the noise level, the phase difference cannot be detected correctly. Therefore, if the reference signal is equal to or less than the set value, the update of the distortion compensation coefficient is stopped. With this configuration, the distortion compensation coefficient is not updated to an incorrect value, so that when the reference signal becomes large, the distortion compensation control can be immediately performed using the correct distortion compensation coefficient.
  • the distortion compensation coefficient update period is lengthened, and when the phase difference is large, the distortion compensation coefficient update period is shortened. In this way, if the phase difference is small, the update period can be extended, so that the distortion compensation coefficient can be quickly converged. If the phase difference is large, the distortion compensation coefficient update period Therefore, the distortion compensation coefficient can be updated only during a period in which the phase difference is reduced by the correction.
  • the distortion compensation coefficient update period is based on the magnitude of the difference signal between the reference signal and the feed pack signal, or on the basis of the magnitude of the adjacent channel power, or on the basis of the convergence state of the distortion compensation coefficient. You can decide.
  • an effect equivalent to controlling the distortion compensation coefficient update period by controlling the distortion compensation coefficient update time constant in the distortion compensation coefficient operation unit is provided.
  • the update time constant is reduced, the distortion compensation coefficient update period is equivalently lengthened, and the phase difference between the reference signal and the feedback signal is large. Then, the update time constant is increased and the distortion compensation coefficient update period is equivalently shortened.
  • FIG. 1 is a diagram illustrating the principle of the present invention.
  • FIG. 2 is a configuration diagram of the distortion compensation device of the first embodiment.
  • FIG. 3 is a configuration diagram of a phase difference detection unit in the phase adjustment circuit.
  • FIG. 4 is an explanatory diagram of the phase difference calculation.
  • FIG. 5 is a processing flowchart of the intermittent control of the first embodiment.
  • FIG. 6 is a configuration diagram of the distortion compensating device of the second embodiment.
  • FIG. 7 is a processing flow of the second embodiment.
  • FIG. 8 shows a modification of the second embodiment.
  • FIG. 9 is a processing flow of the modification.
  • FIG. 10 is a configuration diagram of the distortion compensating apparatus of the third embodiment.
  • FIG. 11 is a processing flow of the third embodiment.
  • FIG. 12 is an explanatory diagram for calculating the total value of the phase differences or the average value of the phase differences.
  • FIG. 13 is a diagram for explaining the variance calculation of the phase difference.
  • FIG. 14 is a processing flow for monitoring the fluctuation of the phase difference and variably controlling the distortion compensation coefficient update period.
  • FIG. 15 shows a modification of the third embodiment.
  • FIG. 16 shows a processing flow of the modification.
  • FIG. 17 is a configuration diagram of the distortion compensator of the fourth embodiment.
  • FIG. 18 is a processing flow of the fourth embodiment.
  • FIG. 19 shows a modification of the fourth embodiment.
  • FIG. 20 is a configuration diagram of the distortion compensating apparatus of the fifth embodiment.
  • Figure 21 is a block diagram of the ACPR measurement device.
  • FIG. 22 is a processing flow of the fifth embodiment.
  • FIG. 23 shows a modification of the fifth embodiment.
  • FIG. 24 is a configuration diagram of the distortion compensator of the sixth embodiment.
  • FIG. 25 is a processing flow of the sixth embodiment.
  • FIG. 26 shows a modification of the sixth embodiment.
  • FIG. 27 is a block diagram illustrating an example of a transmission device in a conventional wireless device.
  • Figure 28 shows the input / output characteristics of the transmission power amplifier and the transmission frequency f. This is the peripheral frequency spectrum.
  • FIG. 29 is a block diagram of a transmission device having a digital nonlinear distortion compensation function.
  • FIG. 30 is an explanatory diagram of distortion compensation processing by adaptive LMS.
  • FIG. 32 is an explanatory diagram of the phase difference between the feed pack signal and the reference signal.
  • FIG. 1 is a diagram illustrating the principle of the present invention, and it is assumed that a phase difference ⁇ as indicated by A occurs between a reference signal and a feedback signal due to clock jitter.
  • the phase difference ⁇ between the reference signal and the feed pack signal is simply detected and the phase difference is corrected, the phase correction cannot follow the high-speed phase fluctuation due to the jitter. Therefore, even if the phase correction is performed and the distortion compensation coefficient table is updated, the distortion compensation coefficient does not converge stably due to the influence of the phase difference ⁇ PP, and it is difficult to perform a good distortion compensation operation.
  • a phase correction period ⁇ t and a distortion compensation coefficient update period ⁇ T are generated alternately, (2) a phase difference ⁇ between the reference signal and the feedback signal is corrected in the phase correction period ⁇ t, and (3) The distortion compensation coefficient is updated in the distortion compensation coefficient update period ⁇ T, and thereafter, the above operation is repeated.
  • the phase difference ⁇ is measured II times during the phase correction period ⁇ t. Then, the phase is corrected based on the average phase difference.
  • the distortion compensation coefficient update period ⁇ ⁇ ⁇ ⁇ in which the phase difference is reduced by the correction the distortion compensation coefficient is updated for each cook.
  • the distortion compensation coefficient update period ⁇ T is considered to be sufficiently shorter than the phase fluctuation period.
  • the present invention corrects the phase difference between the reference signal and the feed pack signal
  • the distortion compensation coefficient is updated
  • the operation of updating the distortion compensation coefficient is repeated. For this reason, in the present invention, only the influence of the phase difference of ⁇ ⁇ / ⁇ is exerted, and the distortion compensation coefficient can be quickly converged without being affected by the phase difference.
  • the distortion compensation coefficient update period is determined based on the phase difference before the phase difference correction between the reference signal and the feedback signal. For example, when the phase difference between the reference signal and the feedback signal is small as indicated by B, the distortion compensation coefficient update period ⁇ is lengthened, and when the phase difference is large as indicated by C, the distortion compensation coefficient is increased. Shorten the update period ⁇ ⁇ . With this configuration, if the phase difference is small, the update period can be lengthened, so that the distortion compensation coefficient can be quickly converged. In addition, if the phase difference is large, the distortion compensation coefficient update period can be shortened. Therefore, the distortion compensation coefficient can be updated only during the period in which the phase difference is small due to the correction.
  • FIG. 2 is a configuration diagram of the distortion compensation device of the first embodiment.
  • 'A digital data group (transmission signal) transmitted from a transmission signal generator (not shown) is subjected to distortion compensation processing by a distortion compensator 51 and input to a DA converter 52.
  • the DA converter 52 converts the digital transmission signal into an analog signal and inputs it to the power amplifier 53 directly or via a quadrature modulator and a frequency converter (not shown).
  • the power amplifier 53 amplifies the input signal and radiates it from the antenna to space.
  • the output signal of the power amplifier 53 is directly input to the AD converter 54 or via a frequency converter and a quadrature demodulator (not shown), and the AD converter 54 converts the input signal into a digital signal to be distorted. Input to compensator 51.
  • a distortion compensation table (LUT) 61 responds to the power of the transmission signal X (t).
  • the multiplication unit 62 multiplies the transmission signal by a distortion compensation coefficient h (n) corresponding to the power of the transmission signal to perform distortion compensation processing.
  • the address generation unit 63 generates a read address AB corresponding to the power of the transmission signal X (t), reads out the distortion compensation coefficient h (n) corresponding to the power from the distortion compensation table 61, and multiplies it. Enter in 62. Further, the address generation unit 63 generates a write address Aw and writes the distortion compensation coefficient h (n + 1) calculated by the distortion compensation coefficient update unit 67 into the distortion compensation table 61 to update the same.
  • the delay circuit 64 delays the input signal by the time from the input of the transmission signal x (t) to the input of the feedback signal y (t) to the subtractor 66, and outputs the reference signal x '(t). I do.
  • the complex multiplier 65 corrects the phase of the feedback signal y (t) so that the phase difference between the reference signal X ′ (t) and the feedback signal output from the AD converter 54 becomes zero.
  • the arithmetic unit 66 calculates a difference signal e (t) between the reference signal x ′ (t) and the phase-corrected feedback signal y ′ (t), and the distortion compensation coefficient updating unit 67 calculates the difference signal e (t).
  • the distortion compensation coefficient h (n + l) is calculated by an adaptive algorithm so that the difference signal becomes smaller and the content of the distortion compensation table 61 is updated.
  • the phase adjustment circuit 68 detects a phase difference ⁇ between the reference signal ⁇ ′ (t) and the feedback signal y ′ (t), and inputs the detected signal to the multiplier multiplier 65.
  • the intermittent control unit 69 generates a phase correction period ⁇ t and a distortion compensation coefficient update period ⁇ alternately, and controls the phase correction processing and the distortion compensation coefficient update processing to be performed alternately.
  • FIG. 3 is a configuration diagram of the phase difference detection unit in the phase adjustment circuit 68.
  • the transmitted signal x (t) and the feedback signal y (t) are complex signals (see FIG. 31).
  • the quadrant detector 68a detects the quadrant in which the transmission signal x (t) exists, the magnitude comparison unit 68b compares the magnitudes of the real part and the imaginary part, and the vector existence angle range determination unit 68c computes the transmission signal x (t). Based on the existence quadrant of t) and the result of the size comparison, it is determined which of the sections is divided into 450 sections (see Fig. 4). Similarly, the quadrant detector 68d detects the quadrant in which the feedback signal y (t) exists, and the magnitude comparator 68eb determines the magnitude of the real part and the imaginary part.
  • the phase difference calculation unit 68g calculates a phase difference of 450 units based on the section where the transmission signal x (t) and the feedback signal y (t) exist. For example, the transmission signal X (t) is exist in compartments IA, if that fee Dopakku signal y (t) is present in the [pi Alpha, the phase difference is Ru 900 der.
  • the average unit 68h calculates the average value of the phase difference calculated by the phase difference calculating section 68 g in the phase correction period, and sets the mean phase difference to the complex multiplier 65.
  • the difference can be calculated more. If the phase difference is ⁇ , the phase is corrected by multiplying the feedback signal by exp (—jA ⁇ ).
  • FIG. 5 is a processing flow of the intermittent control of the first embodiment.
  • the intermittent controller 69 alternately generates a phase correction period ⁇ t and a distortion compensation coefficient update period ⁇ as shown in FIG. 1, and performs a phase correction process (step 101) and a distortion compensation coefficient update process (step 101).
  • Step 102 is executed alternately. That is, during the positive period A t, the intermittent control unit 69 sets the phase adjustment ON / OFF signal PAS to high level and sets the enable signal ENS of the distortion compensation table (LUT) 61 to low level.
  • the phase adjustment circuit 68 measures the phase difference ⁇ between the reference signal X ′ (t) and the feedback signal y ′ (t), sets the phase difference ⁇ in the complex multiplier 65, and sets The multiplier 65 performs a phase correction on the feed pack signal so that the phase difference ⁇ becomes zero.
  • the distortion compensation table (LUT) 61 does not update the stored contents during the phase correction period ⁇ t.
  • the intermittent control unit 69 sets the phase adjustment on / off signal PAS to low level and sets the enable signal ENS of the distortion compensation table (LUT) 61 to high level.
  • the distortion compensation table 61 clocks the old distortion compensation coefficient h (n) with the distortion compensation coefficient h (n + 1) calculated by the distortion compensation coefficient update unit 67. Update in the clock cycle. Note that the phase adjustment circuit 68 stops the phase adjustment control.
  • the phase difference between the reference signal and the feedback signal is periodically compensated.
  • the distortion compensation coefficient is updated only during a period in which the phase difference is small, the distortion compensation coefficient can be quickly converged without being affected by the phase difference.
  • the phase difference between the reference signal and the buried pack signal fluctuates, a good and stable distortion compensation operation can be performed.
  • FIG. 6 is a configuration diagram of the distortion compensating apparatus according to the second rate embodiment, and the same parts as those in the first embodiment in FIG. The difference is that an intermittent control execution determination unit 70 that determines whether to perform the intermittent control is provided.
  • the phase adjustment circuit 68 correctly detects the phase difference between the reference signal and the feedback signal. You will not be able to do so. In such a case, it is better to stop updating the phase correction and the distortion compensation coefficient.
  • FIG. 7 is a processing flow of the second embodiment.
  • the intermittent control execution determination unit 70 detects the magnitude of the transmission signal x (t), checks whether the transmission signal x (t) is equal to or greater than the set value (Step 201), If so, the phase correction processing (step 202) and the processing of updating the distortion compensation table (LUT) (step 203) are performed as in the first embodiment. However, in step 201, if the transmission signal x (t) is smaller than the set value, the phase correction and the update of the distortion compensation coefficient are stopped, and it is determined that the transmission signal x (t) becomes equal to or larger than the set value. wait.
  • the detection of the gap signal may use a feedback signal y (t) instead of the transmission signal x (t).
  • the distortion compensation control can be immediately performed using the correct distortion compensation coefficient.
  • the phase difference does not operate properly when a signal gap or the like occurs. Therefore, in the gap portion of the transmission signal, The phase difference is clearly different from the normal value, for example, the phase difference calculated by the phase adjustment circuit 68 fluctuates greatly. Therefore, the phase difference calculated by the phase adjustment circuit 68 is monitored, and when the variation of the phase difference is larger than the set value, it is determined that the transmission signal is in the gap, and the distortion compensation table LUT is not updated. Control.
  • FIG. 8 is a modification of the second embodiment, and the same parts as those of the second embodiment in FIG. 6 are denoted by the same reference numerals.
  • the difference is that a phase difference monitoring unit 71 for monitoring the variation of the phase difference calculated by the phase adjustment circuit 68 and a table update control unit 72 for controlling the updating of the distortion compensation table (LUT) are provided.
  • FIG. 9 is a processing flow of the modification.
  • a phase correction period t and a distortion compensation update period ⁇ T are generated alternately (see Fig. 1).
  • the phase adjustment circuit 68 calculates the phase difference ⁇ between the reference signal and the feedback signal, and inputs the phase difference to the complex multiplier 65 to reduce the feedback signal so that the phase difference becomes zero.
  • the phase is corrected (step 301).
  • the phase difference monitoring unit 71 calculates the amount of change between the current phase difference PhNew and the previous phase difference PhOld, checks whether the amount of change is larger than the threshold (steps 302 and 303), and compares the comparison result with the table update control unit. Enter 72.
  • the table update control unit 72 determines that the transmission signal is not a gap portion, sets the enable signal ENS ′ to a high level during the distortion compensation coefficient update period ⁇ T, and sets the distortion compensation table ( LUT) can be updated (step 304).
  • this phase difference PhNew is set to PhOld (step 305), and the process returns to the beginning and repeats the subsequent processes.
  • step 303 if the variation is larger than the threshold value, it is determined that the transmission signal is a gap portion, and the enable signal ENS ′ is set to low level during the distortion compensation coefficient update period ⁇ T, and the distortion compensation table ( LUT) update is stopped (step 306). Thereafter, the current phase difference PhNew is set to PhOld (step 305), and the process returns to the beginning and the subsequent processes are repeated.
  • FIG. 10 is a configuration diagram of a distortion compensating apparatus according to the third embodiment, and the same parts as those in the first embodiment in FIG. The difference is that a jitter amount determination unit 73 that determines the amount of jitter is provided, and an update period determination unit 74 that variably controls the length of the distortion compensation coefficient update period ⁇ ⁇ based on the amount of jitter is provided. , 3 intermittent control section 6 9 force S, the determined distortion compensation section The point is that the enable signal ENS is set to the high level during the number update period ⁇ , and the enable signal ENS is set to the low level during the phase correction period At.
  • the reason for controlling the distortion compensation coefficient update period is that when the amount of jitter is large, it is necessary to reduce the effect of jitter by reducing the update time of the distortion compensation table (LUT).
  • the total value, the average value, or the variance of the phase differences is measured in order to determine the amount of jitter.
  • the amount of jitter is large, the instantaneous phase difference fluctuation is intense.
  • the amount of jitter is small, the instantaneous phase difference fluctuation is small, and the amount of jitter is quantitatively measured.
  • the LUT update time is set shorter when the jitter amount is large, and the LUT update time is set longer when the jitter amount is small.
  • FIG. 11 is a processing flow of the third embodiment.
  • the amount of jitter is estimated (step 401), and the distortion compensation coefficient update period ⁇ T is determined according to the amount of jitter (step 402).
  • the phase adjustment circuit 68 calculates the phase difference between the reference signal and the feed pack signal in the At period for each predetermined period To, which is set in advance, as shown in FIG. Quantity judgment unit
  • the update period determination unit 74 stores the correspondence between the jitter amount and the distortion compensation coefficient update period ⁇ ⁇ in advance, determines the distortion compensation coefficient update period ⁇ ⁇ ⁇ according to the estimated jitter amount, and inputs it to the intermittent control unit 69 I do.
  • the intermittent control unit 69 alternately performs the phase correction (step 403) and the distortion compensation time based on the phase correction period ⁇ t and the determined distortion compensation coefficient update period T as in the first embodiment.
  • One bull (LUT) is updated (step 404).
  • the update period can be lengthened, so that the distortion compensation coefficient can be quickly converged.
  • the distortion compensation coefficient update period can be shortened, so that the distortion compensation coefficient can be updated only during the period in which the phase difference is small due to the correction, and the distortion compensation coefficient can be updated. The effect can be reduced.
  • the following method can be used to determine the degree to which the amplitude increases or decreases as indicated by the dotted line. That is, it is a method of determining the amount of jitter based on the amount of dispersion of the phase difference.
  • the variance is given by the following equation, where i is the ith phase difference, Xi is the average value of the phase difference, Xm is the number of samples
  • FIG. 14 shows a processing flow in such a case. Similar to the processing flow of FIG. 11, the jitter amount is estimated (step 411) prior to the intermittent control of the phase correction and the distortion compensation coefficient update (step 411). Then, a distortion compensation coefficient update period ⁇ T is determined (step 412).
  • the phase adjustment circuit 68 detects the phase difference during the phase correction period ⁇ t, and the complex multiplier 65 corrects the phase difference of the feedback signal based on the phase difference (step 413).
  • the jitter amount determination unit 73 calculates the amount of change from the previous phase difference (the amount of change is initially set to 0), and the update period determination unit 74 determines the distortion compensation coefficient update period ⁇ T based on the amount of change. Correction is made (step 414).
  • the intermittent control unit 69 sets the enable signal to the high level during the determined distortion compensation coefficient update period m T to enable the distortion compensation table (LUT) to be updated (step 415). Thereafter, the processing of step 413 and thereafter is repeated.
  • the distortion compensation coefficient update period can be controlled in accordance with the fluctuation, so that the influence of the jitter can be reduced.
  • the distortion compensation coefficient update period AT is determined based on the amount of jitter.
  • the distortion compensation coefficient update period ⁇ T may be fixed, and the update time constant of the distortion compensation coefficient update unit may be changed instead. If the update time constant is shortened, the update period of the distortion compensation coefficient is lengthened equivalently. That is, if the update time constant is increased, the distortion compensation coefficient update period is equivalently shortened.
  • the update time constant of the distortion compensation coefficient update unit 67 can be controlled by changing the value of the step size parameter ⁇ (see FIG. 30). For example, increasing the value of the step size parameter ⁇ increases the convergence speed and shortens the update time constant. Also, when the value of the step size parameter ⁇ is reduced, the convergence speed becomes slow, and the update time constant becomes long.
  • FIG. 15 shows a modification of the third embodiment, in which the update time constant, that is, the value of the step size parameter ⁇ is changed based on the amount of jitter.
  • the update time constant that is, the value of the step size parameter ⁇ is changed based on the amount of jitter.
  • phase correction period At and the distortion compensation coefficient update period ⁇ T are fixed.
  • An update time constant determination unit 75 that controls the update time constant based on the jitter amount is provided instead of the update period determination unit 74.
  • FIG. 16 shows a processing flow of the modification.
  • the jitter amount determination unit 73 estimates the jitter amount (step 421) and updates the jitter amount.
  • the time constant determining unit 75 has a table indicating the correspondence between the amount of jitter and the value of the step size parameter / for adaptive signal processing. From the table, the step size parameter ⁇ according to the estimated amount of jitter is used. Is obtained and set in the distortion compensation coefficient updating unit 67 (step 422). Accordingly, the distortion compensation coefficient update unit 67 calculates the distortion compensation coefficient h (n + l) by performing adaptive signal processing using the set u value in the distortion compensation coefficient update period ⁇ . become.
  • phase correction step 423 and the update processing of the distortion compensation table (LUT) are performed alternately as in the first embodiment (step 423). 424).
  • the distortion compensation coefficient update period is controlled based on the phase difference.
  • the distortion compensation coefficient update period can be controlled based on e (t). This is because the error signal e (t) fluctuates according to the jitter.
  • FIG. 17 is a configuration diagram of the distortion compensating apparatus of the fourth embodiment, and the same components as those of the third embodiment of FIG. 10 are denoted by the same reference numerals.
  • the difference from the third embodiment of FIG. 10 is that in the fourth embodiment, the jitter amount is determined based on the total value, the average value, or the variance of the error signal e (t) output from the jitter amount determination unit 73 subtractor 66. It is the point that is estimated.
  • FIG. 18 shows the processing flow of the fourth embodiment.
  • the jitter amount determination unit 73 determines the jitter based on the average value or variance of the error signal e (t). The amount is estimated (step 501), and the update period determination unit 74 determines the distortion compensation coefficient update period ⁇ ⁇ based on the amount of jitter (step 502). Thereafter, the intermittent control unit 69 alternately generates the phase correction period ⁇ t and the determined distortion compensation coefficient update period ⁇ T, and repeats the phase complementation and the update processing of the distortion compensation table (LUT) (steps 503 and 504). ). As described above, according to the fourth embodiment, the influence of jitter can be reduced.
  • the distortion compensation coefficient update period ⁇ is determined based on the amount of jitter.
  • the distortion compensation coefficient update period ⁇ may be fixed, and the update time constant of the distortion compensation coefficient update unit may be changed instead.
  • FIG. 19 is a modification of the fourth embodiment, and is configured to change the update time constant, that is, the value of the step size parameter ⁇ based on the amount of jitter. The difference from the fourth embodiment in FIG.
  • phase correction period At and the distortion compensation coefficient update period ⁇ T are fixed.
  • An update time constant determination unit 75 that controls the update time constant (step size parameter ⁇ ) based on the amount of jitter is provided instead of the update period determination unit 74.
  • the processing flow can be performed in the same manner as the processing flow of FIG. 18 except that the update time constant (step size parameter ⁇ ) is controlled based on the jitter amount. According to the modified example, it is possible to achieve the same effect as in the case where the distortion compensation coefficient update time is controlled based on the amount of jitter.
  • the distortion compensation coefficient update period is controlled based on the phase difference.However, the distortion compensation coefficient update period is controlled based on the feedback signal AGPR (Adj acent Channel Power Ratio). The period can be controlled. Unless jitter measures are taken in a system with severe jitter, unnecessary waves will be generated at the amplifier output. This unwanted wave can also be confirmed in the feedback signal. Therefore, in the fifth embodiment, the ACPR is measured, and the amount of jitter is quantitatively determined based on the ACPR. If the amount of jitter is large, the distortion compensation coefficient update period ⁇ is short, and conversely, if the amount of jitter is small, Set ⁇ T longer.
  • AGPR Adj acent Channel Power Ratio
  • FIG. 20 is a configuration diagram of the distortion compensating apparatus of the fifth embodiment, and the same components as those of the third embodiment of FIG. 10 are denoted by the same reference numerals.
  • the difference from the third embodiment of FIG. 10 is that the fifth embodiment differs from the third embodiment in that (1) an ACPR measurement device 81 is provided, and (2) a jitter amount determination unit 73. The point is that the amount of jitter is estimated based on the variance.
  • Fig. 21 is a block diagram of the ACPR measuring device 81.
  • the AD component 81b performs AZD conversion on the signal component of the adjacent channel input from the bandpass filter 81a, and performs FFT calculation on the AD conversion output by the FFT calculation unit 81c to obtain power.
  • the calculating unit 81d calculates the power of the adjacent channel using the FFT output, and calculates and outputs the ACPR using the power of the adjacent channel and the power of the channel of interest.
  • FIG. 22 is a processing flow of the fifth embodiment.
  • the ACPR measuring device 81 measures and outputs ACPR.
  • the jitter amount determination unit 73 estimates the amount of jitter based on the average value or the variance of the ACPR (step 601), and the update period determination unit 74 determines the distortion compensation coefficient update period ⁇ T based on the amount of jitter (step 601). 602).
  • the intermittent control unit 69 alternately generates the phase correction period ⁇ t and the determined distortion compensation coefficient update period ⁇ T, and repeats the phase correction and the update processing of the distortion compensation table (LUT) (steps 603 and 604). ).
  • the effect of jitter can be reduced.
  • the distortion compensation coefficient update period ⁇ ⁇ is determined based on the amount of jitter.
  • the distortion compensation coefficient update period ⁇ ⁇ may be fixed, and the update time constant of the distortion compensation coefficient update unit may be changed instead. it can.
  • FIG. 23 shows a modification of the fifth embodiment, in which the update time constant, that is, the value of the step size parameter / is changed based on the amount of jitter. The difference from the fifth embodiment in FIG. (1) The phase correction period ⁇ t and the distortion compensation coefficient update period ⁇ T are fixed,
  • An update time constant determination unit 75 that controls the update time constant (step size parameter ⁇ ) based on the amount of jitter is provided instead of the update period determination unit 74.
  • step size parameter ⁇ the update time constant (step size parameter ⁇ ) is controlled based on the amount of jitter differs from the processing flow of FIG. According to the modification, it is possible to achieve the same effect as the case where the distortion compensation coefficient update time is controlled based on the amount of jitter.
  • the distortion compensation coefficient update period is controlled based on the phase difference in the third embodiment
  • the distortion compensation coefficient update period can be controlled based on the degree of convergence of the distortion compensation number.
  • the degree of convergence of the distortion compensation coefficient is determined, and the amount of jitter is quantitatively determined.
  • the distortion compensation coefficient update period ⁇ is set short, and when it is small, ⁇ is set long.
  • FIG. 24 is a configuration diagram of the distortion compensating apparatus of the sixth embodiment, and the same components as those of the third embodiment of FIG. 10 are denoted by the same reference numerals.
  • the difference from the third embodiment of FIG. 10 is that, in the sixth embodiment, (1) the convergence state monitoring unit 82 is provided, and (2) the jitter amount determination unit 73 estimates the jitter amount based on the convergence stability. It is a point.
  • FIG. 25 is a processing flow of the fifth embodiment.
  • the convergence state monitoring unit 82 reads the distortion compensation coefficient h (n) read from the distortion compensation table 61 and used for the distortion compensation processing, and the new distortion compensation coefficient calculated by the distortion compensation coefficient update unit 67.
  • h (n + l) is input, and the convergence state (convergence stability) is monitored based on the integrated value or average value of the difference in a predetermined period, and the jitter amount determination unit 73 determines the jitter amount based on the convergence stability.
  • Is estimated (step 701), and the update period determination unit 74 determines the distortion compensation coefficient update period ⁇ T based on the jitter amount (step 720).
  • the intermittent control unit 69 alternately generates the phase correction period ⁇ t and the determined distortion compensation coefficient update period ⁇ T, and repeats the phase correction and the update processing of the distortion compensation table (LUT) (steps 703 and 704). ).
  • the influence of jitter can be reduced.
  • the distortion compensation coefficient update period ⁇ is determined based on the amount of jitter. It is also possible to fix the augmentation coefficient update period ⁇ ⁇ and instead change the update time constant of the distortion compensation coefficient update unit 67.
  • FIG. 26 shows a modification of the sixth embodiment, in which the update time constant, that is, the value of the step size parameter ⁇ is changed based on the amount of jitter. The difference from the sixth embodiment in FIG.
  • phase correction period At and the distortion compensation coefficient update period ⁇ are fixed.
  • an update time constant determination unit 75 that controls the update time constant (step size parameter Ai) based on the amount of jitter is provided.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

明 細 書
歪補償装置
技術分野 ·
本発明は、歪補償装置に係わり、特に、 送信信号である参照信号とフィー ドバッ ク信号の差信号を入力され、該差信号が小さ く なるよ う に適応アルゴリズムによ り歪補償係数を演算する歪補償係数演算部、該演算された歪補償係数で記憶内容 が更新される歪補償係数記憶部、該歪補償係数に基づいて送信信号に歪補償を施 す歪補償部を備えた歪補償装置に関する。
背景技術
近年、 無線通信において、 ディジタル化による高能率伝送が多く用いられるよ うになつてきている。 無線通信に多値位相変調方式を適用する場合、 送信側特に 電力增幅器の増幅特性を直線化して非線型歪を抑え、 隣接チャネル漏洩電力を低 減する技術が重要であり、 また線型性に劣る増幅器を使用し電力効率の向上を図 る場合はそれによる歪発生を補償する技術が必須である。
図 27 は従来の無線機における送信装置の一例を示すブロック図であり、 送信 信号発生装置 1 はシリアルのディジタルデータ列を送出し、 シリ アル/パラレル 変換器 ( S / P変換器) 2はディジタルデータ列を 1 ビッ トづっ交互に振り分け て同相成分信号 ( I 信号 : In-phase component)と直交成分信号(Q信号 : Quadrature component)の 2系列に変換する。 D A変換器 3は I信号、 Q信号の それぞれをアナロ グのベースバン ド信号に変換して直交変調器 4に入力する。 直 交変調器 4は入力された I信号、 Q信号 (送信ベースパン ド信号) にそれぞれ基 準搬送波と これを 9 0 °移相した信号を乗算し、 乗算結果を加算することにより 直交変換を行って出力する。 周波数変換器 5は直交変調信号と局部発振信号をミ キシングして周波数変換し、 送信電力増幅器 6は周波数変換器 5から出力された 搬送波を電力増幅して空中線 (アンテナ) 7 より空中に放射する。
W- CDMA等の移動通信において、 送信装置の送信電力は 10mW〜数 10W と大 きく 、 送信電力増幅器 6 の入出力特性 (歪関数 f (p)) は図 28 ( a ) の点線で示 すよ う に非直線性になる。 この非直線特性によ り非線形歪が発生し、 送信周波数 f 。周辺の周波数スぺク トラムは図 28 ( b ) の実線に示すようにサイ ドローブが 持ち上がり 、 隣接チャネルに漏洩し、 隣接妨害を生じる。 すなわち、 非線形歪に よ り ( b ) に示すよ うに送信波が隣接周波数チャネルに漏洩する電力が大きくな つてしま う。漏洩電力の大きさを示す ACPR(Adjacent Channel Power Ratio)は、 図 28 ( b ) の 1点鎮線 A、 A ' 間のスぺク トラムの面積である着目チャネルの電 力と 1点鎖線 A , A ' と 2点鎖線 B , B ' 間の隣接チャネルに漏れるスぺク トラ ムの面積である隣接漏洩電力の比である。 このよ うな漏洩電力は、 他チャネルに 対して雑音となり、 そのチャネルの通信品質を劣化させてしま う。 よって、 厳し ' く規定されている。
漏洩電力は; 例えば電力増幅器の線型領域(図 28 ( a ) 参照)で小さく、 非線形 領域で大き く なる。 そこで、 高出力の送信電力増幅器とするためには、 線形領域 を広くする必要がある。 しかし、 このためには実際に必要な能力以上の増幅器が 必要となり 、 コス ト及び装置サイズにおいて不利となる問題がある。 そこで、 送 信電力の歪を補償する歪補償機能つきの無線装置が採用されている。
図 29は D S P ( Digital Signal Processor) を用いたディジタル非線形歪補償 機能を備えた送信装置のプロック図である。 送信信号発生装置 1から送出される ディジタルデータ群 (送信信号) は、 S Z P変換器 2において I信号、 Q信号の 2系列に変換されて D S Pで構成される歪補償部 8に入力される。歪補償部 8は、 送信信号 X (t)のパヮ一レベル pi (i=0- 1023)に応じた歪補償係数 h(pi)を記憶する 歪補償係数記憶部 8 a、送信信号のパワーレベルに応じた歪補償係数 Mpi)を用い て該送信信号に歪補償処理 (プリデイ ス トーシヨ ン) を施すプリデイ ス トーショ ン部 8 b、 送信信号 x (t)と後述する直交検波器で復調された復調信号 (フィー ド バック信号) y (t)を比較し、 その差が零となるよ うに歪補償係数 h(pi)を演算、 更新する歪補償係数演算部 8 c を備えている。
歪補償部 8 でデイス トーショ ン処理を施された信号は D A変換器 3に入力す る。 D A変換器 3は入力された I信号と Q信号をアナ口グのベースパン ド信号に 変換して直交変調器 4に入力する。 直交変調器 4は入力された I信号、 Q信号.に それぞれ基準搬送波と これを 9 0 °移相した信号を乗算し、 乗算結果を加算する ことによ り直交変調を行って出力する。 周波数変換器 5は直交変調信号と局部発 振信号をミ キシングして周波数変換し、 送信電力増幅器 6は周波数変換器 5から 出力された搬送波信号を電力増幅して空中線(アンテナ) 7 より空中に放射する。 送信信号の一部は方向性結合器 9を介して周波数変換器 1 0に入力され、 ここ で周波数変換されて直交検波器 1 1 に入力される。 直交検波器 1 1 は入力信号に それぞれ基準搬送波と これを 9 0 °移相した信号を乗算して直交検波を行い、 送 信側におけるベースバン ドの I、 Q信号を再現して AD変換器 1 2に入力する。 AD変換器 1 2は入力された I , Q信号をディジタルに変換して歪補償部 8 に入 力する。 歪補償部 8 は LMS (Least Mean Square)アルゴリ ズムを用いた適応信 号処理によ り歪補償前の送信信号と直交検波器 1 1で復調されたフィ一ドバック 信号を比較し、 その差が零となるよ うに歪補償係数 h(pi)を演算して更新する。 以 後、 上記動作を繰り返すことによ り、 送信電力増幅器 6の非線形歪を抑えて隣接 チャネル漏洩電力を低減する。
図 30 は適応 LMS による歪補償処理の説明図である。 1 5 aは送信信号 x(t) に歪補償係数 h n-i(p)を'乗算する乗算器 (図 29のプリディス トーシヨ ン部 8 に 対応)、 1 5 bは歪関数 f (p)を有する送信電力増幅器、 1 5 c は送信電力増幅器 からの出力信号 y (t)を帰還する帰還系、 1 5 dは送信信号 X (t)のパワー p (= X (t)2) を演算する演算部 (振幅—電力変換部)、 1 5 eは送信信号 x(t)の各パワー に応じた歪補償係数を記憶する歪補償係数記憶部 (図 29 の歪補償係数記憶部 8 a に対応) であ り、 送信信号 X (t)のパワー pに応じた歪補償係数 hn-i p)を出力す ると共に、 LMSァルゴリズムにより求まる歪補償係数 hn(p)で歪補償係数 hn-l(p) を更新する。 '
1 5 f は共役複素信号出力部、 1 5 gは送信信号 X (t)と帰還復調信号 y (t)の差 e (t)を出力する減算器、 1 5 hは e (t)と u * (t)の乗算を行う乗算器、 1 5 i は と y * (t)の乗算を行う乗算器、 1 5 j はステップサイズパラメータ μ を乗 算する乗算器、 1 5 kは
Figure imgf000005_0001
と μ e (t)u * (t)を加算する加算器、 1 5 m, 1 5 n、 1 5 pは遅延部であり、 送信信号 x (t)が入力してから帰還復調信号 y (t)が減 算器 1 5 gに入力するまでの遅延時間 Dを入力信号に付加する。
1 5 f 、 1 5 h〜 1 5 ]' は回転演算部 1 6を構成する。 u (t)は歪を受けた信号 である。 遅延部 1 5 m, 1 5 n、 1 5 pに設定する遅延時間 Dは、 例えば、送信電 力増幅器 15bにおける遅延時間を D。、帰還系 1 5 cの遅延時間を D! とすれば、 D = D。 + D iを満足するよ うに決定する。 この遅延時間 D を正しく設定できな いと歪補償機能が有効に動作せず、 又、遅延時間の設定誤差が大き くな'るほど、 サ ィ ドローブが持ち上がって隣接チャネルへの漏洩電力が大きく なる。
上記構成によ り 、 以下に示す演算が行われる。
h n (p) = hn-i(p) + μ e (t) u *(t)
e (t) = x (t) - y (t)
Figure imgf000006_0001
u (t) = x (t) f (p) = lin-i(p)*y (t)
P = I x (t) I 2
ただし、 x , y , f , h , u , e は複素数、 *は共役複素数である。 上記演算 処理を行う ことによ り、送信信号 x (t)と帰還復調信号 y (t)の差信号 e (t)が最小と なるよ うに歪補償係数 h(p)が更新され、 最終的に最適の歪補償係数値に収束し、 送信電力増幅器の歪が補償される。 図 31 は X (t) = I (t) + j Q (t)として表現した 送信装置の全体の構成図であり、図 29、図 30 と同一部分には同一符号を付してい る。
以上のよ うに、 歪補償装置は、 送信信号を直交変調して得られる搬送波を帰還 検波し、 送信信号と帰還信号の振幅をディ ジタル変換して比較し、 比較結果に基 づいて歪補償係数をリアルタイムに更新する という原理である。 この非線形歪補 償方式によれば、 歪を減少でき、 その結果、 高出力で非線形領域での動作でも漏 洩電力を低く抑え、 かつ、 電力負荷効率を改善することが可能となる。
と こ ろで、 遅延時間 Dを、 D D o + D iを満足するように正しく設定しても 良好かつ安定した歪補償動作を得ることが出来ず、 不要な帯域外輻射電力を発生 する場合がある。 これは、 AD 変換器や DA変換器を含むアナ口グ系において、 熱雑音、その他の外乱によ り発生するク ロックジッタが原因である。クロックジッ タがあると、 フィー ドバック信号の位相が激しく変動し、 歪補償係数の収束に影 響を'与える。 - ジッタによ り クロ ック速度は、高速になったり、低速になったりする変化を繰り 返す。 このため、 参照信号に対するフィー ドパック信号の位相差は、 たとえば図 32 に示すように変化する。従来の歪補償装置ではこのクロックジッタに起因する 位相変動を考慮しないため、該位相変動の範囲内で歪補償係数が不安定な振動を 起こし、 この歪補償係数が送信信号に乗算されるため不要波を発生させる原因に なっていた。
以上よ り 、本発明の目的は、参照信号とフ ィ ードバック信号間の位相差がジッタ 等によ り変動しても、 良好かつ安定した歪補償動作を行えるよ うにすることであ る。
発明の開示
本発明の歪補償装置は、 送信信号である参照信号とスィ ードバック信号の差信 号を入力され、該差信号が小さく なるよ う に適応アルゴ リズムによ り歪補償係数 を演算する歪補償係数演算部、該演算された歪補償係数で記憶内容が更新される 歪補償係数記憶部、該歪補償係数に基づいて送信信号に歪補償を施す歪補償部、参 照信号と フ ィ ー ドバック信号の位相差を検出する位相差検出部、該位相差を補正 する位相補正部、 位相補正期間と歪補償係数更新期間を交互に発生し、 該位相補 正期間において前記位相差を補正し、該歪補償係数更新期間において前記歪補償 係数を更新するよ う制御する制御部、 を備えている。
かかる歪補償装置によれば、参照信号と フ ィードバック信号間の位相差を定期 的に補正し、該位相差が小さい期間においてのみ歪補償係数を更新するため、位相 差に影響されずに歪補償係数を速やかに収束させることができる。この結果、参照 信号と ブ イ一ドバック信号間の位相差が変動しても、 良好かつ安定した歪補償動 作を行う こ とができる。
また、参照信号の振幅が 0 あるいは雑音レベルより小さいと正しく位相差を検 出することができない。従って、参照信号が設定値以下であれば、 歪補償係数更新 を停止するよ うにする。 このよう にすれば、 歪補償係数が間違った値に更新され ることはないから、 参照信号が大きく なつたとき、 直ちに正しい歪補償係数を用 いて歪補償制御することができる。
また、参照信号とフィ ー ドバック信号との位相差が小さい場合には、歪補償係数 更新期間を長く し、位相差が大きい場合には、歪補償係数更新期間を短くする。こ のよ う にすれば、位相差が小さければ更新期間を長くできるため歪補償係数を速 やかに収束させることができる。 また、 位相差が大きければ歪補償係数更新期間 を短く できるため、 補正によ り位相差が小さく なっている期間においてのみ歪補 償係数の更新を行う ことができる。尚、歪補償係数更新期間は、 参照信号とフィー ドパック信号との差信号の大きさに基づいて、 あるいは、 隣接チャネル電力の大 きさに基づいて、 あるいは歪補償係数の収束状態に基づいて、 決定することもで きる。
また、 参照信号とフィー ドパック信号との位相差の大きさに基づいて、 歪補償 係数演算部における歪補償係数の更新時定数を制御して歪補償係数更新期間を制 御する場合と等価な効果を発生するよ うにする。例えば、参照信号とフィードバッ ク信号との位相差が小さければ、更新時定数を小さく して等価的に歪補償係数更 新期間を長く し、 参照信号とフィー ドバック信号との位相差が大きい場合には、 更新時定数を大きく して等価的に歪補償係数更新期間を短くする。
図面の簡単な説明
図 1 は本発明の原理説明図である。
図 2は第 1実施例の歪補償装置の構成図である。
図 3は位相調整回路における位相差検出部の構成図である。
図 4は位相差計算説明図である。
図 5は第 1実施例の間欠制御の処理フ口一である。
図 6 は第 2実施例の歪補償装置の構成図である。
図 7は第 2実施例の処理フローである。
図 8 は第 2実施例の変形例である。
図 9は変形例の処理フローである。
図 1 0は第 3実施例の歪補償装置の構成図である。
図 1 1は第 3実施例の処理フローである。
図 1 2は位相差の合計値あるいは位相差の平均値計算説明図である。
図 1 3は位相差の分散算出説明図である。
図 1 4は位相差の変動を監視して歪補償係数更新期間を可変制御する処理フロ 一である。
図 1 5は第 3実施例の変形例である。
図 1 6は変形例の処理フローである。 図 1 7は第 4実施例の歪補償装置の構成図である。
図 1 8は第 4実施例の処理フローである。
図 1 9は第 4実施例の変形例である。
図 2 0は第 5実施例の歪補償装置の構成図である。
図 2 1 は ACPR測定装置の構成図である。
図 2 2は第 5実施例の処理フローである。
図 2 3は第 5実施例の変形例である。
図 2 4は第 6実施例の歪補償装置の構成図である。
図 2 5は第 6実施例の処理フローである。
図 2 6は第 6実施例の変形例である。
図 2 7は従来の無線機における送信装置の一例を示すプロック図である。
図 2 8 は送信電力増幅器の入出力特性及び送信周波数 f 。周辺の周波数スぺク トラムである。
図 2 9はディジタル非線形歪補償機能を備えた送信装置のプロ ック図である。 図 3 0は適応 LMSによる歪補償処理の説明図である。
図 3 1 は X (t) = I (t) + j Q (t)と して表現した送信装置の全体の構成図である。 図 3 2は参照信号に対するフィー ドパック信号の位相差説明図である。
発明を実施するための最良の形態
( A ) 本発明の原理
図 1は本発明の原理説明図であり、 クロ ックジッタによ り参照信号とフィー ド バック信号間に Aで示すよ うな位相差 φが発生しているものとする。この場合、単 に、参照信号と フィー ドパック信号間の位相差 Φ を検出して該位相差を補正しよ う と しても、位相補正がジッタによる高速な位相変動に追従できない。 このため、 上記位相補正して歪補償係数テーブルの更新を実施しても、 位相差 φ PPの影響を 受けて歪補償係数が安定に収束せず、 良好.な歪補償動作が困難となる。
そこで、本発明では、①位相補正期間 Δ t と歪補償係数更新期間 Δ Tを交互に発 生し、 ②位相補正期間 Δ t において参照信号とフィー ドバック信号間の位相差 φ を補正し、③歪補償係数更新期間 Δ Tにおいて歪補償係数を更新し、 以後、 かかる 動作を繰り返す。 具体的には、位相補正期間 Δ t においては位相差 φを II 回測定 して平均し、平均位相差に基づいて位相補正する。そして、 補正により位相差が小 さ く なっている歪補償係数更新期間 Δ Τにおいて、ク口 ック毎に歪補償係数を更 新する。なお、歪補償係数更新期間 Δ Tは位相変動周期より十分短くなるよう に考 慮されている。
以上のよ う に、本発明は、①参照信号とフィー ドパック信号間の位相差を補正し、
②位相補正によ り位相差が小さく なっている期間において、歪補償係数を更新し、
③位相差が大き く なれば、歪補償係数の更新を停止し、代わって位相差を補正し、
④しかる後、 歪補償係数の更新を行う、 という動作を繰り返す。このため、 本発明 では、 Δ </< の位相差の影響を受けるだけとなり、位相差に影響されずに歪補償係数 を速やかに収束させるこ とができる。
また、参照信号とフィー ドバック信号間の位相差補正前の位相差に基づいて、歪 補償係数更新期間を決定する。例えば、参照信号と フィードパック信号との位相差 が Bに示すよ うに小さい場合には、歪補償係数更新期間 Δ Τを長く し、位相差が C に示すよう に大きい場合には、歪補償係数更新期間 Δ Τ を短くする。このよ うにす れば、位相差が小さければ更新期間を長く できるため歪補償係数を速やかに収束 させることができる。 また、 位相差が大きければ歪補償係数更新期間を短く でき るため、 補正によ り位相差が小さく なっている期間においてのみ歪補償係数の更 新を行う こ とができる。
(B)第 1実施例
図 2は第 1実施例の歪補償装置の構成図である。 ' 送信信号発生装置(図示せず)から送出されるディジタルデータ群 (送信信号) は、 歪補償装置 51 で歪補償処理を施されて DA変換器 52 に入力する。 DA変換 器 52 はディジタルの送信信号をアナ口グ信号に変換し、電力増幅器 53 に直接、 あるいは図示しない直交変調器、周波数変換器を介して入力する。 電力増幅器 53 は入力信号を増幅してアンテナよ り空間に放射する。電力増幅器 53の出力信号は AD変換器 54 に直接、あ.るいは図示しない周波数変換器、 直交復調器を介して入 力し、 AD変換器 54は該入力信号をディジタル信号に変換して歪補償装置 51 に 入力する。
歪補償装置 51において、歪補償テ一ブル(LUT)61は送信信号 X (t)のパワーに応 じた多数の歪補償係数 h(n)を記憶し、 乗算部 62 は送信信号のパワーに応じた歪 補償係数 h(n)を該送信信号に乗算して歪補償処理を施す。
ァ ドレス生成部 63は、送信信号 X (t)のパワーに応じた読み出しァ ドレス ABを 発生し、歪補償テーブル 61よ り該パワーに応じた歪補償係数 h(n)を読み出して乗 算部 62に入力する。 また、ア ドレス生成部 63は、 書き込みア ドレス Awを発生し 歪補償係数更新部 67で演算された歪補償係数 h(n+l)を歪補償 'テーブル 61に書込 んで更新する。 遅延回路 64 は、 送信信号 x (t)が入力してからフィードバック信 号 y (t)が減算器 66 に入力するまでの時間分、入力信号を遅延して参照信号 x ' (t)を出力する。
複素乗算器 65は、 参照信号 X ' (t)と AD変換器 54の出力であるフィー ドパッ ク信号間の位相差が零となるよ う に該フィー ドバック信号 y (t)の位相を補正す る。 «算器 66 は、 参照信号 x ' (t)と位相補正されたフィードバック信号 y' (t) の差信号 e (t)を演算し、歪補償係数更新部 67は差信号 e (t)を入力され、該差信号 が小さ く なる よ う に適応アルゴリ ズムによ り歪補償係数 h(n+l)を演算して歪補 償テーブル 61 の内容 を更新する。
位相調整回路 68 は、 参照信号 χ ' (t)とフィー ドバック信号 y' (t)の位相差 φ を検出して褸素乗算器 65 に入力する。間欠制御部 69 は、 位相補正期間 Δ t と歪 補償係数更新期間 Δ Τ を交互に発生し、 位相補正処理と歪補償係数更新処理が交 互に実行されるよ う に制御する。
図 3 は位相調整回路 6 8における位相差検出部の構成図である。図 2 には明確 に示してないが、送信信号 x(t)及びフィ一 ドバック信号 y (t)は複素信号(図 31 参 照)であり、
X (t)=I s + jQ s
y (t)=I F + jQ F
と表現できる。象限検出部 68aは、 送信信号 x(t)が存在する象限を検出し、大小比 較部 68bは実数部と虚数部の大小を比較し、 ベタ トル存在角度範囲判別部 68cは 送信信号 x(t)の存在象限と大小比較結果とに基づいて、 450づっ区切った区画(図 4参照)のいずれに存在するか判別する。同様に、 象限検出部 68dは、 フィー ドバ ック信号 y (t)が存在する象限を検出し、大小比較部 68eb は実数部と虚数部の大 小を比較し、 べク トル存在角度範囲判別部 68f はフィー ドバック信号 y (t)の存在 象限と大小比較結果とに基づいて、 450 づっ区切った区画のいずれに存在するか 判別する。位相差算出部 68g は、 送信信号 x(t)とフィー ドバック信号 y (t)の存在 区画に基づいて 450単位の位相差を算出する。例えば、送信信号 X(t)が区画 IAに存 在し、フィー ドパック信号 y (t)が Π Αに存在するものとすれば、位相差は 900であ る。 平均部 68hは、 位相補正期間において位相差算出部 68gで算出された位相差 の平均値を演算し、該平均位相差を複素乗算器 65に設定する。
なお、 tan-i(Qs/Is)によ り送信信号べク トルの位相を計算し、 tan-i(QF/lF)によ り フィー ドバック信号べク トルの位相を計算し、その差分よ り位相差を計算する こ ともできる。 位相差が Δ φであれば exp(— j A φ )をフィー ドバック信号に乗算し て位相補正する。
図 5は第 1実施例の間欠制御の処理フローである。
間欠制御部 69 は、 図 1に示すよ う に位相補正期間 Δ t と歪補償係数更新期間 Δ Τ を交互に発生し、 位相補正処理(ステップ 1 0 1 )と歪補償係数更新処理(ステ ップ 102)が交互に実行されるよう に制御する。すなわち、 ステップ 101 の位相補. 正期間 A t において、 間欠制御部 69は、 位相調整オン Zオフ信号 PAS をハイ レ ベルにし、歪補償テーブル(LUT) 61 のィネーブル信号 ENS をローレベルにする。 この結果、位相補正期間 Δ tにおいて、位相調整回路 6 8は参照信号 X' (t)と フィ ー ドバック信号 y ' (t)の位相差 φを測定して複素乗算器 65 に設定し、 複素乗算 器 65は該位相差 φ が零となるよう にフィー ドパック信号に位相補正を施す。なお、 位相補正期間 Δ t において、 歪補償テーブル (LUT) 61はその記憶内容を更新し ない。
一方、 ステップ 102 の歪補償係数更新期間 Δ Τ において、 間欠制御部 69 は、 位相調整オン/オフ信号 PASをローレベルにし、歪補償テーブル (LUT) 61のィ ネーブル信号 ENS をハイ レベルにする。この結果、歪補償係数更新期間 Δ Τ にお いて、 歪補償テーブル 61は、 歪補償係数更新部 67により演算された歪補償係数 h(n+ l)で古い歪補償係数 h(n)をクロ ック周期で更新する。なお、 位相調整回路 68 は位相調整制御を停止する。
第 1 実施例によれば、参照信号とフィー ドバック信号間の位相差を定期的に補 正し、該位相差が小さい期間においてのみ歪補償係数を更新するため、該位相差に 影響されずに歪補償係数を速やかに収束させることができる。この結果、参照信号 とブイ一ドパック信号間の位相差が変動しても、 良好かつ安定した歪補償動作を 行う こ とができる。
( C) 第 2実施例
図 6 は第 2率施例の歪補償装置の構成図であり、図 2の第 1実施例と同一部分 には同一符号を付している。異なる点は、間欠制御を行うか否かを判定する間欠制 御実行判定部 70が設けられている点である。
送信信号が、 大きなギャップ (間欠的に振幅 0信号が挿入された特殊信号) を 有する場合や振幅がノィズレベル程度の場合、位相調整回路 68は参照信号とフィ 一ドバック信号の位相差を正しく検出する ことができなく なる。かかる場合には 位相補正や歪補償係数の更新を停止した方が良い。
図 7は第 2実施例の処理フローである。第 2実施例において、間欠制御実行判定 部 70は送信信号 x(t)の大きさを検出し、送信信号 x(t)が設定値以上であるか確認 し(ステップ 201)、 設定値以上であれば、第 1 実施例と同様に位相補正処理(ステ ップ 202)、および歪補償テーブル (LUT) の更新処理(ステップ 203)を行う。 しか し、ステップ 2 0 1 において、 送信信号 x(t)が設定値よ り小さければ、位相補正お よび歪補償係数の更新を停止し、 送信信号 x(t)が設定値以上になるのを待つ。 前記ギヤップ信号の検知は送信信号 x(t)のかわりにフィードバック信号 y(t)を 用いてもよい。
第 2 実施例によれば、歪補償係数が間違った値に更新されることはないから、 参照信号が大き く なったとき、 直ちに正しい歪補償係数を用いて歪補償制御する ことができる。 '
• 変形例
図 6 の第 2 実施例では、送信信号の振幅が設定値以下になった時、 歪補償係数 の更新を停止したが、 位相調整回路 68 が算出した今回の位相差と前回の位相差 の変動量に基づいて歪補償係数の更新を停止するよ うに構成することもできる。 これは以下の理由による。信号ギャップ等が発生した場合に位相が正しく動作し ないことは第 2実施例で説明した。このため、送信信号のギヤップ部分において、 位相差が通常の値と明らかに異なり、 例えば、 位相調整回路 68 が算出する位相 差の変動が激しく なる。従って、 位相調整回路 68が算出する位相差を監視し、 位 相差の変動量が設定値よ り大きい場合、送信信号のギヤップ部分であると判断し、 歪補償テーブル LUTの更新を実施しないよ うに制御する。
図 8 は第 2実施例の変形例であり、図 6 の第 2実施例と同一部分には同一符号 を付している。異なる点は、位相調整回路 68 が算出する位相差の変動を監視する 位相差監視部 71、 歪補償テーブル (LUT) の更新を制御するテーブル更新制御部 72を設けた点である。
図 9 は変形例の処理フローである。間欠制御部 6 9の制御で交互に位相補正期 間厶 t と歪補償更新期間 Δ Tが発生する(図 1 参照)。位相補正期間 Δ t において 位相調整回路 68は参照信号とフィー ドバック信号の位相差 Δ φ を算出し、該位相 差を複素乗算器 65 に入力して位相差が零になるよう にフィー ドバック信号の位 相を補正する(ステップ 301)。位相差監視部 7 1は今回の位相差 PhNew と前回の 位相差 PhOldの変動量を計算し、該変動量が閾値より大きいかチェック し(ステツ プ 302, 303)、比較結果をテーブル更新制御部 72に入力する。テーブル更新制御部 72 は、 前記変動量が閾値よ り小さければ、送信信号はギャップ部分でないと判断 し、歪補償係数更新期間 Δ Tにおいてィネーブル信号 ENS' をハイ レベルにし、 歪補償テ一ブル(LUT)の更新を可能にする(ステップ 304)。ついで、 今回の位相差 PhNewを PhOldにして(ステツプ 305)、初めに戻り以降の処理を繰り返す。
一方、ステップ 303において、 前記変動量が閾値より大きければ、送信信号はギ ャ ップ部分である と判断し、歪補償係数更新期間 Δ Tにおいてィネーブル信号 ENS' をローレベルにし、 歪補償テーブル(LUT)の更新を停止にする(ステップ 306)。以後、今回の位相差 PhNewを PhOldにして(ステツプ 305)、初めに戻り以降 の処理を繰り返す。
( D) 第 3実施例
図 10は第 3実施例の歪補償装置の構成図であり、図 2の第 1実施例と同一部分 には同一符号を付している。異なる点は、①ジッタ量を判定するジッタ量判定部 73 を設けた点、②ジッタ量に基づいて歪補償係数更新期間 Δ Τ の長さを可変制御 する更新期間決定部 7 4を設けた点、③間欠制御部 6 9力 S、該決定された歪補償係 数更新期間 Δ Τ の間ィネーブル信号 ENS をハイ レベルにし、位相補正期間 A t の 間ィネーブル信号 E NS をローレベルにする点である。
歪補償係数更新期間を制御する理由は、 ジッタ量が大きい場合に歪補償テープ ル (LUT) の更新時間を短くすることでジッタによる影響を軽減する必要がある ためである。 ジッタ量を判断するために第 3実施例では、 位相差の合計値あるい は平均値あるいは分散量を測定している。 ジッタ量が大きいと位相差瞬時変動が 激し.く 、 ジッタ量が小さいと位相差瞬時変動が小であることを利用し、 ジッタ量 を定量的に測定している。歪補償テーブル(LUT)更新時間の制御方法と しては、 ジッタ量が大きい場合に LUT更新時間を短く、 逆に小さい場合は LUT更新時間 を長く設定する。
図 11 は第 3 実施例の処理フローである。 位相補正と歪補償係数更新の間欠制 御に先立ってジッタ量を推定し(ステップ 401)、該ジッタ量に応じて歪補償係数更 新期間 Δ Tを決定する(ステップ 402)。ステップ 401 のジッタ量推定において、位 相調整回路 68は、 図 12に示すよ うに予め設定されている一定周期 To毎の A tの 期間における参照信号とフィー ドパック信号の位相差を計算してジッタ量判定部
7 3 に入力する。ただし、ジッタ量推定において、位相補正は行わない。また、 To=
A t と しても良い。
ジッタ量判定部 73は、 例えば、 図 12(a)に示す所定期間 Taの位相瞬時変動合 計値に基づいてジッタ量を推定する。 すなわち、 ジッタ量が大きい (=位相瞬時 変動量 Φが大きい) と図 12 (b)の位相差特性の振幅が点線に示すよう に大きく なったり、 図 12 ( c) の位相差特性の振動周期が点線に示すよ うに速く なつたり するため、 位相瞬時変動量 Φの合計値が大きく なり、 ジッタ量を推定すること が出来る。
更新期間決定部 74 は予めジッタ量と歪補償係数更新期間 Δ Τ の対応を記憶し ておき、推定したジッタ量に応じた歪補償係数更新期間 Δ Τ を決定して間欠制御 部 69 ·に入力する。
以後、間欠制御部 69 は、位相補正期間 Δ t と前記決定された歪補償係数更新期 間厶 T に基づいて第 1 実施例と同様に交互に、位相補正(ステップ 403)、歪捕償テ 一ブル(LUT)の更新処理を行う(ステップ 404)。 以上、 第 3実施例によれば、 位相瞬時変動 ] φが小さければ更新期間を長くで きるため歪補償係数を速やかに収束させることができる。 また、 位相瞬時変動 φが大きければ歪補償係数更新期間を短く できるため、 補正によ り位相差が小さ く なっている期間においてのみ歪補償係数の更新を行う ことが'でき、 ジッタによ る影響を軽減することができる。
ところで、 図 13 に示すよ う に振幅が点線に示すよ うに大き く なつたり、 小さ く なつたりする度合を判定するには次のよ うな方法もある。 すなわち、 ジッタ量 を位相差の分散量に基づいて決定する方法である。分散量は、 i番目の位相差 Xi、 位相差の平均値を Xm、 サンプル数を N とすれば次式
分散 =∑ ( Xi - Xm) 2 /N ( i = l〜N )
により計算することができる。
図 11 の処理フ口一では歪補償係数更新期間 Δ Τ を決定後は、該 Δ Τを固定にし た場合である力 S、位相差の変動を監視して Δ Τを可変制御することもできる。図 14 はかかる場合の処理フローであり、図 1 1の処理フローと同様に、位相補正と歪補 償係数更新の間欠制御に先立ってジッタ量を推定し(ステップ 411 )、該ジッタ量に 応じて歪補償係数更新期間 Δ Tを決定する(ステップ 412)。
ついで、 位相調整回路 68 は、位相補正期間 Δ t において位相差を検出し、複素 乗算器 65 は該位相差に基づいてフィ一ドバック信号の位相差を補正する(ステッ プ 413)。ジッタ量判定部 7 3は前回の位相差からの変動量を計算し(最初は変動量 = 0 とする)、更新期間決定部 74は、該変動量に基づいて歪補償係数更新期間 Δ T を補正する(ステップ 414 )。間欠制御部 69は該決定された歪補償係数更新期間厶 T の間イネ一ブル信号をハイ レベルにして歪補償テーブル(LUT)の更新処理を可能 にする(ステツプ 415)。以後、ステップ 413以降の処理を繰り返す。
以上のよ う にすれば、ジッタ量が変動してもこれに追従して歪補償係数更新期 間を制御できるため、ジッタによる影響を軽減することができる。
-変形例
第 3実施例ではジッタ量に基づいて歪補償係数更新期間 A Tを決定したが、 歪 補償係数更新期間 Δ T を固定し、代わって歪補償係数更新部の更新時定数を変更 すること もできる。更新時定数を短くすれば、等価的に歪補償係数更新期間を長く したこと となり 、 また、更新時定数を長くすれば、 等価的に歪補償係数更新期間を 短く したこ とになる。
歪補償係数更新部 67 の更新時定数はステップサイズパラメータ μ (図 30参照) の値を変更することによ り制御するこ とができる。例えば、ステップサイズパラメ ータ μ の値を大き くする と収束速度が速く なり、更新時定数が短く なる。また、ス テップサイズパラメータ μの値を小さ くする と収束速度が遅く なり、更新時定数 が長く なる。
図 1 5は第 3 .実施例の変形例であり 、 ジッタ量に基づいて更新時定数、すなわ ちステップサイズパラメータ μの値を変更するよ うに構成している。第 3 実施例 と異なる点は、
①位相補正期間 A t と歪補償係数更新期間 Δ Tは固定されている点、
②更新期間決定部 74の代わり に、ジッタ量に基づいて更新時定数を制御する更 新時定数決定部 7 5 を設けた点、
である。
図 16 は変形例の処理フローであり 、 第 3 実施例と同様に位相補正と歪補償係 数更新の間欠制御に先立って、 ジッタ量判定部 73はジッタ量を推定し(ステップ 421)、更新時定数決定部 75 は、ジッタ量と適応信号処理のステップサイズパラメ ータ / の値の対応を示すテーブルを有しており、該テーブルよ り前記推定された ジッタ量に応じたステップサイズパラメータ μの値を求め、歪補償係数更新部 67 に設定する(ステップ 422)。 これによ り、 歪補償係数更新部 67は歪補償係数更新 期間 Δ Τ において、該設定された; u値を用いて適応信号処理を行って歪補償係数 h(n+l)を算出することになる。
以後、位相補正期間 Δ t と歪補償係数更新期間 Δ Τ に基づいて第 1 実施例と同 様に交互に、位相補正(ステップ 423)、歪補償テーブル(LUT)の更新処理を行う(ス テップ 424)。
以上、変形例によれば、ジッタ量に基づいて更新時定数を制御することによ り歪 補償係数更新時間を制御する場合と同等の効果を奏することができる。
( E ) 第 4実施例
第 3 実施例では位相差に基づいて歪補償係数更新期間を制御したが、誤差信号 e(t)に基づいて歪補償係数更新期間を制御することができる。これは、 ジッタに応 じて誤差信号 e(t)が変動するからである。
図 17 は第 4実施例の歪補償装置の構成図であり、図 10の第 3実施例と同一部 分には同一符号を付している。図 10の第 3実施例と異なる点は、第 4実施例では、 ジッタ量判定部 73力 減算器 6 6から出力するエラー信号 e(t)の合計値あるいは 平均値あるいは分散に基づいてジッタ量を推定している点である。
図 18は第 4実施例の処理フローであり、最新の歪補償係数を用いて歪補償を行 つている時、ジッタ量判定部 73はエラー信号 e(t)の平均値あるいは分散に基づい てジッタ量を推定し(ステップ 501)、 更新期間決定部 74はこのジッタ量に基づい て歪補償係数更新期間 Δ Τを決定する(ステップ 502)。 以後、 間欠制御部 69は位 相補正期間 Δ t と前記決定した歪補償係数更新期間 Δ Tを交互に発生して位相補 正と歪補償テーブル(LUT)の更新処理を繰り返す(ステップ 503, 504)。以上、第 4 実施例によれば、ジッタによる影響を軽減することができる。
-変形例
第 4実施例ではジッタ量に基づいて歪補償係数更新期間 Δ Τ を決定したが、 歪 補償係数更新期間 Δ Τ を固定し、代わって歪補償係数更新部の更新時定数を変更 するこ ともできる。図 1 9は第 4実施例の変形例であり、ジッタ量に基づいて更新 時定数、すなわちステップサイズパラメータ μ の値を変更するよ う に構成してい る。図 17の第 4実施例と異なる点は、
①位相補正期間 A tと歪補償係数更新期間 Δ Tを固定している点、
②更新期間決定部 74 の代わり に、ジッタ量に基づいて更新時定数(ステップサ ィズパラメータ μ )を制御する更新時定数決定部 7 5を設けた点、
である。処理フローは、ジッタ量に基づいて更新時定数(ステップサイズパラメ ータ μ )を制御する点が異なるだけで、 図 18の処理フローと同様に行う ことがで, きる。変形例によれば、ジッタ量に基づいて歪補償係数更新時間を制御する場合と 同等の効果を奏することができる。
( F ) 第 5実施例
第 3 実施例では位相差に基づいて歪補償係数更新期間を制御したが、フィー ド バック信号の AGPR(Adj acent Channel Power Ratio)に基づいて歪補償係数更新 期間を制御することができる。ジッタが激しい系でジッタ対策を行わないとアン プ出力に不要波を発生させてしま う。 この不要波はフィー ドバック信号でも同様 に確認できる。 そこで、 第 5実施例では ACPRを測定し、該 ACPRに基づいてジ ッタ量を定量的に判定し、 ジッタ量が大きい場合に歪補償係数更新期間 Δ Τ を短 く 、 逆に小さい場合に Δ Tを長く設定する。
図 2 0は第 5実施例の歪補償装置の構成図であり、図 10の第 3実施例と同一部 分には同一符号を付している。図 10の第 3実施例と異なる点は、第 5実施例では、 ① ACPR測定装置 81を設けている点、②ジッタ量判定部 73力 測定された ACPR の所定期間における合計値あるいは平均値あるいは分散に基づいてジッタ量を推 定している点である。
図 21 は ACPR測定装置 81 の構成図であり、パンドパスフィルタ 81aから入力 する隣接チャネルの信号成分を AD変換器 81bで AZD変換し、 AD変換出力に FFT演算部 81cで FFT演算を施し、 電力計算部 81dで FFT出力を用いて隣接チ ャネルの電力を算出し、 この隣接チャネルの電力と着目チャネルの電力を用いて ACPRを算出して出力する。
図 22は第 5実施例の処理フローであり、最新の歪補償係数を用いて歪補償を行 つている時、 ACPR測定装置 81 は ACPR を測定して出力する。 ジッタ量判定部 73 は ACPR の平均値あるいは分散に基づいてジッタ量を推定し(ステップ 601)、 更新期間決定部 74 はこのジッタ量に基づいて歪補償係数更新期間 Δ Tを決定す る(ステップ 602)。 以後、 間欠制御部 69は位相補正期間 Δ t と前記決定した歪補 償係数更新期間 Δ Tを交互に発生して位相補正と歪補償テーブル (LUT)の更新処 理を繰り返す(ステップ 603, 604)。以上、第 4実施例によれば、ジッタによる影響を 軽減するこ とができる。
-変形例
第 5実施例ではジッタ量に基づいて歪補償係数更新期間 Δ Τ を決定したが、 歪 補償係数更新期間 Δ Τ を固定し、代わって歪補償係数更新部の更新時定数を変更 するこ と もできる。図 23は第 5実施例の変形例であり、 ジッタ量に基づいて更新 時定数、すなわちステップサイズパラメータ / の値を変更するよ うに構成してい る。図 20の第 5実施例と異なる点は、 ①位相補正期間 Δ t と歪補償係数更新期間 Δ Tを固定している点、
②更新期間決定部 74 の代わり に、ジッタ量に基づいて更新時定数(ステップサ ィズパラメータ μ )を制御する更新時定数決定部 7 5を設けた点、
である。ジッタ量に基づいて更新時定数(ステップサイズパラメータ μ )を制御 する点が図 2 2の処理フローと異なるだけで、他は同様に行う ことができる。変形 例によれば、ジッタ量に基づいて歪補償係数更新時間を制御する場合と同等の効 果を奏することができる。
( G) 第 6実施例
第 3 実施例では位相差に基づいて歪補償係数更新期間を制御したが、歪補償 数の収束度に基づいて歪補償係数更新期間を制御することができる。ジッタが大 きい系の場合、歪補償係数が一定値に収束せず、不安定な振動を起こす。そこで、 歪補償係数の収束度を判定して、 ジッタ量を定量的に判定し、 ジッタ量が大きい 場合に歪補償係数更新期間 Δ Τを短く 、 逆に小さい場合に Δ Τを長く設定する。 図 24 は第 6実施例の歪補償装置の構成図であり、図 10の第 3実施例と同一部 分には同一符号を付している。図 10の第 3実施例と異なる点は、第 6実施例では、 ①収束状態監視部 82 を設けている点、②ジッタ量判定部 73 が収束安定度に基づ いてジッタ量を推定している点である。
図 25は第 5実施例の処理フローである。 収束状態監視部 82は、 歪補償テープ ル 61よ り読み出されて歪補償処理に用いられた歪補償係数 h(n)と、歪補償係数更 新部 67 で算出された新たな歪補償係数 h(n+l)を入力され、その差分の所定期間 における積算値あるいは平均値に基づいて収束状態(収束安定度)を監視し、ジッ タ量判定部 73は収束安定度に基づいてジッタ量を推定し(ステップ 701)、 更新期 間決定部 74はこのジッタ量に基づいて歪補償係数更新期間 Δ Tを決定する(ステ ップ 7 02)。 以後、 間欠制御部 69は位相補正期間 Δ t と前記決定した歪補償係数 更新期間 Δ Tを交互に発生して位相補正と歪補償テーブル (LUT)の更新処理を繰 り返す(ステツプ 703, 704)。以上、第 6実施例によれば、ジッタによる影響を軽減す ることができる。
•変形例
第 6実施例ではジッタ量に基づいて歪補償係数更新期間 Δ Τ を決定したが、 歪 補俊係数更新期間 Δ Τ を固定し、代わって歪補償係数更新部 67の更新時定数を変 更することもできる。図 26は第 6実施例の変形例であり、 ジッタ量に基づいて更 新時定数、すなわちステップサイズパラメータ μ の値を変更するよ うに構成して いる。図 24の第 6実施例と異なる点は、
①位相補正期間 A t と歪補償係数更新期間 Δ Τを固定している点、
②更新期間決定部 74 の代わり に、ジッタ量に基づいて更新時定数(ステップサ ィズパラメータ Ai )を制御する更新時定数決定部 7 5を設けた点、
である.。ジッタ量に基づいて更新時定数(ステップサイズパラメータ )を制御 する点が図 2 5の処理フロ一と異なるだけで、他は同様に行う ことができる。変形 例によれば、ジッタ量に基づいて歪補償係数更新時間を制御する場合と同等の効 果を奏するこ とができる。

Claims

請求の範囲 . 1 .送信信号である参照信号とフィー ドバック信号の差信号を入力され、該差信 号が小さく なるよ う に適応アルゴリズムによ り歪補償係数を演算する歪補償係数 演算部、該演算された歪補償係数で記憶内容が更新される歪補償係数記憶部、該歪 補償係数に基づいて送信信号に歪補償を施す歪補償部を備えた歪補償装置におい て、
参照信号とフィー ドパック信号の位相差を検出する位相差検出部、
該位相差を補正する位相補正部、
位相補正期間と歪補償係数更新期間を交互に発生し、 該位相補正期間において 前記位相差を補正し、該歪補償係数更新期間において前記歪補償係数を更新する よう制御する制御部、
を備えたこ とを特徴とする歪補償装置。
2 . 参照信号またはフィ一ドバック信号が設定値よ り小さいか監視する参照信 号監視部またはフィー ドパック信号監視部、
を備え、前記制御部は、参照信号またはフィ一ドバック信号が設定値よ り小さけ れば、 前記歪補償係数更新を停止する、 '
ことを特徴とする請求項 1記載の歪補償装置。
3 . 前記検出した位相差と前回検出した位相差の変動量が設定値以上か監視す る位相差監視部、
を備え、前記制御部は、位相差変動量が設定値以上であれば、 前記歪補償係数の 更新を停止する、
ことを特徴とする請求項 1記載の歪補償装置。
4 . 前記参照信号とフィー ドバック信号との位相差の大きさに基づいて、 前記 歪補償係数更新期間を決定する歪補償係数更新期間決定部、
を備え、該歪補償係数更新期間において歪補償係数を更新する、
ことを特徴とする請求項 1記載の歪補償装置。
5 . 前記参照信号とフィー ドパック信号との差信号の大きさに基づいて、 前記 歪補償係数更新期間を決定する歪補償係数更新期間決定部、
を備え、該歪補償係数更新期間において歪補償係数を更新する、 ことを特徴とする請求項 1記載の歪補償装置。
6 . 隣接チャネル電力を測定する電力測定部、
該隣接チャネル電力の大きさに基づいて、 前記歪補愤係数更新期間を決定する 歪補償係数更新期間決定部、
を備え、該歪補償係数更新期間において歪補償係数を更新する、
ことを特徴とする請求項 1記載の歪補償装置。
7 . 歪補償係数の収束状態を監視する収束状態監視部、
収束状態に基づいて、 前記歪補償係数更新期間を決定する歪補償係数更新期間 決定部、
を備え、該歪補償係数更新期間において歪補償係数を更新する、
ことを特徴とする請求項 1記載の歪補償装置。
8 . 前記参照信号とフィー ドバック信号との位相差の大きさに基づいて、 歪補 償係数演算部における歪補償係数の更新時定数を決定する更新時定数決定部、 を備えたことを特徴とする請求項 1記載の歪補償装置。
9 . 前記参照信号とフィー ドバック信号との差信号の大きさに基づいて、 歪補 償係数演算部における歪補償係数の更新時定数を決定する更新時定数決定部、 を備えたことを特徴とする請求項 1記載の歪補償装置。
1 0 . 隣接チャネル電力を測定する電力測定部、
隣接チャネル電力の大きさに基づいて、 歪補償係数演算部における歪補償係数 の更新時定数を決定する更新時定数決定部、
を備えたことを特徴とする請求項 1記載の歪補償装置。
1 1 . 歪補償係数の収束状態を監視する収束.状態監視部、
収束状態に基づいて、 歪補償係数演算部における歪補償係数の更新時定数を決 定する更新時定数決定部、
を備えたことを特徴とする請求項 1記載の歪補償装置。
PCT/JP2002/005323 2002-05-31 2002-05-31 歪補償装置 WO2003103163A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE60238508T DE60238508D1 (de) 2002-05-31 2002-05-31 Verzerrungskompensationsvorrichtung
EP02730823A EP1499027B1 (en) 2002-05-31 2002-05-31 Distortion compensation apparatus
JP2004510126A JP3875707B2 (ja) 2002-05-31 2002-05-31 歪補償装置
PCT/JP2002/005323 WO2003103163A1 (ja) 2002-05-31 2002-05-31 歪補償装置
US10/951,040 US7639755B2 (en) 2002-05-31 2004-09-22 Distortion compensating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/005323 WO2003103163A1 (ja) 2002-05-31 2002-05-31 歪補償装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/951,040 Continuation US7639755B2 (en) 2002-05-31 2004-09-22 Distortion compensating apparatus

Publications (1)

Publication Number Publication Date
WO2003103163A1 true WO2003103163A1 (ja) 2003-12-11

Family

ID=29606634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005323 WO2003103163A1 (ja) 2002-05-31 2002-05-31 歪補償装置

Country Status (5)

Country Link
US (1) US7639755B2 (ja)
EP (1) EP1499027B1 (ja)
JP (1) JP3875707B2 (ja)
DE (1) DE60238508D1 (ja)
WO (1) WO2003103163A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229889A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 歪補償装置
EP1705801A2 (en) 2005-03-22 2006-09-27 Fujitsu Limited Distortion compensation apparatus
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
WO2008035439A1 (fr) * 2006-09-22 2008-03-27 Panasonic Corporation Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci
US7430250B2 (en) 2005-03-09 2008-09-30 Fujitsu Limited Distortion compensating apparatus
US7663436B2 (en) 2005-06-30 2010-02-16 Fujitsu Limited Power amplifier with distortion compensation circuit
US7688914B2 (en) 2005-08-17 2010-03-30 Fujitsu Limited Distortion compensation in wireless digital communication
JP2011019060A (ja) * 2009-07-08 2011-01-27 Sumitomo Electric Ind Ltd 歪補償回路、及びこれを用いた無線送信装置
EP2290892A2 (en) 2009-08-12 2011-03-02 Fujitsu Limited Wireless apparatus and signal processing method
EP2367284A2 (en) 2010-03-12 2011-09-21 Fujitsu Limited Radio apparatus, distortion correction device, and distortion correction method
US8169971B2 (en) 2008-09-18 2012-05-01 Fujitsu Limited Base station apparatus, communication control system, communication control method, and inter-station control method
WO2012096337A1 (ja) * 2011-01-14 2012-07-19 株式会社日立国際電気 増幅装置
US8437425B2 (en) 2010-12-13 2013-05-07 Fujitsu Limited Distortion compensation device, distortion compensation method and wireless apparatus
US8897391B2 (en) 2011-09-30 2014-11-25 Fujitsu Limited Distortion compensator and distortion compensation method
JP2016046725A (ja) * 2014-08-25 2016-04-04 富士通株式会社 歪補償方法、歪補償装置、及び歪補償プログラム
JP2017005507A (ja) * 2015-06-10 2017-01-05 日本電信電話株式会社 分散アンテナ装置
US11509987B2 (en) 2018-09-07 2022-11-22 Dolby Laboratories Licensing Corporation Dynamic environmental overlay instability detection and suppression in media-compensated pass-through devices

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4255361B2 (ja) * 2003-11-07 2009-04-15 富士通株式会社 歪み補償増幅器
FI20040393A0 (fi) * 2004-03-12 2004-03-12 Nokia Corp Esivääristysmenetelmä, mittausjärjestely, esivääristinrakenne, lähetin, vastaanotin ja kytkentälaite
US7840014B2 (en) * 2005-04-05 2010-11-23 Roland Corporation Sound apparatus with howling prevention function
EP1717949A1 (en) * 2005-04-21 2006-11-02 Siemens Aktiengesellschaft Method and apparatus for reducing nonlinear distortions in generating a high frequency signal
US8284645B2 (en) * 2006-02-15 2012-10-09 Panasonic Corporation Cyclic memory and disc device
US8498590B1 (en) * 2006-04-04 2013-07-30 Apple Inc. Signal transmitter linearization
DE102006035663B4 (de) * 2006-07-31 2013-08-08 Intel Mobile Communications GmbH Schaltungsanordnung
JP5110165B2 (ja) * 2008-01-30 2012-12-26 富士通株式会社 歪み補償装置
US8848824B2 (en) * 2008-03-07 2014-09-30 Andrew M. Teetzel High efficiency RF system linearizer using controlled complex nonlinear distortion generators
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
US20100327932A1 (en) * 2009-06-26 2010-12-30 Qualcomm Incorporated Feedback system with improved stability
US20110143697A1 (en) * 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
US8880010B2 (en) * 2009-12-30 2014-11-04 Qualcomm Incorporated Dual-loop transmit noise cancellation
JP5637065B2 (ja) * 2011-05-13 2014-12-10 住友電気工業株式会社 増幅回路及び無線通信装置
US8891668B2 (en) * 2011-06-30 2014-11-18 Intel IP Corporation System and method for estimating and correcting phase shift in a wireless communication device
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
KR20210109855A (ko) * 2020-02-28 2021-09-07 주식회사 만도 차량용 레이더의 송신신호 위상 보정 장치 및 방법과, 그를 포함하는 차량용 레이더 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303045A (ja) * 1993-04-09 1994-10-28 Nec Corp 負帰還増幅器
JPH0964932A (ja) * 1995-08-28 1997-03-07 Hitachi Denshi Ltd 電力増幅器の非線形補償回路
JP2000040958A (ja) * 1998-07-24 2000-02-08 Advantest Corp 基準周波数・タイミング発生装置
JP2000216640A (ja) * 1998-12-10 2000-08-04 Nortel Networks Ltd 線形増幅装置
JP2001284980A (ja) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機
JP2001345718A (ja) * 2000-06-06 2001-12-14 Fujitsu Ltd 非線形歪補償装置を有する通信装置の起動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870668A (en) * 1995-08-18 1999-02-09 Fujitsu Limited Amplifier having distortion compensation and base station for radio communication using the same
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303045A (ja) * 1993-04-09 1994-10-28 Nec Corp 負帰還増幅器
JPH0964932A (ja) * 1995-08-28 1997-03-07 Hitachi Denshi Ltd 電力増幅器の非線形補償回路
JP2000040958A (ja) * 1998-07-24 2000-02-08 Advantest Corp 基準周波数・タイミング発生装置
JP2000216640A (ja) * 1998-12-10 2000-08-04 Nortel Networks Ltd 線形増幅装置
JP2001284980A (ja) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機
JP2001345718A (ja) * 2000-06-06 2001-12-14 Fujitsu Ltd 非線形歪補償装置を有する通信装置の起動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1499027A4 *

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP2006229889A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 歪補償装置
US7433421B2 (en) 2005-02-21 2008-10-07 Fujitsu Limited Distortion compensation apparatus
US7430250B2 (en) 2005-03-09 2008-09-30 Fujitsu Limited Distortion compensating apparatus
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
US7447274B2 (en) 2005-03-16 2008-11-04 Fujitsu, Limited Distortion compensation apparatus
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
EP1705801A2 (en) 2005-03-22 2006-09-27 Fujitsu Limited Distortion compensation apparatus
US7486744B2 (en) 2005-03-22 2009-02-03 Fujitsu Limited Distortion compensation apparatus
US7663436B2 (en) 2005-06-30 2010-02-16 Fujitsu Limited Power amplifier with distortion compensation circuit
JP5301831B2 (ja) 2005-06-30 2013-09-25 富士通株式会社 歪補償回路を有する電力増幅器
US7688914B2 (en) 2005-08-17 2010-03-30 Fujitsu Limited Distortion compensation in wireless digital communication
WO2008035439A1 (fr) * 2006-09-22 2008-03-27 Panasonic Corporation Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci
US8422433B2 (en) 2008-09-18 2013-04-16 Fujitsu Limited Base station apparatus, communication control system, communication control method, and inter-station control method
US8169971B2 (en) 2008-09-18 2012-05-01 Fujitsu Limited Base station apparatus, communication control system, communication control method, and inter-station control method
JP2011019060A (ja) * 2009-07-08 2011-01-27 Sumitomo Electric Ind Ltd 歪補償回路、及びこれを用いた無線送信装置
US8442157B2 (en) 2009-08-12 2013-05-14 Fujitsu Limited Wireless apparatus and signal processing method
EP2290892A2 (en) 2009-08-12 2011-03-02 Fujitsu Limited Wireless apparatus and signal processing method
US8351878B2 (en) 2010-03-12 2013-01-08 Fujitsu Limited Radio apparatus, distortion correction device, and distortion correction method
EP2367284A2 (en) 2010-03-12 2011-09-21 Fujitsu Limited Radio apparatus, distortion correction device, and distortion correction method
US8437425B2 (en) 2010-12-13 2013-05-07 Fujitsu Limited Distortion compensation device, distortion compensation method and wireless apparatus
JP2012147385A (ja) * 2011-01-14 2012-08-02 Hitachi Kokusai Electric Inc 増幅装置
WO2012096337A1 (ja) * 2011-01-14 2012-07-19 株式会社日立国際電気 増幅装置
US9065404B2 (en) 2011-01-14 2015-06-23 Hitachi Kokusai Electric Inc. Amplifying device
US8897391B2 (en) 2011-09-30 2014-11-25 Fujitsu Limited Distortion compensator and distortion compensation method
JP2016046725A (ja) * 2014-08-25 2016-04-04 富士通株式会社 歪補償方法、歪補償装置、及び歪補償プログラム
JP2017005507A (ja) * 2015-06-10 2017-01-05 日本電信電話株式会社 分散アンテナ装置
US11509987B2 (en) 2018-09-07 2022-11-22 Dolby Laboratories Licensing Corporation Dynamic environmental overlay instability detection and suppression in media-compensated pass-through devices

Also Published As

Publication number Publication date
EP1499027B1 (en) 2010-12-01
US7639755B2 (en) 2009-12-29
US20050047521A1 (en) 2005-03-03
DE60238508D1 (de) 2011-01-13
JPWO2003103163A1 (ja) 2005-10-06
JP3875707B2 (ja) 2007-01-31
EP1499027A1 (en) 2005-01-19
EP1499027A4 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
WO2003103163A1 (ja) 歪補償装置
JP3857652B2 (ja) 歪補償装置
US7415250B2 (en) Distortion compensating amplifier
JP4308163B2 (ja) 歪補償装置
JP4555702B2 (ja) 歪補償装置
US7145962B2 (en) Predistortion digital linearizer and gain controlling method thereof
US8022763B2 (en) Amplifier failure detection apparatus
JP4183364B2 (ja) 歪補償装置
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US8014735B2 (en) RF power amplifier controlled by estimated distortion level of output signal of power amplifier
JP3707549B2 (ja) 送信装置
US8933752B2 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
JP2005333353A (ja) プリディストータ
JP2000078037A (ja) 増幅器のプリディストータと増幅装置
US20100271125A1 (en) Distortion compensation apparatus and method for detecting failure in the same
WO2010073483A1 (ja) 歪補償増幅器
JP3872726B2 (ja) 送信増幅器
WO2003077495A1 (en) Frequency-dependent magnitude pre-distortion of non-baseband input signals for reducing spurious emissions in communication networks
JP2004165900A (ja) 通信装置
JP2004032252A (ja) 歪補償送信装置
KR100939882B1 (ko) 왜곡 보상 장치
JP2003218970A (ja) 非線形歪み補償装置及びその方法並びにプログラム
JP2010011370A (ja) 歪補償増幅器
JP2004128922A (ja) 歪補償装置
JP2002344249A (ja) 歪み補償装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004510126

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10951040

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002730823

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002730823

Country of ref document: EP