KR102640792B1 - 전치왜곡 보상 장치 및 방법 - Google Patents

전치왜곡 보상 장치 및 방법 Download PDF

Info

Publication number
KR102640792B1
KR102640792B1 KR1020180015651A KR20180015651A KR102640792B1 KR 102640792 B1 KR102640792 B1 KR 102640792B1 KR 1020180015651 A KR1020180015651 A KR 1020180015651A KR 20180015651 A KR20180015651 A KR 20180015651A KR 102640792 B1 KR102640792 B1 KR 102640792B1
Authority
KR
South Korea
Prior art keywords
input
output
power amplifier
predistorter
characteristic data
Prior art date
Application number
KR1020180015651A
Other languages
English (en)
Other versions
KR20190096104A (ko
Inventor
육준형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180015651A priority Critical patent/KR102640792B1/ko
Publication of KR20190096104A publication Critical patent/KR20190096104A/ko
Application granted granted Critical
Publication of KR102640792B1 publication Critical patent/KR102640792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 실시 예는 전치왜곡 보상 장치 및 방법에 관한 것이다.
본 실시 예에 다른 전치왜곡 보상 장치는 전력 증폭기의 비선형 특성을 선형화하기 위한 복수 개의 전치 왜곡기; 상기 복수 개의 전치 왜곡기의 출력 신호를 변조하는 직교 변조기; 및 상기 변조된 출력 신호를 증폭하기 위해서 직렬로 연결되는 복수 개의 전력 증폭기;를 포함하고, 상기 복수 개의 전치 왜곡기는 복수 개의 전력 증폭기 각각의 입출력 특성 데이터에 따라 상기 전력 증폭기 각각에 대응하게 연결되는 다항식 디지털 전치 왜곡기 및 룩업 테이블 전치 왜곡기를 포함한다.

Description

전치왜곡 보상 장치 및 방법{AN APPARATUS AND A OPERATING METHOD OF PRE-DISTORTER WITH COMPENSATION}
본 실시 예는 전력증폭기의 비선형 특성을 보상하기 위한 전치왜곡 보상 장치 및 방법에 관한 것이다.
이동통신 시스템의 발전에 따라 전송속도에 대한 소비자의 요구가 높아졌고, 전송 속도를 높이기 위해 안테나 출력을 크게하는 방향으로 기술이 발전했다.
안테나 출력을 크기하기 위해서 전력증폭기가 고출력 즉, 이득이 높은 것을 사용해야 한다. 하지만 고출력 증폭기를 사용함에 따라 입력으로 들어오는 신호의 크기가 커질수록 고출력 증폭기의 이득이 감소하는 비선형성이 크게 나타났다.
따라서 비선형성이 증가함에 따라 전력증폭기를 거친 출력 신호의 인접대역 스펙트럼이 증가하여 옆 채널의 간섭을 증가시키게 된다. 옆 채널 간섭을 주는 영향 정도에 따라 비트 오율이 커지게 되고, 데이터 수율이 낮아지게 된다.
이러한 고출력 증폭기의 비선형성으로 인한 채널 간섭현상을 극복할 수 있는 방안으로 피드백, 전방향 그리고 디지털 전치 왜곡기의 연구가 진행되어 왔고 대중적으로 디지털 전치 왜곡기가 사용되어 왔다.
최근 전력증폭기의 모델은 여러 개의 비선형 특성을 가진 모델의 병합을 통해 사용되고 있으며, 이는 하나의 전력증폭기의 단점을 두 개 이상의 비선형 특성을 가진 전력증폭기를 통해 고출력에 대한 제한을 극복하기 위해서이다. 다만 현재까지 디지털 전치 왜곡기는 병합된 비선형적인 출력 형태를 하나의 디지털 전치왜곡 시스템을 이용하여 비선형적인 출력특성을 보정하는 것이다.
따라서, 디지털 전치 왜곡기는 출력특성이 여러 개의 함수 형태로 이루어진 것에 대해서 최적화된 형태가 아니라는 문제점이 있다.
본 실시 예는 상술한 종래기술의 문제점을 극복하기 위한 것으로서, 본 실시 예의 목적은 전치왜곡 보상 장치 및 방법을 제공하는 것이다.
또한, 실시 예는 전력 증폭기에 대한 비선형 특성을 보상할 수 있도록 하는 전치왜곡 보상 장치 및 방법을 제공한다.
또한 실시 예의는 직렬로 연결된 복수의 전력 증폭기에 대한 선형성이 유지되도록 하기 위한 전치왜곡 보상 장치 및 방법을 제공한다.
또한 실시 예는 직렬로 연결된 복수의 전력 증폭기에 대한 전치왜곡 보상에 대한 연산 시간을 단축시킬 수 있는 전치왜곡 보상 장치 및 방법을 제공한다.
또한 실시 예는 복수의 전력 증폭기에 대한 전치왜곡 보상을 왜곡 정도에 따라 구분하고 그에 따른 보상을 실행할 수 있도록 하는 전치왜곡 보상 장치 및 방법을 제공한다.
본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 기술적 과제를 해결하기 위하여 본 실시 예에 따른 전치왜곡 보상 장치는 전력 증폭기의 비선형 특성을 선형화하기 위한 복수 개의 전치 왜곡기; 상기 복수 개의 전치 왜곡기의 출력 신호를 변조하는 직교 변조기; 및 상기 변조된 출력 신호를 증폭하기 위해서 직렬로 연결되는 복수 개의 전력 증폭기;를 포함하고, 상기 복수 개의 전치 왜곡기는 복수 개의 전력 증폭기 각각의 입출력 특성 데이터에 따라 상기 전력 증폭기 각각에 대응하게 연결되는 다항식 디지털 전치 왜곡기 및 룩업 테이블 전치 왜곡기를 포함한다. 또한, 실시예는 상기 제1 전치 왜곡기는 상기 전력 증폭기의 제1 출력에 대한 왜곡을 보상하고, 상기 제2 전치 왜곡기는 상기 전력 증폭기의 제2 출력에 대한 왜곡을 보상하며, 상기 제1 출력은 상기 제2 출력보다 클 수 있다.
또한, 본 실시 예에 따른 전치 왜곡 보상 방법은 직렬로 연결할 복수 개의 전력 증폭기 각각의 입출력 특성 데이터를 추출하는 단계; 상기 각각의 입출력 데이터로부터 상기 각각의 전력 증폭기에 대한 보상 계수 또는 보상 출력값을 추출하는 단계; 상기 추출된 보상 계수 또는 보상 출력값을 가지는 전치 왜곡기를 직렬로 연결하여 상기 복수 개의 전력 증폭기의 비선형 특성을 보상하는 단계;를 포함하고, 상기 보상 계수 또는 보상 출력값은 상기 복수 개의 증폭기 각각에 대한 입출력 특성 데이터에 따라 상기 증폭기와 연결되는 전치 왜곡기 각각에 적용되고, 상기 보상 출력값은 상기 추출된 보상 계수에 전력 증폭기의 입력값을 적용하여 산출하여 저장한다.
본 실시 예에 따른 전치왜곡 보상 장치 및 방법에 대한 효과는 다음과 같다.
본 실시 예에 따른 전치왜곡 보상 장치 및 방법은 전력 증폭기에 대한 비선형 특성을 보상할 수 있다.
또한 본 실시 예에 따른 전치왜곡 보상 장치 및 방법은 직렬로 연결된 복수의 전력 증폭기에 대한 선형성이 유지되도록 할 수 있다.
또한 본 실시 예에 따른 전치왜곡 보상 장치 및 방법은 직렬로 연결된 복수의 전력 증폭기에 대한 전치 왜곡 보상에 대한 연산 시간을 단축시킬 수 있다.
또한 본 실시 예에 따른 전치왜곡 보상 장치 및 방법은 복수의 전력 증폭기에 대하 전치왜곡 보상을 위한 왜곡 정도에 따라 구분되어 보상을 실행할 수 있다.
본 실시 예에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 실시 예가 속하는 기술분야에서 통상의 지식을 가지 자에게 명확하게 이해될 수 있을 것이다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 다양한 실시 예들을 제공한다. 다만, 본 실시 예의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시 예를 구성될 수 있다.
도 1은 적응형 다항식 디지털 전치 왜곡기의 구조를 나타내는 도면이다.
도 2는 실시 예에 따른 전력 증폭기의 비선형 특성을 보상하는 방법을 설명하기 위한 순서도이다.
도 3은 본 실시 예에 따라 전력 증폭기의 다항식 디지털 전치 왜곡기의 계수 추출 동작을 설명하기 위한 동작 흐름도이다.
도 4는 본 실시 예에 따른 전력 증폭기의 입출력 특성 데이터를 추출하는 구조를 설명하기 위한 도면이다.
도 5는 본 실시 예에 따른 복수개의 구간으로 다항식 계수를 구성하는 그래프를 나타내는 도면이다.
도 6은 본 실시 예에 따라 다항식 전치 왜곡기의 계수 추출 구조를 설명하기 위한 도면이다.
도 7은 본 실시 예에 따라 전력 증폭기의 왜곡 보상을 위한 룩업 테이블 생성 동작을 설명하기 위한 동작 흐름도이다.
도 8은 본 실시 예에 따라 전력 증폭기의 왜곡 보상을 위한 룩업 데이터 생성을 설명하기 위한 도면이다.
도 9는 본 실시 예에 따라 직렬로 연결된 복수개의 전력 증폭기에 복수개의 전치 왜곡기를 직렬로 병합한 구조를 나타내는 도면이다.
이하, 실시 예들이 적용되는 장치 및 다양한 방법들에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
이상에서, 실시 예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 실시 예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
실시 예의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)", "전(앞) 또는 후(뒤) "에 형성되는 것으로 기재되는 경우에 있어, "상(위) 또는 하(아래)" 및 "전(앞) 또는 후(뒤) "는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
그리고 본 발명을 설명함에 있어서 관련된 공지기술에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
이하, 본 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 종래의 다항식 디지털 전치 왜곡기에 대해서 설명한다. 도 1은 적응형 다항식 디지털 전치 왜곡기의 구조를 나타내는 도면이다.
도 1을 참조하면, 통신 신호를 송신하는 송신단은 디지털 전치 왜곡기(110), 전력 증폭기(120), 다항식 전치 왜곡기 알고리즘 수행부(130), 신호 이득 조절부(140)를 포함하여 구성된다.
디지털 전치 왜곡기(110)는 전력 증폭기(120)에서 출력되는 신호의 비선형성을 제거하기 위해 전력 증폭기(120)에 입력되는 신호를 사전에 왜곡시킨다. 디지털 전치 왜곡기(110)는 전력 증폭기(120)에서 비선형 출력 특성을 알고 있어야 입력되는 신호의 비선형 역특성으로 사전 왜곡을 할 수 있으므로 전력 증폭기(120)의 특성을 파악해야 한다.
전력 증폭기(120)의 특성은 입력되는 신호와 출력되는 신호를 피드백 받아 신호 이득 조절부(140)를 통과하여 신호의 이득을 맞춘 후 비교하여 파악할 수 있다. 이렇게 받은 입력 신호와 피드백 받은 출력 신호의 비교를 다항식 전치 왜곡기 알고리즘 수행부(130)에서 수행한다.
다항식 전치 왜곡기 알고리즘 수행부(130)에서 알아낸 전력 증폭기(120) 특성에 대해서 역특성을 가지도록 디지털 전치 왜곡기(110)의 다항식 계수를 업데이트 함으로써 신호를 왜곡한다.
이상 상기와 같은 구성으로 종래이 다항식 디지털 전치 왜곡기에 구성 및 신호 왜곡 방법에 대해서 설명하였다. 종래 기술은 피드백이 필요하며, 복수 개의 전력 증폭기의 구성으로 인한 여러 개의 함수 형태로 이루어진 비선형 특성을 보상하기에는 적합하지 않다. 따라서 상기 문제를 해결하기 위한 본 실시 예에 따른 전치 왜곡 보상 장치 및 방법을 상세하게 설명한다.
도 2는 실시 예에 따른 전력 증폭기의 비선형 특성을 보상하는 방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 직렬로 연결하고자 하는 복수 개의 전력 증폭기 각각의 입출력 특성 데이터를 확인한다.(S200) 여기서 전력 증폭기는 출력을 증폭하는 기능을 수행하며, 출력을 더 향상 시키기 위해서는 복수 개의 전력 증폭기를 직렬로 연결함으로써 달성할 수 있다. 구체적으로 전력 증폭기의 입출력 특성 데이터를 추출하는 방법은 도 4를 참조하여 설명한다.
복수 개의 전력 증폭기 각각의 입출력 특성 데이터에 따라 룩업 테이블 전치 왜곡기 도는 다항식 디지털 전치 왜곡기를 선택적으로 연결할 수 있다. 구체적으로 각각의 전력 증폭기에 대한 입출력 특성 데이터에 기초하여 출력 데이터가 고출력인 특징을 가지는 전력 증폭기는 다항식 디지털 전치 왜곡기와 연결될 수 있다. 그리고, 입출력 특성 데이터에 기초하여 출력 데이터가 저출력인 특징을 가지는 전력 증폭기는 룩업 테이블 전치 왜곡기와 연결될 수 있다. 또는 복수의 전력 증폭기 각각에 대한 입출력 데이터 특성에 기초하여 출력 데이터의 왜곡이 기준 범위 이상인 경우에는 다항식 디지털 전치 왜곡기와 연결될 수 있다. 또한, 출력 데이터의 왜곡이 기준 범위 미만인 경우에는 룩업 테이블 전치 왜곡기와 연결될 수 있다. 상기와 같이 복수 개의 전력 증폭기 각각에 대한 입출력 특성 데이터에 기초하여 전치 왜곡기는 각각 대응되게 연결될 수 있다.
상기와 같이 전력 증폭기 각각에 대한 입출력 특성 데이터에 기초하여 다항식 디지털 전치 왜곡기와 연결되는 경우 상기 다항식 디지털 전치 왜곡기는 입력값에 따라 기 저장된 보상 계수를 추출하게 된다.(S202) 상기 보상 계수를 추출하여 저장하는 방법은 도 3에서 상세하게 설명한다.
상기 입력값에 따라 추출된 보상 계수는 왜곡 보상을 위하여 입력 값에 적용되어 출력값을 연산하게 된다.(S204)
이후 연산된 출력 값은 해당 전력 증폭기로 입력되어 적용된다.(S206)
반면, 전력 증폭기의 입출력 특성 데이터에 기초하여 룩업 테이블 전치 왜곡기가 연결되는 경우 상기 룩업 테이블 전치 왜곡기는 입력값에 따라 기 저장된 보상 출력값을 추출하게 된다.(S214) 상기 보상 출력값을 산출 및 출력하는 방법은 도 7에서 상세하게 설명한다.
상기 입력값에 따라 추출된 보상 출력값은 왜곡 보상을 위하여 해당 전력 증폭기로 입력되어 적용된다.(S216)
이후 다항식 디지털 전치 왜곡기와 룩업 테이블 전치 왜곡기를 통해 적용 및 출력된 보상 출력값들을 이용하여 전력 증폭기들에서 발생되는 비선형 특성을 보상하게된다.(S220)
이하 도면을 참조하여 상기 도 2에서 설명한 동작들에 대해 상세히 설명한다.
도 3은 본 실시 예에 따라 전력 증폭기의 다항식 디지털 전치 왜곡기의 계수 추출 동작을 설명하기 위한 동작 흐름도이다.
도 3를 참조하면, 직렬로 연결하고자 하는 전력 증폭기의 입출력 특성 데이터를 추출한다.(S302) 상기 입출력 특성 데이터를 추출하는 방법은 도 4를 참조하여 설명한다.
도 4는 본 실시 예에 따른 전력 증폭기의 입출력 특성 데이터를 추출하는 구조를 설명하기 위한 도면이다.
도 4를 참조하면, 전력 증폭기의 입출력 특성 데이터를 추출하기 위해서 입력 구간 조절부(410), 신호 생성부(420), 전력 증폭기(430), 신호 측정부(440), 메모리(450)를 포함하여 구성될 수 있다.
입력 구간 조절부(410)는 신호 생성부(420)에서 생성하는 입력 신호의 이득을 조절함으로써, 입력 전력의 진폭 변조(AM)구간을 변화시켜준다. 신호 생성부(420)는 입력 구간 조절부(410)에서 조절한 이득에 따라 입력 신호를 생성하고 상기 생성된 신호는 메모리(450)의 첫 번째 입력 주소 공간인 X1(n)에 해당하는 곳에 입력특성 I/Q데이터가 저장된다.
다음으로, 신호 생성부(420)에서 생성된 입력 신호가 전력 증폭기(430)로 입력되고, 전력 증폭기(430)에서 증폭한 출력 신호를 신호 측정부(440)에서 측정한다. 신호 측정부(440)에서 측정한 신호에서 출력특성 I/Q 데이터를 추출하여 메모리(450)의 첫 번째 출력 주소 공간인 Z1(n)에 저장하게 된다.
상기와 같은 방법으로 입력구간 조절부(410)에서 입력 신호의 이들을 다르게 하면서 입력 전력의 진폭변조 구간을 변화시킨 후 신호 생성부(420)와 신호 측정부(440)에서 데이터를 메모리(450)에 저장하는 것을 반복한다. 반복된 데이터 저장을 통해 전력 증폭기(430)의 입출력 특성 데이터를 추출할 수 있게 된다.
여기서 진폭변조 구간을 설정하는 방법에 대해서는 도 5를 참조하여 설명한다.
도 5는 본 실시 예에 따른 복수개의 구간으로 다항식 계수를 구성하는 그래프를 나타내는 도면이다.
도 5를 참조하면, 일반적인 비선형성을 가진 전력 증폭기의 입력 진폭의 출력 전폭 특성을 확인할 수 있다. 비선형성 특성은 크게 두 개의 구간으로 구분된다. P1dB지점의 오른쪽으로는 포화구간으로, 왼쪽은 성형 구간으로 나타낼 수 있다. 따라서 다항식 디지털 전치 왜곡기의 복수 개의 구간의 다항식 게수를 이용하기 위해서는 선형 구간 포화구간으로 구분 지어 계수를 구성할 수 있다.
상기와 같이 계수를 복수 개의 구간으로 구성하며 하나의 계수로 전체의 입출력 특성에 대한 역특성을 가지는 다항식 디지털 전치왜곡기의 선형화 성능보다 정밀하고, ACLR(Adjacent Channel Leakage Ratio), EVW(Error Vector Magnitude)이 작게 된다. 따라서 도 5에서는 4개의 구간으로 나누어 다항식 계수를 구성하였으나 이는 전력 증폭기의 입출력 특성에 따라 적합하게 변화할 수 있다.
이상으로 전력 증폭기의 입출력 특성 데이터를 추출하는 방법에 대해 설명하였다. 다시 도 3으로 돌아가서, 상기와 같이 전력 증폭기의 입출력 특성 데이터가 추출되면, 추출된 입출력 특성 데이터로부터 다항식 디지털 전치 왜곡기의 계수를 추출할 수 있다(S304) 구체적으로, 다항식 디지털 전치 왜곡기의 계수를 추출하는 방법은 도 6을 참조하여 설명한다.
도 6은 본 실시 예에 따라 다항식 전치 왜곡기의 계수 추출 구조를 설명하기 위한 도면이다.
도 6을 참조하면, 다항식 전치 왜곡기의 계수 추출 구조는 메모리(610), 다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(620) 및 계수 메모리(630)를 포함하여 구성된다.
전력 증폭기 입출력 특성 데이터 추출 구조에서 저장한 메모리(610, 도 4의 450)를 이용하여 비선형성을 보정하고자 했던 전력 증폭기의 입출력 특성에 대한 데이터를 다항식 디지털 전치왜곡기 알고리즘 계수 추출부(620)에 입력한다. 여기서 입력되는 데이터는 메모리(610)에 저장된 입력 특성x(n)과 출력 특성z(n)을 입력한다.
다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(620)에서는 볼테라 급수를 이용하여 다항식 형태의 입출력 특성을 추정한다. 볼테라 급수는 아래 수학식 1과 같다.
Figure 112018014006521-pat00001
볼테라 급수를 나타내는 수학식 1에서 k는 다항식 차수를 의미하며, ak는 다항식 계수, x(n)은 입력 신호, y(n)은 출력 신호를 의미한다. 볼테라 급수의 계수를 구하기 위해서는 입출력 데이터의 크기가 위상의 차를 최소화되도록 계수를 설정해주는 LMS(least Mean Squares) 알고리즘을 사용한다. 다항식 전치 왜곡기의 특성은 전력 증폭기의 입출력 특성의 역 특성을 가져야 한다.
Figure 112018014006521-pat00002
따라서 수학식 2와 같이 메모리(610)에서 얻은 입력 구간 별 데이터를 입력 신호 x(n)과 출력신호y(n)을 역으로 넣어주고 계수를 LMS 알고리즘을 통해 반복적으로 연습하면서 업데이트를 하게 된다. 연습으로 들어온 입출력 신호에 대해 마치게되면 최종으로 다항식 정치 왜곡기의 계수 ak가 결정된다. 계수 메모리(630)에서는 입력 구간별 얻은 다항식 전치 왜곡기의 계수를 입력 구간의 주소에 따라 저장하게 된다.
즉, 도 6에서 설명한 다항식 디지털 전치 왜곡기의 계수는 계수 메모리(630)에 저장되고(S306) 이후 전력 증폭기의 입력이 발생되면 해당 계수를 적용하여 보상 출력값을 산출하게 된다.
한편, 도 7에서는 도 2에서 룩업 테이블 전치 왜곡기의 보상 출력 값 산출에 대한 동작을 상세하게 설명한다.
도 7은 본 실시 예에 따라 전력 증폭기의 왜곡 보상을 위한 룩업 테이블 생성 동작을 설명하기 위한 동작 흐름도이고, 도 8은 본 실시 예에 따라 전력 증폭기의 왜곡 보상을 위한 룩업 데이터 생성을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 직렬로 연결하고자 하는 전력 증폭기의 입출력 특성 데이터를 추출한다.(S702) 상기 입출력 특성 데이터를 추출하는 방법은 도 4 및 도 5에서 설명하였으므로 이하 생략한다.
전력 증폭기의 입출력 특성 데이터가 추출되면 추출된 입출력 특성 데이터로부터 다항식 디지털 전치 왜곡기의 계수를 추출할 수 있다.(S704) 룩업 테이블 전치 왜곡기의 방식은 실제 보상되어 출력될 값을 미리 계산하여 저장하는 방식으로, 상기 다항식 디지털 전치 왜곡기 방식에서 추출되는 계수를 적용하여 최종 보상 출력 값으로 산출 및 룩업 테이블로 저장하는 방식이다. 따라서, 기 설명된 다항식 디지털 전치 왜곡기 방식을 거쳐 계수를 추출하고 그에 따른 보상 출력값을 산출하여 저장하게 된다.
구체적으로 도 8을 참조하면, 룩업 테이블 전치 왜곡기의 보상 출력값 구조는 메모리(810). 다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(820), 계수 메모리(830), 왜곡 보상값 추출부(840) 및 보상 출력값 룩업 테이블(850)을 포함하여 구성된다.
전력 증폭기 입출력 특성 데이터 추출 구조에서 저장한 메모리(810, 도 4의 450)를 이용하여 비선형성을 보정하고자 했던 전력 증폭기의 입출력 특성에 대한 데이터를 다항식 디지털 전치왜곡기 알고리즘 계수 추출부(820)에 입력한다. 여기서 입력되는 데이터는 메모리(810)에 저장된 입력 특성x(n)과 출력 특성z(n)을 입력한다.
다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(820)에서는 볼테라 급수를 이용하여 다항식 형태의 입출력 특성을 추정한다. 볼테라 급수는 아래 수학식 3과 같다.
Figure 112018014006521-pat00003
볼테라 급수를 나타내는 수학식 1에서 k는 다항식 차수를 의미하며, ak는 다항식 계수, x(n)은 입력 신호, y(n)은 출력 신호를 의미한다. 볼테라 급수의 계수를 구하기 위해서는 입출력 데이터의 크기가 위상의 차를 최소화되도록 계수를 설정해주는 LMS(least Mean Squares) 알고리즘을 사용한다. 다항식 전치 왜곡기의 특성은 전력 증폭기의 입출력 특성의 역 특성을 가져야 한다.
Figure 112018014006521-pat00004
따라서 [수학식 4]와 같이 메모리(810)에서 얻은 입력 구간 별 데이터를 입력 신호 x(n)과 출력신호y(n)을 역으로 넣어주고 계수를 LMS 알고리즘을 통해 반복적으로 연습하면서 업데이트를 하게 된다. 연습으로 들어온 입출력 신호에 대해 마치게되면 최종으로 다항식 정치 왜곡기의 계수 ak가 결정된다. 계수 메모리(830)에서는 입력 구간별 얻은 다항식 전치 왜곡기의 계수를 입력 구간의 주소에 따라 저장하게 된다. 이후 계수 메모리(830)에 저장되 다항식 계수를 이용하여 왜곡 보상 추출부(840)에서는 전력 증폭기에 적용할 최종 보상 출력값을 산출하게 된다. 즉 왜곡 보상 추출부(840)에서는 다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(820)에서 추출된 계수를 기초하여 실제 보상 출력값을 산출하기 위한 연산을 수행할 수 있다. 이때 계수 메모리(830)는 생략 가능하며, 상기 다항식 디지털 전치 왜곡기 알고리즘 계수 추출부(820)에서 추출된 계수를 이용하여 최종 보상 출력값을 산출할 수 있다.(S706) 따라서, 보상 출력값 룩업 테이블(850)은 전력 증폭기의 입력에 따른 최종 보상 출력값을 저장하게 된다.(S708)
이상으로 입출력 특성 데이터를 이용하여 다항식 디지털 전치 왜곡기의 계수를 추출하는 방법과, 룩업 테이블 전치 왜곡기의 보상 출력값을 산출하는 방법을 설명하였다. 이를 이용하여 최종으로 전력 증폭기의 비선형 특성을 보상하는 구조를 설명한다.
도 9는 본 실시 예에 따라 직렬로 연결된 복수개의 전력 증폭기에 복수개의 전치 왜곡기를 직렬로 병합한 구조를 나타내는 도면이다.
도 9를 참조하면, 다항식 디지털 전치 왜곡기A(910), 룩업 테이블 전치 왜곡기B(920), 직교 변조기, 전력 증폭기B(930), 전력 증폭기A(940)을 포함하여 구성된다. 도 2 내지 도 8의 과정을 통해 직렬로 연결된 복수 개의 전력 증폭기 각각의 최적화된 계수 도는 보상 출력 값으로 전력 증폭기의 최적의 출력을 가지도록 할 수 있다.
본 실시 예에서는 전력 증폭기가 2개인 것으로 예를 들어 설명한다. 그러나 이는 한정되지 않으며, 실시 형태에 따라 복수의 전력 증폭기가 직렬로 연결되는 구조를 가지도록 설계될 수 있다.
실시 예에 따라 전력 증폭기B(930), 전력 증폭기A(940)으로 구성되는 경우 각각의 입출력 특성 데이터에 따라 각각 다항식 디지털 전치 왜곡기(910) 또는 룩업 테이블 전치 왜곡기(920)와 연결될 수 있다. 본 실시 예에서는 전력 증폭기A(940)가 고출력이거나 왜곡 편차가 임계 범위 이상이 경우의 입출력 특성을 가진 경우로, 다항식 디지털 전치 왜곡기A(910)와 대응하여 연결될 수 있다. 또한, 전력 증폭기B(930)는 저출력이거나 왜곡 편차가 임계 범위 미만인 경우의 입출력 특성을 가진 경으로 룩업 테이블 전치 왜곡기B(920)와 대응하여 연결될 수 있다.
따라서, 입력 신호 x(n)가 다항식 디지털 전치 왜곡기A(910)와 룩업 테이블 전치 왜곡기B(920)에 각각 입력되면 디지털 전치 왜곡기A(910)에서는 계수에 다라 신호가 왜곡되어 출력되고, 상기 왜곡된 출력되고, 룩업 테이블 전치 왜곡기B(920)에서는 입력 신호에 따른 보상 출력값이 출력된다. 이러한 왜곡 출력 및 보상 출력값은 직교 변조기에서 변조되어 다시 전력 증폭기B(930)와 전력 증폭기A(940)에 입력되면서 비선형 특성이 보상된 출력이 최종 출력될 수 있다. 즉, 복수의 전력 증폭기 각각에 대한 입출력 특성에 따라 전치 왜곡기를 매칭시켜 출력을 보상하고 상기 보상된 출력은 전력 증폭기로 입력되도록 함으로써, 최종으로 직렬로 복수개 연결된 전력 증폭기에서 출력되는 신호는 비선형 특성이 보상된 신호가 출력되게 된다.
본 명세서와 도면에 개시된 실시 예들은 기술 내용을 쉽게 설명하고 실시 예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 실시 예의 범위를 한정하고자 하는 것은 아니다. 따라서 다양한 실시 예의 범위는 여기에 개시된 실시 예들 이외에도 다양한 실시 예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 다양한 실시 예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (12)

  1. 전력 증폭기의 비선형 특성을 선형화하기 위한 복수 개의 전치 왜곡기;
    상기 복수 개의 전치 왜곡기의 출력 신호를 변조하는 직교 변조기; 및
    상기 변조된 출력 신호를 증폭하기 위해서 직렬로 연결되는 복수 개의 전력 증폭기;를 포함하고,
    상기 복수 개의 전치 왜곡기는 상기 전력 증폭기에서 전달받은 입출력 특성 데이터에 역함수를 적용하여 계수를 추출하여 보상하는 제1 전치 왜곡기 및 상기 전력 증폭기에서 전달받은 입출력 특성 데이터를 바탕으로 왜곡 정도를 판단하여 실제 보상되어 출력될 값을 미리 계산하여 저장하여 보상하는 제2 전치 왜곡기를 포함하며,
    상기 복수 개의 전력 증폭기는 제1 전력 증폭기 및 제2 전력 증폭기를 포함하며,
    상기 제1 전치 왜곡기는 디지털 전치 왜곡기이며, 상기 제2 전치 왜곡기는 룩업 테이블 전치 왜곡기이고,
    상기 제1 전치 왜곡기는 상기 제1 전력 증폭기의 제1 출력에 대한 왜곡을 보상하고,
    상기 제2 전치 왜곡기는 상기 제2 전력 증폭기의 제2 출력에 대한 왜곡을 보상하며,
    상기 제1 전력 증폭기의 입력신호 대비 출력신호의 크기는 상기 제2 전력 증폭기의 입력신호 대비 출력신호의 크기보다 큰, 전치왜곡 보상 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서
    상기 디지털 전치 왜곡기는
    상기 전력 증폭기의 입출력 특성 데이터를 추출하고, 상기 입출력 특성 데이터로부터 전력 증폭기에 대응하는 다항식 디지털 전치 왜곡기의 계수를 추출하고, 상기 추출된 계수를 저장하는 전치왜곡 보상 장치.
  5. 제4항에 있어서,
    상기 디지털 전치 왜곡기는
    상기 저장된 계수를 기초하여 입력 값에 따른 출력값을 연산하는 전치왜곡 보상 장치.
  6. 제1항에 있어서,
    상기 룩업 테이블 전치 왜곡기는
    상기 전력 증폭기의 입출력 특성 데이터를 추출하고, 상기 입출력 특성 데이터로부터 전력 증폭기에 대응하는 전치 왜곡 계수를 추출하고, 상기 추출된 계수를 입력값에 적용하여 보상 출력값을 추출하고, 상기 추출된 보상 출력값을 저장하는 전치왜곡 보상장치.
  7. 제1항에 있어서,
    상기 입출력 특성 데이터는
    상기 복수의 전력 증폭기 각각에 입력되는 신호의 이득을 조절하여 입력 전력의 진폭변조 구간을 변화시키고, 상기 조절된 이득에 따라 입력 신호를 생성하여 저장하고, 상기 입력 신호에 따른 상기 전력 증폭기의 출력 신호를 측정하여 상기 입력 신호에 대응하는 출력 신호로 저장하는 전치왜곡 보상 장치.
  8. 제1항에 있어서,
    상기 복수개의 전치 왜곡기는
    상기 복수 개의 전력 증폭기의 각각의 특성과 대응되도록 상기 전력 증폭기를 연결한 순서의 역순으로 연결되는 전치왜곡 보상 장치.
  9. 직렬로 연결할 복수 개의 전력 증폭기 각각의 입출력 특성 데이터를 추출하는 단계;
    상기 각각의 입출력 특성 데이터로부터 상기 각각의 전력 증폭기에 대한 보상 계수 또는 보상 출력값을 추출하는 단계;및
    상기 추출된 보상 계수 또는 보상 출력값을 가지는 전치 왜곡기를 직렬로 연결하여 상기 복수 개의 전력 증폭기의 비선형 특성을 보상하는 단계;를 포함하고,
    상기 보상 계수 또는 보상 출력값은 상기 복수 개의 증폭기 각각에 대한 입출력 특성 데이터에 따라 상기 증폭기와 연결되는 전치 왜곡기 각각에 적용되고,
    상기 전치 왜곡기는 상기 전력 증폭기에서 전달받은 입출력 특성 데이터에 역함수를 적용하여 계수를 추출하여 보상하는 제1 전치 왜곡기 및 상기 전력 증폭기에서 전달받은 입출력 특성 데이터를 바탕으로 왜곡 정도를 판단하여 실제 보상되어 출력될 값을 미리 계산하여 저장하여 보상하는 제2 전치 왜곡기를 포함하며,
    상기 제1 전치 왜곡기는 디지털 전치왜곡기이며, 상기 제2 전치 왜곡기는 룩업 테이블 전치 왜곡기이고,
    상기 복수 개의 전력 증폭기는 제1 전력 증폭기 및 제2 전력 증폭기를 포함하며,
    상기 제1 전치 왜곡기는 상기 제1 전력 증폭기의 제1 출력에 대한 왜곡을 보상하고,
    상기 제2 전치 왜곡기는 상기 제2 전력 증폭기의 제2 출력에 대한 왜곡을 보상하며,
    상기 제1 전력 증폭기의 입력신호 대비 출력신호의 크기는 상기 제2 전력 증폭기의 입력신호 대비 출력신호의 크기보다 큰, 전치왜곡 보상 방법.
  10. 제9항에 있어서,
    상기 입출력 특성 데이터를 추출하는 단계는
    상기 전력 증폭기에 입력되는 신호의 이득을 조절하여 입력 전력의 진폭변조 구간을 변화시키는 단계;
    상기 조절된 이득에 따라 입력 신호를 생성하고, 상기 입력 신호를 메모리의 입력 주소 공간에 저장하는 단계; 및
    상기 입력 신호에 따른 상기 전력 증폭기의 출력 신호를 측정하고, 상기 측정된 출력 신호를 상기 입력 주소 공간에 대응하는 출력 주소 공간에 저장하는 단계;를 포함하는 전치왜곡 보상 방법.
  11. 제9항에 있어서,
    상기 입출력 특성 데이터에 기초하여 상기 보상 계수가 적용된 전치 왜곡기는 제1 출력에 대한 왜곡을 보상하고,
    상기 입출력 특성 데이터에 기초하여 상기 보상 출력값이 적용된 전치 왜곡기는 제2 출력에 대한 왜곡을 보상하는 전치왜곡 보상 방법.
  12. 삭제
KR1020180015651A 2018-02-08 2018-02-08 전치왜곡 보상 장치 및 방법 KR102640792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180015651A KR102640792B1 (ko) 2018-02-08 2018-02-08 전치왜곡 보상 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015651A KR102640792B1 (ko) 2018-02-08 2018-02-08 전치왜곡 보상 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20190096104A KR20190096104A (ko) 2019-08-19
KR102640792B1 true KR102640792B1 (ko) 2024-02-27

Family

ID=67807166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015651A KR102640792B1 (ko) 2018-02-08 2018-02-08 전치왜곡 보상 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102640792B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140254716A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Power Amplifier System Including A Composite Digital Predistorter
KR101679230B1 (ko) * 2015-07-02 2016-11-24 서강대학교산학협력단 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140254716A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Power Amplifier System Including A Composite Digital Predistorter
KR101679230B1 (ko) * 2015-07-02 2016-11-24 서강대학교산학협력단 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법

Also Published As

Publication number Publication date
KR20190096104A (ko) 2019-08-19

Similar Documents

Publication Publication Date Title
Ding et al. Digital predistortion using direct learning with reduced bandwidth feedback
KR101679230B1 (ko) 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법
CN104300915B (zh) 利用自适应包络跟踪的系统和方法
US7113036B2 (en) Method and apparatus for adaptive digital predistortion using nonlinear and feedback gain parameters
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
US7348844B2 (en) Adaptive digital pre-distortion system
TWI326966B (en) Apparatus and method of dynamically adapting the lut spacing for linearizing a power amplifier
CN101416382B (zh) 用于减少rf功率放大器中的频率记忆效应的方法和设备
US7129777B2 (en) Digital feedback linearizing apparatus to linearize power amplifier and method used by the apparatus
US8903015B2 (en) Apparatus and method for digital predistortion of non-linear amplifiers
US9397619B2 (en) Distortion compensation apparatus and distortion compensation method
WO2012086830A1 (ja) 増幅装置およびその制御方法
CN102447442A (zh) 功率放大器线性化方法和装置
US8421534B2 (en) Predistorter for compensating for nonlinear distortion and method thereof
Wang et al. Optimal sizing of generalized memory polynomial model structure based on hill-climbing heuristic
KR101095183B1 (ko) 전치 왜곡 장치 및 이를 포함하는 증폭 장치, 전치 왜곡 방법
JP5336134B2 (ja) プリディストータ
KR102640792B1 (ko) 전치왜곡 보상 장치 및 방법
EP2545644A1 (en) A decomposition transmitting system and method for improving efficiency and linearity
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
KR20050000370A (ko) 비선형 장치의 전치 보상을 위한 구현 방법
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
KR20090125597A (ko) 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법
KR20140118130A (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant