JP2015032979A - 歪補償装置および歪補償方法 - Google Patents

歪補償装置および歪補償方法 Download PDF

Info

Publication number
JP2015032979A
JP2015032979A JP2013161100A JP2013161100A JP2015032979A JP 2015032979 A JP2015032979 A JP 2015032979A JP 2013161100 A JP2013161100 A JP 2013161100A JP 2013161100 A JP2013161100 A JP 2013161100A JP 2015032979 A JP2015032979 A JP 2015032979A
Authority
JP
Japan
Prior art keywords
signal
unit
power supply
amplifier
transient response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013161100A
Other languages
English (en)
Inventor
工 宮下
Takumi Miyashita
工 宮下
高野　健
Takeshi Takano
健 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013161100A priority Critical patent/JP2015032979A/ja
Priority to US14/447,255 priority patent/US20150035608A1/en
Publication of JP2015032979A publication Critical patent/JP2015032979A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215—To increase the output power or efficiency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Abstract

【課題】増幅効率の向上を図ること。
【解決手段】歪補償装置１１０は、算出部１１１と、補正部１１２と、を備える。算出部１１１は、増幅器１２２による増幅対象の信号に基づく増幅器１２２の消費電流の予測値と、電源回路１２１から増幅器１２２への供給電圧の増幅対象の信号に基づく目標値と、に基づいて電源回路１２１の過渡応答を算出する。補正部１１２は、算出部１１１によって算出された過渡応答と目標値との差に基づいて、増幅器１２２へ入力される増幅対象の信号を補正する。
【選択図】図１Ｂ

Description

本発明は、歪補償装置および歪補償方法に関する。
従来、無線送信機の増幅器における高効率化を図る方法として、信号レベルに応じて電源電圧を制御する技術が知られている。たとえば、入力電力レベルの平均値に基づいて、電力増幅器に供給する電源電圧の制御を行う構成が知られている（たとえば、下記特許文献１参照。）。
特開２００２−３１４３４５号公報
しかしながら、上述した従来技術では、増幅対象の信号が広帯域である場合に、電源電圧の制御速度の限界により、増幅効率を向上させることが困難である。
１つの側面では、本発明は、増幅効率の向上を図ることができる歪補償装置および歪補償方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明の一側面によれば、増幅器による増幅対象の信号に基づく前記増幅器の消費電流の予測値と、電源回路から前記増幅器への供給電圧の前記信号に基づく目標値と、に基づいて前記電源回路の過渡応答を算出し、算出した過渡応答と前記目標値との差に基づいて、前記増幅器へ入力される前記信号を補正する歪補償装置および歪補償方法が提案される。
本発明の一側面によれば、増幅効率の向上を図ることができる。
実施の形態１にかかる歪補償装置の一例を示す図である。 図１Ａに示した歪補償装置における信号の流れの一例を示す図である。 実施の形態２にかかる増幅装置の構成例１を示す図である。 図２Ａに示した増幅装置における信号の流れの一例を示す図である。 実施の形態２にかかる増幅装置の構成例２を示す図である。 図３Ａに示した増幅装置における信号の流れの一例を示す図である。 消費電流予測値および電源電圧目標値を導出する構成の一例を示す図である。 図４Ａに示した消費電流予測値および電源電圧目標値を導出する構成における信号の流れの一例を示す図である。 過渡応答算出部および電流予測値算出部の構成例１を示す図である。 図５Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。 過渡応答算出部および電流予測値算出部の構成例２を示す図である。 図６Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。 過渡応答算出部および電流予測値算出部の構成例３を示す図である。 図７Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。 電源供給部および変調器の構成例を示す図である。 図８Ａに示した電源供給部および変調器の構成例における信号の流れの一例を示す図である。 制御信号および供給電圧の波形の一例を示す図である。 供給電圧制御を停止した場合の電力増幅器の出力スペクトルを参考として示す図である。 供給電圧制御を動作させた場合の電力増幅器の出力スペクトルを示す図である。
以下に図面を参照して、本発明にかかる歪補償装置および歪補償方法の実施の形態を詳細に説明する。
（実施の形態１）
図１Ａは、実施の形態１にかかる歪補償装置の一例を示す図である。図１Ｂは、図１Ａに示した歪補償装置における信号の流れの一例を示す図である。図１Ａ，図１Ｂに示すように、実施の形態１にかかる歪補償装置１１０は、算出部１１１と、補正部１１２と、を備える。歪補償装置１１０は、増幅器１２２による増幅対象の信号の補正を行うことにより、増幅器１２２により増幅された信号の歪みを補償する。電源回路１２１は、入力信号に基づいて増幅器１２２への供給電圧を制御する回路である。
算出部１１１には、増幅器１２２による増幅対象の信号に基づく増幅器１２２の消費電流の予測値と、電源回路１２１から増幅器１２２への供給電圧の、増幅対象の信号に基づく目標値と、が入力される。算出部１１１は、入力された増幅器１２２の消費電流の予測値および供給電圧の目標値に基づいて、電源回路１２１の過渡応答を算出する。
そして、算出部１１１は、算出した過渡応答と、入力された供給電圧の目標値と、の差を補正部１１２へ通知する。補正部１１２は、算出部１１１から通知された過渡応答と目標値との差に基づいて、増幅器１２２へ入力される信号を補正する。これにより、増幅器１２２によって増幅された信号の電源変動による歪みを補償することができる。
このように、歪補償装置１１０によれば、増幅対象の信号に基づく増幅器１２２の予測消費電流と、増幅対象の信号に基づく増幅器１２２への目標供給電圧と、から電源回路１２１の過渡応答を算出することができる。そして、算出した過渡応答の目標供給電圧に対する誤差に応じて増幅対象の信号を補正することができる。これにより、増幅対象の信号が広帯域であっても、電源変動による信号の歪みを補償し、増幅器１２２における増幅効率の向上を図ることができる。
また、歪補償装置１１０は、算出部１１１によって算出した過渡応答と、供給電圧の目標値と、の差を示す差信号を電源回路１２１へ入力してもよい。電源回路１２１は、歪補償装置１１０から入力された差信号に基づいて増幅器１２２への供給電圧を制御する。これにより、増幅対象の電力に応じて増幅器１２２への供給電圧を制御し、増幅器１２２における増幅効率の向上を図ることができる。
また、算出部１１１は、さらに、電源回路１２１に流れる電流の、算出部１１１によって算出した過渡応答と、供給電圧の目標値と、の差に基づく予測値に基づいて過渡応答を算出してもよい。これにより、電源回路１２１（スイッチングレギュレータ）において発生する誤差によるリップルを補正し、過渡応答をより高精度に算出することができる。このため、電源変動による信号の歪みをより高精度に補償し、増幅器１２２における増幅効率の向上を図ることができる。
たとえば、算出部１１１は、算出部１１１によって算出した過渡応答と、供給電圧の目標値と、の差を示す差信号を量子化し、量子化した差信号に基づいて電源回路１２１に流れる電流の予測値を算出することができる。また、歪補償装置１１０は、差信号を電源回路１２１へ入力する場合は、量子化した差信号を電源回路１２１へ入力してもよい。
また、たとえば、算出部１１１は、デジタルフィルタによって過渡応答を算出することができる。この場合は、デジタルフィルタは、増幅器１２２のインピーダンスによって変化する電源回路１２１の過渡応答に相当する非線形利得を入力部分に有する。非線形利得は、たとえば多項式またはルックアップテーブルによって表すことができる。
算出部１１１および補正部１１２は、たとえばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などのデジタル処理回路によって実現することができる。
（実施の形態２）
（実施の形態２にかかる増幅装置の構成例１）
図２Ａは、実施の形態２にかかる増幅装置の構成例１を示す図である。図２Ｂは、図２Ａに示した増幅装置における信号の流れの一例を示す図である。図２Ａ，図２Ｂに示すように、実施の形態２にかかる増幅装置２００は、入力された送信信号（ｓｉｇｎａｌ）を増幅して出力（ｏｕｔ）する装置である。たとえば、増幅装置２００は、無線送信機に設けられ、無線送信機によって送信する高周波信号を増幅する。
増幅装置２００は、過渡応答算出部２１０（ｔｒａｎｓｉｅｎｔ ｒｅｓｐｏｎｓｅ＊）と、減算部２２０と、電源供給部２３０（ｐｏｗｅｒ ｓｕｐｐｌｙ）と、を備える。また、増幅装置２００は、電流予測値算出部２４０（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊）と、歪補償部２５０（ｃｏｍｐｅｎｓａｔｉｏｎ）と、電力増幅器２６０（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）と、を備える。
図１Ａ，図１Ｂに示した算出部１１１は、たとえば過渡応答算出部２１０、減算部２２０および電流予測値算出部２４０によって実現することができる。図１Ａ，図１Ｂに示した補正部１１２は、たとえば歪補償部２５０によって実現することができる。図１Ａ，図１Ｂに示した電源回路１２１は、たとえば電源供給部２３０によって実現することができる。図１Ａ，図１Ｂに示した増幅器１２２は、たとえば電力増幅器２６０によって実現することができる。
過渡応答算出部２１０には、送信信号（ｓｉｇｎａｌ）に応じた消費電流標準値（ＰＡｃｕｒｒｅｎｔ＊）が入力される。消費電流標準値は、電力増幅器２６０における消費電流の標準値である。たとえば、過渡応答算出部２１０は、送信信号を生成する信号生成回路から消費電流標準値を取得する。信号生成回路は、電力増幅器２６０の特性に基づいて、生成した送信信号に応じた消費電流標準値を算出し、算出した消費電流標準値を過渡応答算出部２１０へ出力する（たとえば図４Ａ，図４Ｂ参照）。
過渡応答算出部２１０は、入力された消費電流標準値に基づいて電源回路の過渡応答を算出する。また、過渡応答算出部２１０は、入力された消費電流標準値と、電流予測値算出部２４０から出力された電流予測値と、に基づいて電源回路の過渡応答を算出してもよい。電源回路の過渡応答は、たとえば電源供給部２３０に含まれるＬＣ回路（たとえば図８Ａ，図８Ｂ参照）から電力増幅器２６０へ出力される電源電圧の過渡応答である。
過渡応答算出部２１０による算出結果は、電源供給部２３０から電力増幅器２６０へ供給される電源電圧の予測値（電源電圧予測値）を示す。過渡応答算出部２１０は、算出した電源電圧予測値（ｖｄｍ）を減算部２２０および歪補償部２５０へ出力する。過渡応答算出部２１０の構成については後述する（たとえば図５Ａ〜図７Ｂ参照）。
減算部２２０は、過渡応答算出部２１０から出力された電源電圧予測値と、電源電圧目標値（ｖｄｄ＊）と、の減算を行う。これにより、電源供給部２３０から電力増幅器２６０へ供給される電源電圧の予測値の電源電圧目標値に対する誤差を算出することができる。電源電圧目標値は、送信信号に応じた電源電圧の目標値であり、たとえば送信信号のエンベロープ信号に応じて設定される（たとえば図４Ａ，図４Ｂ参照）。減算部２２０は、減算結果を誤差信号（ｖｄｅ）として電源供給部２３０および電流予測値算出部２４０へ出力する。
電源供給部２３０は、入力される電源（Ｖｓｕｐ）を用いて電力増幅器２６０へ電源を供給する電源回路である。また、電源供給部２３０は、減算部２２０から出力される誤差信号が小さくなるように、電力増幅器２６０へ供給する電源を制御する。電源供給部２３０の構成については後述する（たとえば図８Ａ，図８Ｂ参照）。
電流予測値算出部２４０は、減算部２２０から出力された誤差信号に基づいて、電源回路に流れる電流予測値（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊）を算出する。電流予測値算出部２４０が算出する電源回路の電流予測値は、たとえば電源供給部２３０に含まれるＬＣ回路（たとえば図８Ａ，図８Ｂ参照）に流れる電流の予測値である。電流予測値算出部２４０は、算出した電流予測値を過渡応答算出部２１０へ出力する。電流予測値算出部２４０の構成については後述する（たとえば図５Ａ〜図７Ｂ参照）。
歪補償部２５０は、過渡応答算出部２１０から出力された電源電圧予測値に基づいて、送信信号（ｓｉｇｎａｌ）の歪補償を行う。たとえば、歪補償部２５０は、電源供給部２３０による供給電圧の制御の遅延に起因して電力増幅器２６０の出力信号に現れる歪みの逆特性の歪みを送信信号に与えることにより歪補償を行う。歪補償部２５０による歪補償には、各種の方式を用いることができる。
たとえば、歪補償部２５０には、ＩチャネルおよびＱチャネルの各送信信号が入力される。歪補償部２５０は、入力された各送信信号について歪補償を行う。歪補償部２５０は、歪補償を行った送信信号を電力増幅器２６０へ出力する。
電力増幅器２６０は、電源供給部２３０から供給された電源電圧を用いて、歪補償部２５０から出力された送信信号の電力を増幅する。そして、電力増幅器２６０は、電力を増幅した送信信号（ｏｕｔ）を出力する。
過渡応答算出部２１０、減算部２２０および電流予測値算出部２４０は、たとえばＤＳＰなどのデジタル処理回路によって実現することができる。
（実施の形態２にかかる増幅装置の構成例２）
図３Ａは、実施の形態２にかかる増幅装置の構成例２を示す図である。図３Ｂは、図３Ａに示した増幅装置における信号の流れの一例を示す図である。図３Ａ，図３Ｂにおいて、図２Ａ，図２Ｂに示した部分と同様の部分については同一の符号を付して説明を省略する。
図３Ａ，図３Ｂに示す増幅装置２００は、減算部３１０と、過渡応答算出部２１０（ｖｄｍ）と、減算部２２０と、パルス発生器３２０（ＰＧ：Ｐｕｌｓｅ Ｇｅｎｅｒａｔｏｒ）と、電源供給部２３０と、を備える。また、増幅装置２００は、電流予測値算出部２４０と、歪補償部２５０と、変調器３３０（ｍｏｄｕｌａｔｏｒ）と、電力増幅器２６０を備える。
減算部３１０は、入力された消費電流標準値と、電流予測値算出部２４０から出力された電流予測値と、の減算を行う。そして、減算部３１０は、減算結果を過渡応答算出部２１０へ出力する。
過渡応答算出部２１０は、減算部３１０から出力された減算結果に基づいて電源回路の過渡応答を算出する。過渡応答算出部２１０は、たとえばＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：無限インパルス応答）フィルタなどのデジタルフィルタによって実現することができる。過渡応答算出部２１０は、算出結果を減算部２２０、電流予測値算出部２４０および歪補償部２５０へ出力する。
減算部２２０は、誤差信号をパルス発生器３２０および電流予測値算出部２４０へ出力する。パルス発生器３２０は、減算部２２０から出力された誤差信号に基づくパルス幅変調を行う。そして、パルス発生器３２０は、パルス幅変調により得られたパルス信号（ｖｅｑ）を電源供給部２３０へ出力する。
電源供給部２３０は、パルス発生器３２０から出力されたパルス信号に基づいて、電力増幅器２６０へ電源電圧を出力するスイッチング電源供給回路（ｓｗｉｔｃｈｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｙ）である（たとえば図８Ａ，図８Ｂ参照）。
電流予測値算出部２４０は、過渡応答算出部２１０から出力された過渡応答の算出結果と、減算部２２０から出力された誤差信号と、に基づいて、電源回路に流れる電流予測値を算出する。たとえば、電流予測値算出部２４０は、減算部２２０から出力された誤差信号に基づいて、電源供給部２３０のスイッチ素子を通して電源フィルタのインダクタに流れる電流を見積もることによって電流予測値を算出する。また、電流予測値算出部２４０は、電源Ｖｓｕｐを用いて電源回路に流れる電流予測値を算出してもよい。
歪補償部２５０には、ベースバンド帯の送信信号（ｂａｓｅｂａｎｄ ｓｉｇｎａｌ）が入力される。歪補償部２５０は、入力されたベースバンド帯の送信信号の歪補償を行う。そして、歪補償部２５０は、歪補償を行った送信信号を変調器３３０へ出力する。
変調器３３０は、歪補償部２５０から出力された送信信号に基づく変調を行う。そして、変調器３３０は、変調により得られた送信信号を電力増幅器２６０へ出力する。電力増幅器２６０は、変調器３３０から出力された送信信号の電力を増幅する。
（消費電流予測値および電源電圧目標値を導出する構成）
図４Ａは、消費電流予測値および電源電圧目標値を導出する構成の一例を示す図である。図４Ｂは、図４Ａに示した消費電流予測値および電源電圧目標値を導出する構成における信号の流れの一例を示す図である。
増幅装置２００は、たとえば図３Ａ，図３Ｂに示した構成の前段に、ルックアップテーブル４１１〜４１６（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）と、包絡線算出部４２０と、を備える。また、増幅装置２００は、加算部４３０と、乗算部４４１〜４４３と、位相回転器４５０（ｒｏｔａｔｏｒ）と、遅延調整部４６１，４６２（ｄｅｌａｙ）と、を備える。
ルックアップテーブル４１１〜４１６は、電力増幅器２６０の特性に応じてあらかじめ作成される。ルックアップテーブル４１１，４１２のそれぞれには、電源供給部２３０から電力増幅器２６０へ供給される電源電圧の電源電圧目標値に対する誤差予測値（−ｖｄｍ）が入力される。ルックアップテーブル４１１は、電源電圧の誤差予測値と、送信信号（ベースバンド信号）の電源電圧に基づく位相補正量と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１１は、入力された電源電圧の誤差予測値に対応する位相補正量（ｐｈａｓｅ ｃ＊）を加算部４３０へ出力する。
ルックアップテーブル４１２は、電源電圧の誤差予測値と、送信信号（ベースバンド信号）の電源電圧に基づく利得補正量と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１２は、入力された電源電圧の誤差予測値に対応する利得補正量（ｇａｉｎ ｃ＊）を乗算部４４１へ出力する。
包絡線算出部４２０および乗算部４４２には、ベースバンドのＩチャネルの送信信号Ｉ（ｂａｓｅｂａｎｄ ｓｉｇｎａｌ）が入力される。また、包絡線算出部４２０および乗算部４４３には、ベースバンドのＱチャネルの送信信号Ｑ（ｂａｓｅｂａｎｄ ｓｉｇｎａｌ）が入力される。
包絡線算出部４２０は、入力されたＩチャネルの送信信号ＩおよびＱチャネルの送信信号Ｑに基づくｓｑｒｔ（Ｉ2＋Ｑ2）を算出することにより、送信信号のエンベロープ信号（ｅｎｖｅｌｏｐｅ）を得る。包絡線算出部４２０は、算出したエンベロープ信号をルックアップテーブル４１３〜４１６へ出力する。
ルックアップテーブル４１３は、エンベロープ信号と、予歪み信号と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１３は、包絡線算出部４２０から出力されたエンベロープ信号に対応する予歪み信号を加算部４３０へ出力する。
ルックアップテーブル４１４は、エンベロープ信号と、予歪み信号と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１４は、包絡線算出部４２０から出力されたエンベロープ信号に対応する予歪み信号を乗算部４４１へ出力する。
加算部４３０は、ルックアップテーブル４１１から出力された位相補正量と、ルックアップテーブル４１３から出力された予歪み信号と、を加算する。そして、加算部４３０は、加算結果を位相補正信号（ｐｈａｓｅ ｃ）として位相回転器４５０へ出力する。
乗算部４４１は、ルックアップテーブル４１２から出力された利得補正量と、ルックアップテーブル４１４から出力された予歪み信号と、を乗算する。そして、乗算部４４１は、乗算結果を利得補正信号（ｇａｉｎ ｃ）として乗算部４４２，４４３へ出力する。
乗算部４４２は、入力されたＩチャネルの送信信号Ｉに対して、乗算部４４１から出力された利得補正信号を乗算することによって振幅補正を行う。そして、乗算部４４２は、振幅補正を行ったＩチャネルの送信信号を位相回転器４５０へ出力する。
乗算部４４３は、入力されたＱチャネルの送信信号Ｑに対して、乗算部４４１から出力された利得補正信号を乗算することによって振幅補正を行う。そして、乗算部４４３は、振幅補正を行ったＱチャネルの送信信号を位相回転器４５０へ出力する。
位相回転器４５０は、加算部４３０から出力された位相補正信号に基づいて、乗算部４４２，４４３から出力されたＩチャネルおよびＱチャネルの各送信信号の位相を回転させることによって位相補正を行う。そして、位相回転器４５０は、位相補正を行ったＩチャネルの送信信号を遅延調整部４６１へ出力する。また、位相回転器４５０は、位相補正を行ったＱチャネルの送信信号を遅延調整部４６２へ出力する。
遅延調整部４６１，４６２は、電力増幅器２６０へ入力される送信信号と、電源供給部２３０から電力増幅器２６０への供給電圧と、の間の遅延差を調整する調整部である。遅延調整部４６１は、電源と送信信号とのタイミングを合わせるように、位相回転器４５０から出力されたＩチャネルの送信信号を遅延させる。遅延調整部４６２は、電源と送信信号とのタイミングを合わせるように、位相回転器４５０から出力されたＱチャネルの送信信号を遅延させる。遅延調整部４６１，４６２は、遅延させたＩチャネルおよびＱチャネルの各送信信号（ｃｏｍｐｅｎｓａｔｅｄ ｓｉｇｎａｌ）をたとえば歪補償部２５０（たとえば図２Ａ〜図３Ｂ参照）へ出力する。
ルックアップテーブル４１５は、エンベロープ信号と、電源電圧目標値と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１５は、包絡線算出部４２０から出力されたエンベロープ信号に対応する電源電圧目標値（ｖｄｄ＊）を減算部２２０（たとえば図２Ａ〜図３Ｂ参照）へ出力する。
ルックアップテーブル４１６は、エンベロープ信号と、消費電流予測値と、を対応付ける対応情報を記憶している。そして、ルックアップテーブル４１６は、包絡線算出部４２０から出力されたエンベロープ信号に対応する消費電流予測値（ＰＡｃｕｒｒｅｎｔ＊）を過渡応答算出部２１０（たとえば図２Ａ〜図３Ｂ参照）へ出力する。
（過渡応答算出部および電流予測値算出部の構成例）
図５Ａは、過渡応答算出部および電流予測値算出部の構成例１を示す図である。図５Ｂは、図５Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。図５Ａ，図５Ｂに示すように、過渡応答算出部２１０は、たとえば、算出部５１１と、減算部５１２と、除算部５１３と、加算部５１４と、遅延部５１５（Ｄ）と、除算部５１６と、を備える。
算出部５１１は、ｃａ＋ｎｇ１・ｖｄｅを算出する。ｃａは、過渡応答算出部２１０へ入力される消費電流標準値（ＰＡｃｕｒｒｅｎｔ＊）である。ｎｇ１は、電力増幅器２６０の電源端子の等価インピーダンスであり、ｃａの多項式で表すことができる。ｖｄｅは、減算部２２０が出力した誤差信号（ｖｄｅ）である。算出部５１１は、算出結果（ｃｃ）を減算部５１２へ出力する。
減算部５１２は、算出部５１１から出力された算出結果（ｃｃ）と、電流予測値算出部２４０から出力された電流予測値（ｃｓ）と、の減算を行う。これにより、電源供給部２３０に含まれるＬＣ回路のキャパシタンスへ流入する電流を算出することができる。減算部５１２は、減算結果（ｃｔ）を除算部５１３へ出力する。除算部５１３は、減算部５１２から出力された減算結果（ｃｔ）をｆｓで除算する。ｆｓはサンプリング周波数である。除算部５１３は、除算結果を加算部５１４へ出力する。
加算部５１４および遅延部５１５は、非線形利得を有するデジタルフィルタである。加算部５１４は、除算部５１３から出力された除算結果と、遅延部５１５から出力された信号と、を加算する。これにより、電源供給部２３０に含まれるＬＣ回路のキャパシタンスの保持する電荷（ｃｈｇ）を算出することができる。加算部５１４は、算出結果を遅延部５１５および除算部５１６へ出力する。遅延部５１５は、加算部５１４から出力された算出結果を所定時間遅延させて加算部５１４へ出力する。
除算部５１６は、遅延部５１５から出力された算出結果をＣｎで除算する。Ｃｎは、電源供給部２３０に含まれるＬＣ回路のキャパシタンス（たとえば図８Ａ，図８Ｂに示すキャパシタ８１５）である。これにより、電源電圧予測値（ｖｄｍ）を算出することができる。除算部５１６は、算出した電源電圧予測値を減算部２２０などへ出力する。
すなわち、過渡応答算出部２１０は、電源電圧予測値（ｖｄｍ）を、たとえば下記（１）式によって算出することができる。
Figure 2015032979
図５Ａ，図５Ｂに示す例では、過渡応答算出部２１０は、除算部５１３において、減算部５１２による減算結果（ｃｔ）をサンプリング周波数ｆｓにより離散化している。すなわち、過渡応答算出部２１０は、電源電圧予測値（ｖｄｍ）を、たとえば下記（２）式によって算出することができる。
Figure 2015032979
また、図５Ａ，図５Ｂに示すように、電流予測値算出部２４０は、たとえば、算出部５２１と、加算部５２２と、遅延部５２３（Ｄ）と、を備える。算出部５２１は、ｄｖ／Ｌｎ／ｆｓを算出する。ｄｖは、電源フィルタの両端にかかる電圧である。Ｌｎは、電源供給部２３０に含まれるＬＣ回路のインダクタンス（たとえば図８Ａ，図８Ｂに示すインダクタ８１４）である。ｆｓはサンプリング周波数である。算出部５２１は、算出結果（ｄｓ）を加算部５２２へ出力する。
加算部５２２は、算出部５２１から出力された除算結果と、遅延部５２３から出力された信号と、を加算する。これにより、電流予測値（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊）を算出することができる。加算部５２２は、算出結果を遅延部５２３および過渡応答算出部２１０へ出力する。遅延部５１５は、加算部５１４から出力された算出結果を所定時間遅延させて加算部５１４へ出力する。
すなわち、電流予測値算出部２４０は、電流予測値（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊＝ｃｓ）を、たとえば下記（３）式によって算出することができる。
Figure 2015032979
図５Ａ，図５Ｂに示す例では、電流予測値算出部２４０は、算出部５２１において、ｄｖ／Ｌｎをサンプリング周波数ｆｓにより離散化している。すなわち、電流予測値算出部２４０は、電流予測値（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊＝ｃｓ）を、たとえば下記（４）式によって算出することができる。
Figure 2015032979
図６Ａは、過渡応答算出部および電流予測値算出部の構成例２を示す図である。図６Ｂは、図６Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。図６Ａ，図６Ｂにおいて、図５Ａ，図５Ｂに示した部分と同様の部分については同一の符号を付して説明を省略する。
図６Ａ，図６Ｂに示すように、過渡応答算出部２１０は、図５Ａ，図５Ｂに示した構成に加えて、増幅部６１１〜６１３と、加算部６１４と、を備えていてもよい。加算部５１４，６１４、遅延部５１５、増幅部６１１〜６１３は、非線形利得を有するデジタルフィルタである。
加算部５１４は、除算部５１３から出力された除算結果と、増幅部６１１から出力された信号と、を加算する。加算部５１４は、加算結果を遅延部５１５および増幅部６１３へ出力する。遅延部５１５は、加算部５１４から出力された加算結果を所定時間遅延させて増幅部６１１，６１２へ出力する。
増幅部６１１は、遅延部５１５から出力された加算結果を加算部５１４へ出力する。増幅部６１２は、遅延部５１５から出力された加算結果を加算部６１４へ出力する。増幅部６１３は、加算部５１４から出力された加算結果を加算部６１４へ出力する。
加算部６１４は、増幅部６１２から出力された加算結果と、増幅部６１３から出力された加算結果と、を加算する。加算部６１４は、加算結果（ｃｈｇ）を除算部５１６へ出力する。図６Ａ，図６Ｂに示した過渡応答算出部２１０の構成により、より精度の高い電源電圧予測値（ｖｄｍ）を算出することができる。
また、図６Ａ，図６Ｂに示すように、電流予測値算出部２４０は、図５Ａ，図５Ｂに示した構成に加えて、増幅部６２１〜６２３と、加算部６２４と、を備えていてもよい。加算部５２２は、算出部５２１から出力された算出結果と、増幅部６２１から出力された信号と、を加算する。加算部５２２は、加算結果を遅延部５２３および増幅部６２３へ出力する。遅延部５２３は、加算部５２２から出力された加算結果を所定時間遅延させて増幅部６２１，６２２へ出力する。
増幅部６２１は、遅延部５２３から出力された加算結果を加算部５２２へ出力する。増幅部６２２は、遅延部５２３から出力された加算結果を加算部６２４へ出力する。増幅部６２３は、加算部５２２から出力された加算結果を加算部６２４へ出力する。
加算部６２４は、増幅部６２２から出力された加算結果と、増幅部６２３から出力された加算結果と、を加算する。加算部６２４は、加算結果（ｃｓ）を減算部５１２へ出力する。図６Ａ，図６Ｂに示した電流予測値算出部２４０の構成により、より精度の高い電流予測値（ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ＊＝ｃｓ）を算出することができる。
図７Ａは、過渡応答算出部および電流予測値算出部の構成例３を示す図である。図７Ｂは、図７Ａに示した過渡応答算出部および電流予測値算出部の構成例における信号の流れの一例を示す図である。図７Ａ，図７Ｂにおいて、図６Ａ，図６Ｂに示した部分と同様の部分については同一の符号を付して説明を省略する。
図７Ａ，図７Ｂに示すように、増幅装置２００は、図６Ａ，図６Ｂに示した構成に加えて、量子化器７１１を備えていてもよい。量子化器７１１は、たとえば図３Ａ，図３Ｂに示したパルス発生器３２０に対応する構成である。量子化器７１１は、減算部２２０から出力された誤差信号を量子化する。そして、量子化器７１１は、量子化した誤差信号（ｖｅｑ）を電流予測値算出部２４０および電源供給部２３０（たとえば図８Ａ，図８Ｂ参照）へ出力する。電流予測値算出部２４０の算出部５２１は、量子化器７１１から出力された誤差信号を用いてｄｖ／Ｌｎ／ｆｓを算出する。
図７Ａ，図７Ｂに示した構成により、電源制御素子において発生するリップルの影響を緩和することができる。
（電源供給部および変調器の構成例）
図８Ａは、電源供給部および変調器の構成例を示す図である。図８Ｂは、図８Ａに示した電源供給部および変調器の構成例における信号の流れの一例を示す図である。図８Ａ，図８Ｂに示すように、電源供給部２３０は、たとえば、増幅部８１１と、トランジスタ８１２と、ダイオード８１３と、インダクタ８１４と、キャパシタ８１５と、を備える。
増幅部８１１には、電源供給部２３０の制御信号（ｖｅｑ）が入力される。電源供給部２３０の制御信号は、たとえば図３Ａ，図３Ｂに示したパルス発生器３２０から出力されたパルス信号である。または、電源供給部２３０の制御信号は、たとえば図７Ａ，図７Ｂに示した量子化器７１１から出力された誤差信号である。増幅部８１１は、入力された制御信号を増幅し、増幅した制御信号をトランジスタ８１２へ出力する。
トランジスタ８１２は、たとえばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）である。トランジスタ８１２のゲートには、増幅部８１１から出力された制御信号が入力される。トランジスタ８１２のドレインには、電源（Ｖｓｕｐ）が入力される。トランジスタ８１２のソースには、ダイオード８１３およびインダクタ８１４が接続されている。
ダイオード８１３の一端はトランジスタ８１２およびインダクタ８１４に接続され、ダイオード８１３の他端は接地されている。インダクタ８１４の一端はトランジスタ８１２およびダイオード８１３に接続され、インダクタ８１４の他端はキャパシタ８１５および電力増幅器２６０の電源端子に接続されている。キャパシタ８１５の一端はインダクタ８１４および電力増幅器２６０の電源端子に接続され、他端は接地されている。
また、図８Ａ，図８Ｂに示すように、変調器３３０は、たとえば乗算部８２１，８２２を備える。乗算部８２１，８２２には、それぞれＩチャネルおよびＱチャネルの各送信信号（ｃｏｍｐｅｎｓａｔｅｄ ｓｉｇｎａｌ）が入力される。ＩチャネルおよびＱチャネルの各送信信号は、たとえば図４Ａ，図４Ｂに示した遅延調整部４６１，４６２から出力された各送信信号である。
乗算部８２１は、入力されたＩチャネルの送信信号をクロック信号と乗算することによって変調を行う。乗算部８２２は、入力されたＱチャネルの送信信号をクロック信号と乗算することによって変調を行う。乗算部８２１，８２２による各乗算結果は、合成されて送信信号として電力増幅器２６０へ入力される。
（制御信号および供給電圧の波形）
図９は、制御信号および供給電圧の波形の一例を示す図である。図９において、横軸は時間［μｓ］を示し、縦軸は電圧を示している。制御信号９０１は、電源供給部２３０へ入力される制御信号（ｖｅｑ）を示している。供給電圧９０２は、電源供給部２３０から電力増幅器２６０へ出力される供給電圧を示している。
（電力増幅器の出力信号の改善）
図１０Ａは、供給電圧制御を停止した場合の電力増幅器の出力スペクトルを参考として示す図である。図１０Ｂは、供給電圧制御を動作させた場合の電力増幅器の出力スペクトルを示す図である。図１０Ａ，図１０Ｂにおいて、横軸は周波数を示し、縦軸は強度を示している。また、図１０Ａ，図１０Ｂにおいて、信号帯域１００１は、電力増幅器２６０による増幅対象の送信信号の信号帯域である。
図１０Ａのスペクトル１０１０は、実施の形態２にかかる供給電圧制御を停止した場合において電力増幅器２６０から出力される送信信号のスペクトルを示している。図１０Ｂのスペクトル１０２０は、実施の形態２にかかる供給電圧制御を動作させた場合において電力増幅器２６０から出力される送信信号のスペクトルを示している。
スペクトル１０１０，１０２０に示すように、実施の形態２にかかる供給電圧制御を動作させることにより、信号帯域１００１の外側の雑音帯域が抑えられ、電力増幅器２６０から出力される送信信号の品質を向上させることができる。
以上説明したように、歪補償装置および歪補償方法によれば、増幅効率の向上を図ることができる。
たとえば、電源回路の過渡応答のモデル計算によって電源変動を動的に予測し、予測結果を電源電圧の高速制御に用いることにより、広帯域の送信機の増幅効率の向上を図ることができる。また、電源変動の予測結果を用いて、電源変動により発生する増幅器の出力信号の歪みを補償することができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
（付記１）増幅器による増幅対象の信号に基づく前記増幅器の消費電流の予測値と、電源回路から前記増幅器への供給電圧の前記信号に基づく目標値と、に基づいて前記電源回路の過渡応答を算出する算出部と、
前記算出部によって算出された過渡応答と前記目標値との差に基づいて、前記増幅器へ入力される前記信号を補正する補正部と、
を備えることを特徴とする歪補償装置。
（付記２）前記補正部は、前記信号を補正することにより、前記増幅器によって増幅された信号の前記差による歪みを補償することを特徴とする付記１に記載の歪補償装置。
（付記３）入力信号に基づいて前記増幅器への供給電圧を制御する前記電源回路へ、前記差を示す差信号を入力することを特徴とする付記１または２に記載の歪補償装置。
（付記４）前記算出部は、前記電源回路に流れる電流の前記差に基づく予測値に基づいて前記過渡応答を算出することを特徴とする付記１〜３のいずれか一つに記載の歪補償装置。
（付記５）前記差を示す差信号を量子化する量子化部を備え、
前記算出部は、前記量子化部によって量子化された差信号に基づいて前記電源回路に流れる電流の予測値を算出することを特徴とする付記４に記載の歪補償装置。
（付記６）入力信号に基づいて前記増幅器への供給電圧を制御する前記電源回路へ、前記量子化部によって量子化された差信号を入力することを特徴とする付記５に記載の歪補償装置。
（付記７）前記算出部は、非線形利得を有するデジタルフィルタによって前記過渡応答を算出することを特徴とする付記１〜６のいずれか一つに記載の歪補償装置。
（付記８）前記補正部は、前記信号と、振幅および位相の補正値と、の対応情報による補正後の前記信号を補正することを特徴とする付記１〜７のいずれか一つに記載の歪補償装置。
（付記９）前記供給電圧の前記信号に基づく目標値は、前記信号と、前記供給電圧の目標値と、の対応情報に基づく目標値であることを特徴とする付記１〜８のいずれか一つに記載の歪補償装置。
（付記１０）前記信号に基づく前記増幅器の消費電流の予測値は、前記信号と、前記増幅器の消費電流の予測値と、の対応情報に基づく予測値であることを特徴とする付記１〜９のいずれか一つに記載の歪補償装置。
（付記１１）前記増幅器へ入力される前記信号と、前記電源回路から前記増幅器への供給電圧と、の間の遅延差を調整する調整部を備えることを特徴とする付記１〜１０のいずれか一つに記載の歪補償装置。
（付記１２）増幅器による増幅対象の信号に基づく前記増幅器の消費電流の予測値と、電源回路から前記増幅器への供給電圧の前記信号に基づく目標値と、に基づいて前記電源回路の過渡応答を算出し、
算出した過渡応答と前記目標値との差に基づいて、前記増幅器へ入力される前記信号を補正する、
ことを特徴とする歪補償方法。
１１０ 歪補償装置
１１１，５１１，５２１ 算出部
１１２ 補正部
１２１ 電源回路
１２２ 増幅器
２００ 増幅装置
２１０ 過渡応答算出部
２２０，３１０，５１２ 減算部
２３０ 電源供給部
２４０ 電流予測値算出部
２５０ 歪補償部
２６０ 電力増幅器
３２０ パルス発生器
３３０ 変調器
４１１〜４１６ ルックアップテーブル
４２０ 包絡線算出部
４３０，５１４，５２２，６１４，６２４ 加算部
４４１〜４４３，８２１，８２２ 乗算部
４５０ 位相回転器
４６１，４６２ 遅延調整部
５１３，５１６ 除算部
５１５，５２３ 遅延部
６１１〜６１３，６２１〜６２３，８１１ 増幅部
７１１ 量子化器
８１２ トランジスタ
８１３ ダイオード
８１４ インダクタ
８１５ キャパシタ
９０１ 制御信号
９０２ 供給電圧
１００１ 信号帯域
１０１０，１０２０ スペクトル

Claims (6)

  1. 増幅器による増幅対象の信号に基づく前記増幅器の消費電流の予測値と、電源回路から前記増幅器への供給電圧の前記信号に基づく目標値と、に基づいて前記電源回路の過渡応答を算出する算出部と、
    前記算出部によって算出された過渡応答と前記目標値との差に基づいて、前記増幅器へ入力される前記信号を補正する補正部と、
    を備えることを特徴とする歪補償装置。
  2. 入力信号に基づいて前記増幅器への供給電圧を制御する前記電源回路へ、前記差を示す差信号を入力することを特徴とする請求項１に記載の歪補償装置。
  3. 前記算出部は、前記電源回路に流れる電流の前記差に基づく予測値に基づいて前記過渡応答を算出することを特徴とする請求項１または２に記載の歪補償装置。
  4. 前記差を示す差信号を量子化する量子化部を備え、
    前記算出部は、前記量子化部によって量子化された差信号に基づいて前記電源回路に流れる電流の予測値を算出することを特徴とする請求項３に記載の歪補償装置。
  5. 前記算出部は、非線形利得を有するデジタルフィルタによって前記過渡応答を算出することを特徴とする請求項１〜４のいずれか一つに記載の歪補償装置。
  6. 増幅器による増幅対象の信号に基づく前記増幅器の消費電流の予測値と、電源回路から前記増幅器への供給電圧の前記信号に基づく目標値と、に基づいて前記電源回路の過渡応答を算出し、
    算出した過渡応答と前記目標値との差に基づいて、前記増幅器へ入力される前記信号を補正する、
    ことを特徴とする歪補償方法。
JP2013161100A 2013-08-02 2013-08-02 歪補償装置および歪補償方法 Ceased JP2015032979A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013161100A JP2015032979A (ja) 2013-08-02 2013-08-02 歪補償装置および歪補償方法
US14/447,255 US20150035608A1 (en) 2013-08-02 2014-07-30 Distortion compensating apparatus and distortion compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013161100A JP2015032979A (ja) 2013-08-02 2013-08-02 歪補償装置および歪補償方法

Publications (1)

Publication Number Publication Date
JP2015032979A true JP2015032979A (ja) 2015-02-16

Family

ID=52427121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013161100A Ceased JP2015032979A (ja) 2013-08-02 2013-08-02 歪補償装置および歪補償方法

Country Status (2)

Country Link
US (1) US20150035608A1 (ja)
JP (1) JP2015032979A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
US9853600B1 (en) * 2016-06-27 2017-12-26 Raytheon Company System and method for adaptive power modulation for power amplifier
US10177569B2 (en) * 2016-09-28 2019-01-08 Infineon Technologies Ag System and method for power supply ripple compensation
IL263850B (en) * 2018-12-19 2020-06-30 Elbit Systems Land & C4I Ltd System and method for compensating for ripple generated from a power supply

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090088096A1 (en) * 2007-10-02 2009-04-02 Samsung Electronics Co. Ltd. Apparatus and method for power amplification in wireless communication system
US20100295613A1 (en) * 2009-05-21 2010-11-25 The Regents Of The University Of California Supply-modulated rf power amplifier and rf amplification methods
WO2012086379A1 (ja) * 2010-12-22 2012-06-28 住友電気工業株式会社 増幅回路及び無線通信装置
JP2014107806A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 増幅装置、歪み補償方法および歪み補償プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20085808A0 (fi) * 2008-08-29 2008-08-29 Nokia Corp Vääristymien korjaaminen tehovahvistimen ulostulossa
KR101355091B1 (ko) * 2008-11-14 2014-01-23 삼성전자주식회사 디지털 앰프의 출력 왜곡을 제어하는 장치 및 방법
CN102273068A (zh) * 2009-01-05 2011-12-07 松下电器产业株式会社 极化调制装置及通信设备
JP2011082953A (ja) * 2009-09-10 2011-04-21 Sumitomo Electric Ind Ltd 増幅装置、及びこれを用いた無線送信装置
JP5742186B2 (ja) * 2010-11-22 2015-07-01 富士通株式会社 増幅装置
US9362869B2 (en) * 2011-07-13 2016-06-07 Nokia Solutions And Networks Oy Signal predistortion for non-linear amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090088096A1 (en) * 2007-10-02 2009-04-02 Samsung Electronics Co. Ltd. Apparatus and method for power amplification in wireless communication system
US20100295613A1 (en) * 2009-05-21 2010-11-25 The Regents Of The University Of California Supply-modulated rf power amplifier and rf amplification methods
WO2012086379A1 (ja) * 2010-12-22 2012-06-28 住友電気工業株式会社 増幅回路及び無線通信装置
JP2014107806A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 増幅装置、歪み補償方法および歪み補償プログラム

Also Published As

Publication number Publication date
US20150035608A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
US8558616B2 (en) Amplifying apparatus
JP6150865B2 (ja) 増幅装置
US7197286B2 (en) Radio with a distortion compensation capability
KR101821294B1 (ko) 감소된 대역폭 이티 및 디피디 처리장치 및 그 처리방법
JP3590571B2 (ja) 歪補償装置
US20100060358A1 (en) Compensating for variations in the response of a power supply
JP4467319B2 (ja) プリディストータ
JP4280787B2 (ja) プリディストータ
JP4812643B2 (ja) 増幅装置
JP2015032979A (ja) 歪補償装置および歪補償方法
JPWO2012046668A1 (ja) 電力増幅器、高周波電力増幅装置、および増幅制御方法
JPWO2009016686A1 (ja) 歪補償装置および方法
JP2011176689A (ja) 算出装置、歪み補正装置、増幅装置および算出方法
JPWO2013133170A1 (ja) 送信装置
WO2011086752A1 (ja) 増幅装置及び信号処理装置
JP2006502630A (ja) デジタルローデータ値の適応的プリディストーション方法及び方法を実施するための装置
JP5441817B2 (ja) 送信回路及び送信方法
WO2012074133A1 (ja) 電源回路および電源制御方法
JP2014011567A (ja) 電力増幅器の補償装置
JP4638268B2 (ja) 歪み補償装置及び無線通信装置
JP2005150932A (ja) プリディスト−ション装置
JP2011233978A (ja) 歪補償装置、無線通信装置及び歪補償方法
JP3606573B2 (ja) 歪補償装置
JP6249204B2 (ja) パルス幅変調信号生成器およびフルデジタルアンプおよびデジタル−アナログ変換器
JP2010272923A (ja) 歪み補償増幅器、プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20180828