JP2010272923A - 歪み補償増幅器、プリディストータ - Google Patents

Abstract

【課題】補正の精度を向上させた歪み補償電力増幅器を提供する。
【解決手段】入力信号Ｖinにテストパタンを付加するテストパタン付加部１０と、テストパタンが付加された入力信号Ｖinに、増幅時の歪みを打ち消すための歪み補正係数を用いて歪み補償処理を施してプリディストーション信号を生成するプリディストーション部２０と、プリディストーション信号を増幅する増幅部３０と、を備える歪み補償電力増幅器である。プリディストーション部２０は、入力信号Ｖinに付加されたテストパタンと、増幅部３０の出力信号Ｖoutに含まれるテストパタン部分とを比較して、比較結果の差分が最小となるように、歪み補正係数を更新する。
【選択図】図１

Description

本発明は、例えばパワーアンプなどの増幅器により生じる歪みを、増幅器の歪み特性の逆特性を入力信号に付加することで抑制するプリディストータ、及びこのようなプリディストータを備える歪み補償電力増幅器に関する。

衛星通信、地上マイクロ波通信、移動体通信、放送などに使用されるパワーアンプなどの増幅器は、入力信号の信号レベル（以下、「入力レベル」という。）が比較的低い領域では、出力信号の信号レベル（以下、「出力レベル」という。）と入力レベルとがほぼ比例して変化する。しかし入力レベルが高くなるにつれて、増幅器の飽和特性により、入力レベルと出力レベルとの比例関係が崩れてしまう。図８は、このような増幅器の特性の例示図である。図８では、領域Ａにおいて入力レベルと出力レベルとが比例関係にあるが、領域Ｂにおいて、増幅器の飽和特性のために入力レベルと出力レベルとの比例関係が崩れている。そのために、増幅器単体では入力信号を高効率、低歪みで増幅することに限界がある。

このような増幅器の飽和特性に対処するために、増幅器にプリディストータを設けた歪み補償電力増幅器がある。特許文献１は、増幅器で発生する歪みをデジタル回路で補償する従来のデジタル・プリディストーション歪み補償電力増幅器を開示する。歪み補償電力増幅器は、入力レベルに応じた歪み補正のための補正係数（以下、「歪み補正係数」という。）をルックアップテーブルから読み出して入力信号に乗算することでプリディストーション信号を生成する。このプリディストーション信号がアナログ信号へと変換されて、直交変調された後に増幅器で増幅される。予め増幅器による歪みを考慮してプリディストータにより入力信号を歪ませることで、増幅器により生じる歪みを打ち消している。

従来のプリディストータを設けた歪み補償電力増幅器では、入力信号と増幅器の出力信号とを比較して歪み補正係数の更新を行う。これにより、常に最適な歪み補正係数を用いた歪み補正が実現される。

特開２０００−２２８６４３号公報

しかしながら、例えば、移動体通信で実際に運用されている信号では増幅器が飽和特性を呈するような高い信号レベルの入力信号が入力されることは少なく、歪み補償が効力を発揮すべき高い信号レベルの入力信号ほど歪み補正係数の更新頻度が低い。例えば、図８の領域Ａの信号レベルの入力信号は頻繁に入力され、領域Ｂの信号レベルの入力信号はあまり入力されない。そのために、領域Ａの信号レベルの入力信号に対する歪み補正係数は頻繁に更新されて補正の精度が向上するのに対し、領域Ｂの信号レベルの入力信号に対する歪み補正係数の更新頻度は高くならずに補正の精度が向上しない。

本発明は、このような問題点を解決するもので、増幅器が飽和特性を呈するような高い信号レベルに対する歪み補正係数の更新頻度を高くすることで、補正の精度を向上させた歪み補償電力増幅器を提供することを主たる課題とする。

以上のような課題を解決する本発明の歪み補償電力増幅器は、入力信号に所定のテストパタンを付加するテストパタン付加部と、前記テストパタンが付加された前記入力信号に、増幅時の歪みを打ち消すための歪み補正係数を用いて歪み補償処理を施してプリディストーション信号を生成するプリディストーション部と、前記プリディストーション信号を増幅する増幅部と、を備えており、前記プリディストーション部は、前記入力信号に付加された前記テストパタンと、前記増幅部の出力信号に含まれるテストパタン部分とを比較して、比較結果の差分が最小となるように、前記歪み補正係数を更新する。

本発明の歪み補償電力増幅器では、テストパタンを用いて歪み補正係数の更新を行う。テストパタンの信号レベルが、増幅器が飽和特性を呈するような高い信号レベルであれば、歪み補償が効力を発揮すべき高い信号レベルの入力信号に対する歪み補正係数の更新頻度も高くなり、補正の精度の向上につながる。

このような歪み補償電力増幅器において、前記テストパタン付加部は、例えば、前記入力信号が取り得る信号レベルと同じ信号レベルを取り得る前記テストパタンを生成するテストパタン生成部と、前記入力信号に前記テストパタン生成部で生成した前記テストパタンを付加する付加部と、を有している。また前記プリディストーション部は、例えば、前記入力信号が取り得る信号レベル毎の前記歪み補償係数を記憶する記憶部と、前記記憶部に記憶された、前記テストパタンが付加された前記入力信号の信号レベルに応じた前記歪み補正係数を用いて、前記プリディストーション信号を生成するプリディストーション信号生成部と、を有している。
テストパタンが取り得る信号レベルが入力信号が取り得る信号レベルと同じであるために、テストパタンから得られる歪み補正係数も、入力信号が取り得るすべての信号レベルについて更新可能になる。そのために、入力信号が取り得るすべての信号レベルについて、高精度な歪み補正が可能になる。

前記プリディストーション部は、例えば、前記入力信号に付加された前記テストパタンと前記増幅部の前記出力信号のテストパタン部分とを比較して、前記増幅部による信号の歪み量を検出する歪み検出部と、前記歪み量から、新たな歪み補正係数を算出する歪み補正係数算出部と、を更に有している。前記記憶部に記憶された、前記歪み検出部で比較した前記テストパタンが付加された前記入力信号の信号レベルに応じた前記歪み補償係数が、前記歪み補正係数算出部で算出された前記新たな歪み補正係数により更新される。
なお、前記歪み検出部は、テストパタン以外に、前記テストパタンが付加された前記入力信号と前記出力信号とを比較して、前記歪み量を検出するように構成されてもよい。このような構成では、歪み補正係数の更新頻度が更に高くなり、更に高精度な歪み補正が可能になる。

前記テストパタン付加部は、例えば前記入力信号が取り得る信号レベルをすべて含む前記テストパタンを、前記入力信号の先頭に、又は前記入力信号に周期的に、或いは当該テストパタンを分割して周期的に、前記入力信号に付加する。先頭に付加する場合には、伝送効率を低下させずに、歪み補正係数を得ることができる。周期的に付加する場合には、増幅部の温度変動による特性の変化や経年劣化を歪み補正係数に反映させることができる。分割して周期的に付加する場合には、伝送効率の低下を防止し、増幅部の温度変動による特性の変化や経年劣化を歪み補正係数に反映させることができる。
前記テストパタン付加部は、信号レベルが単調に大きくなるテストパタン、信号レベルが単調に小さくなるテストパタン、及び信号レベルが増減を繰り返すテストパタン、のうち少なくとも一つのテストパタンを前記入力信号に付加するようにしてもよい。
前記テストパタン付加部は、例えば、前記入力信号が取り得る信号レベルのうちの所定の第１信号レベルを上限として単調に大きくなる第１テストパタン、前記第１信号レベルを下限として単調に小さくなる第２テストパタン、及び前記第１信号レベルで一定の第３テストパタンを前記入力信号に付加するように構成されてもよい。この場合、前記プリディストーション部は、例えば、前記第１テストパタン、前記第２テストパタン、及び前記第３テストパタンのそれぞれで、前記第１信号レベルにおける歪み補正係数を算出して、これらの平均値により当該第１信号レベルの歪み補正係数を更新する。このような構成では、例えば入力される信号の信号レベルが徐々に大きくなる場合と、徐々に小さくなる場合とで、入力される信号の信号レベルが同じ場合でも出力される信号の信号レベルが異なるような増幅部であっても、これにあった歪み補正係数を算出することができるようになり、歪み補正の精度が向上する。
前記テストパタン付加部は、例えば、前記テストパタンの信号レベルが大きいほど、生成する頻度を高くするように構成してもよい。これにより、増幅器が飽和特性を呈するような高い信号レベルほど、歪み補正係数の更新頻度が高くなる。

本発明のプリディストータは、入力信号に所定のテストパタンを付加するテストパタン付加部と、前記テストパタンが付加された前記入力信号に、増幅時の歪みを打ち消すための歪み補正係数を用いて歪み補償処理を施してプリディストーション信号を生成するプリディストーション部と、を備えている。前記プリディストーション部は、前記入力信号に付加された前記テストパタンと、前記プリディストーション信号を所定の増幅器で増幅した結果に含まれるテストパタン部分とを比較して、比較結果の差分が最小となるように、前記歪み補正係数を更新する。

以上のような本発明によれば、テストパタンを用いて歪み補正係数を算出して更新するために、高い信号レベルの歪み補正係数であっても一定の頻度で更新されるために、補正の精度を向上させることができる。

歪み補償電力増幅器の構成図である。 テストパタンをデジタル／アナログ変換したときの信号レベルの時間変化を表しており、図２（ａ）は信号レベルが単調に大きくなる場合の例示図、図２（ｂ）は信号レベルが単調に小さくなる場合の例示図、図２（ｃ）は信号レベルがランダムに増減を繰り返して様々な値になる場合の例示図である。 入力信号の先頭にテストパタンを付加する例を表す模式図である。 入力信号に対して周期的にテストパタンを付加する例を表す模式図である。 入力信号に対してテストパタンを分割して周期的に付加する例を表す模式図である。 信号レベルがｎのときの歪み補正係数を算出するときのテストパタンの例示図である。 信号レベル毎のテストパタンの生成頻度を表す図である。 増幅器の特性の例示図である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１は、本実施形態の歪み補償電力増幅器の構成図である。
歪み補償電力増幅器１は、入力端子INから入力される入力信号Ｖinに所定のテストパタンを付加するテストパタン付加部１０と、テストパタンが付加された入力信号Ｖinに歪み補正係数を用いてプリディストーション処理を施したプリディストーション信号を生成するプリディストーション部２０と、プリディストーション部２０から出力されるプリディストーション信号を増幅する増幅部３０とを備える。増幅部３０による増幅の結果得られる出力信号Ｖoutは、出力端子OUTから出力される他に、プリディストーション部２０にフィードバックされる。出力信号Ｖoutはアナログ信号であるが、プリディストーション部２０にフィードバックされる際には、デジタル変換されたデジタル・出力信号Ｖoutとしてプリディストーション部２０に送られる。テストパタン付加部１０及びプリディストーション部２０により、本発明のプリディストータを構成する。

入力信号Ｖin、テストパタン、及びプリディストーション信号はデジタル信号であり、テストパタン付加部１０及びプリディストーション部２０は、デジタル回路で構成される。そのために、歪み補償電力増幅器１は、デジタル・プリディストーション歪み補償電力増幅器である。

プリディストーション部２０では、増幅部３０からフィードバックされたデジタル・出力信号Ｖoutとテストパタンが付加された入力信号Ｖinとを比較することで新たな歪み補正係数を生成する。例えば、プリディストーション部２０は、出力信号Ｖoutに含まれるテストパタンの増幅結果と入力信号Ｖinに付加されたテストパタンと比較して、新たな歪み補正係数を生成する。そのために、プリディストーション処理は常に最新の歪み補正係数を用いて行われる。

歪み補正係数は、入力レベルが取り得る信号レベル毎に設定されており、入力レベルに応じた歪み補正係数によりプリディストーション処理が行われる。歪み補正係数は、初期値として何も設定されていなくともよいが、好ましくはパワーアンプ３２のカタログ特性などに応じて初期値が設定される。歪み補正係数は、歪み補償電力増幅器１の動作が開始されると、プリディストーション部２０で生成される歪み補正係数により更新される。そのために、パワーアンプ３２の実動作にあわせた歪み補正係数が得られる。

テストパタンは、少なくともパワーアンプ３２が飽和特性を呈する信号レベルを含む範囲の信号レベルを取り得る信号である。図８を例にすると、テストパタンは少なくとも領域Ｂの信号レベルを取る。この実施形態では、テストパタンが、入力レベルが取り得る信号レベルを含む信号レベルを取り得る。図８の例では、領域Ａ、Ｂ両方の範囲の信号レベルを取り得る。テストパタンの信号レベルをこのように取ることで、入力信号Ｖinではあまり更新されない高い信号レベルに対応する歪み補正係数を、低い信号レベルに対応する歪み補正係数と同等の頻度で更新することができる。そのために、例えば図８の領域Ｂの信号レベルの入力信号の歪み補正の精度が、領域Ａの信号レベルの入力信号と同様に向上する。
図２は、テストパタンをデジタル／アナログ変換したときの信号レベルの時間変化を表す例示図である。図２（ａ）は、信号レベルが単調に大きくなる場合（パタン１）の例示図である。図２（ｂ）は、信号レベルが単調に小さくなる場合（パタン２）の例示図である。図２（ｃ）は、信号レベルが増減を繰り返して様々な値になる場合（パタン３）の例示図である。テストパタンは、パタン１〜３のいずれでも、入力レベルが取り得る信号レベルと同じ信号レベルを取り得る。

テストパタン付加部１０の構成について詳述する。テストパタン付加部１０は、テストパタン生成部１１及び加算部１２を備える。テストパタン生成部１１は、図２（ａ）〜（ｃ）に示すようなテストパタンを生成して加算部１２に送る。加算部１２では、テストパタン生成部１１から送られるテストパタンを、入力端子INから入力された入力信号Ｖinに付加する。テストパタンは、例えば、図３、図４、図５に示すようなタイミングで入力信号Ｖinに付加される。

図３は、入力信号Ｖinの先頭にテストパタンを付加する例を表す模式図である。例えば、歪み補償電力増幅器１の動作開始時に、入力信号Ｖinが入力される前にテストパタンを付加する。動作開始時にテストパタンを付加するために、伝送効率を低下させずに、歪み補正係数を得ることができる。
図４は、入力信号Ｖinに対して周期的にテストパタンを付加する例を表す模式図である。周期的にテストパタンを付加することで、周期的に歪み補正係数を得ることが可能となる。周期的に歪み補正係数を得ることで、例えば増幅部３０の温度変動による特性の変化や経年劣化を歪み補正係数に反映させることができる。
図５は、入力信号Ｖinに対して図２（ａ）〜（ｃ）に示すようなテストパタンを分割して周期的に付加する例を表す模式図である。分割して付加するために、伝送効率の低下を防止し、増幅部３０の温度変動による特性の変化や経年劣化を歪み補正係数に反映させることができる。

プリディストーション部２０の構成について詳述する。プリディストーション部２０は、遅延部２１と、歪み検出部２２と、歪み補正係数算出部２３と、ルックアップテーブル（ＬＵＴ）２４と、乗算部２５とを備える。

遅延部２１は、テストパタン付加部１０でテストパタンが付加された入力信号Ｖinを所定の時間遅延して歪み検出部２２に送る。遅延部２１による遅延時間は、テストパタンが付加された入力信号Ｖinが、乗算部２５及び増幅部３０を経由してデジタル・出力信号Ｖoutとして歪み検出部２２に入力されるまでの時間に等しい。

歪み検出部２２は、テストパタンが付加された入力信号Ｖinとデジタル・出力信号Ｖoutとを比較して増幅部３０による出力信号Ｖoutの歪み量をデジタル信号として検出する。検出結果は、比較に用いられた入力信号Ｖinの信号レベルとともに歪み補正係数算出部２３に送られる。好ましくは、歪み検出部２２は、入力信号Ｖinに付加されたテストパタンとデジタル・出力信号Ｖoutのテストパタン部分とを比較して歪み量を検出し、比較したときのテストパタンの信号レベルを歪み量とともに歪み補正係数算出部２３に送る。

歪み補正係数算出部２３は、歪み検出部２２で検出された歪み量から新たな歪み補正係数を算出する。算出結果は、歪み検出部２２から送られた信号レベルとともにＬＵＴ２４に送られる。

ＬＵＴ２４は、信号レベル毎の歪み補正係数を記録している記録装置であり、テストパタン付加部１０から送られるテストパタンが付加された入力信号Ｖinの信号レベルに応じた歪み補正係数を、乗算部２５に送るようになっている。歪み補正係数算出部２３から歪み補正係数の算出結果及び信号レベルが送られる場合には、当該信号レベルに応じた歪み補正係数が算出結果により更新される。

乗算部２５は、ＬＵＴ２４から送られる歪み補正係数とテストパタンが付加された入力信号Ｖinとを乗算してプリディストーション信号を生成する。生成されたプリディストーション信号は、増幅部３０に送られる。

増幅部３０について詳述する。増幅部３０は、Ｄ／Ａ変換部（ＤＡＣ）３１と、パワーアンプ３２と、Ａ／Ｄ変換部（ＡＤＣ）３３とを備える。
ＤＡＣ３１は、プリディストーション信号をデジタル／アナログ変換して、アナログ・プリディストーション信号を生成する。パワーアンプ３２は、アナログ・プリディストーション信号を増幅する増幅器であり、出力信号Ｖoutを出力する。ＡＤＣ２は、パワーアンプ３２から出力される出力信号Ｖoutをアナログ／デジタル変換してデジタル・出力信号Ｖoutを生成する。デジタル・出力信号Ｖoutは、プリディストーション部２０の歪み検出部２２に送られる。

増幅部３０では、プリディストーション部２０から送られるプリディストーション信号が、ＤＡＣ３１でアナログ信号に変換されて、パワーアンプ３２により増幅される。プリディストーション信号がプリディストーション部２０により歪み補正がなされているために、パワーアンプ３２は、歪みが補正された出力信号Ｖoutを出力することができる。

このような構成の歪み補償電力増幅器１では、プリディストーション部２０において歪み補正係数が以下のようにして算出される。
プリディストーション部２０には、テストパタン付加部１０からテストパタンが付加された入力信号Ｖinが入力され、増幅部３０からデジタル・出力信号Ｖoutが入力される。テストパタンが付加された入力信号Ｖinは、遅延部２１にて遅延された後に歪み検出部２２に入力される。デジタル・出力信号Ｖoutは、増幅器３０から直接、歪み検出部２２に入力される。

歪み検出部２２は、テストパタンが付加された入力信号Ｖinとデジタル・出力信号Ｖoutとを比較する。プリディストーション信号に補正できなかった歪み成分が残る場合には、テストパタンが付加された入力信号Ｖinとデジタル・出力信号Ｖoutとを比較することで、この補正できなかった歪み成分を定量化した歪み量が検出される。検出された歪み量は、検出時のテストパタンが付加された入力信号Ｖinの信号レベルとともに歪み補正係数算出部２３に送られる。歪み補正係数算出部２３は、歪み検出部２２で検出された歪み量により、新たな歪み補正係数を算出する。算出された歪み補正係数は、歪み検出部２２から送られた信号レベルとともにＬＵＴ２４に送られる。ＬＵＴ２４では、歪み補正係数算出部２３から送られた信号レベルに応じた歪み補正係数が、歪み補正係数算出部２３で算出された新たな歪み補正係数に更新される。

テストパタンは、前述の通り入力信号Ｖinが取り得るすべての信号レベルを取る。そのために、テストパタンによる歪み補正係数の更新が行われることで、すべての信号レベルの歪み補正係数の更新が行われる。よって高い信号レベル、例えば図８の領域Ｂの信号レベルであっても、歪み補正係数の更新が行われるために精度よく効率的に補正を行うことができる。

パワーアンプ３２は、入力される信号の信号レベルが図２（ａ）のように徐々に大きくなる場合と、図２（ｂ）のように徐々に小さくなる場合とで、入力される信号の信号レベルが同じ場合でも出力される信号の信号レベルが異なることがある。そのために、例えば図６に示すようにテストパタンを入力信号Ｖinに付加して、歪み補正係数を更新してもよい。

図６では、信号レベルがｎのときに、最初に信号レベルｎを上限としてテストパタンの信号レベルを徐々に大きくして、信号レベルｎにおける歪み補正係数を算出する。次いで、信号レベルｎを下限としてテストパタンの信号レベルを徐々に小さくして、信号レベルｎにおける歪み補正係数を算出する。最後に、信号レベルｎで一定のテストパタンを所定時間入力信号Ｖinに付加して、信号レベルｎにおける歪み補正係数を算出する。この３通りの方法で算出した歪み補正係数の平均値を信号レベルｎにおける歪み補正係数とする。このような処理を、入力信号Ｖinが取り得るすべての信号レベルで行うことで、より精度良く、効率的にプリディストーションが可能になる。また、信号レベルの遷移によって熱の蓄積量が変化することによるパワーアンプ３２の特性変化の影響を抑止することができる。

図７は、テストパタン生成部１１による信号レベル毎のテストパタンの生成頻度を表す図である。信号レベルが大きいほど生成頻度を高くすることで、本来、歪み補正が最も必要な図８の領域Ｂにおける歪み補正係数を、より精度が高いものとすることができる。

１…歪み補償電力増幅器、１０…テストパタン付加部、１１…テストパタン生成部、１２…加算部、２０…プリディストーション部、２１…遅延部、２２…歪み検出部、２３…歪み補正係数算出部、２４…ルックアップテーブル（ＬＵＴ）、２５…乗算部、３０…増幅部、３１…デジタルアナログ変換器（ＤＡＣ）、３２…パワーアンプ、３３…アナログデジタル変換器（ＡＤＣ）、IN…入力端子、OUT…出力端子

Claims (9)

1. 入力信号に所定のテストパタンを付加するテストパタン付加部と、
   前記テストパタンが付加された前記入力信号に、増幅時の歪みを打ち消すための歪み補正係数を用いて歪み補償処理を施してプリディストーション信号を生成するプリディストーション部と、
   前記プリディストーション信号を増幅する増幅部と、を備えており、
   前記プリディストーション部は、
   前記入力信号に付加された前記テストパタンと、前記増幅部の出力信号に含まれるテストパタン部分とを比較して、比較結果の差分が最小となるように、前記歪み補正係数を更新する、
   歪み補償電力増幅器。
2. 前記テストパタン付加部は、
   前記入力信号が取り得る信号レベルと同じ信号レベルを取り得る前記テストパタンを生成するテストパタン生成部と、
   前記入力信号に前記テストパタン生成部で生成した前記テストパタンを付加する付加部と、を有しており、
   前記プリディストーション部は、
   前記入力信号が取り得る信号レベル毎の前記歪み補償係数を記憶する記憶部と、
   前記記憶部に記憶された、前記テストパタンが付加された前記入力信号の信号レベルに応じた前記歪み補正係数を用いて、前記プリディストーション信号を生成するプリディストーション信号生成部と、を有している、
   請求項１記載の歪み補償電力増幅器。
3. 前記プリディストーション部は、
   前記入力信号に付加された前記テストパタンと前記増幅部の前記出力信号のテストパタン部分とを比較して、前記増幅部による信号の歪み量を検出する歪み検出部と、
   前記歪み量から、新たな歪み補正係数を算出する歪み補正係数算出部と、を更に有しており、
   前記記憶部に記憶された、前記歪み検出部で比較した前記テストパタンが付加された前記入力信号の信号レベルに応じた前記歪み補償係数を、前記歪み補正係数算出部で算出した前記新たな歪み補正係数により更新する、
   請求項２記載の歪み補償電力増幅器。
4. 前記歪み検出部は、前記テストパタンが付加された前記入力信号と前記出力信号とを比較して、前記歪み量を検出する、
   請求項３記載の歪み補償電力増幅器。
5. 前記テストパタン付加部は、前記入力信号が取り得る信号レベルをすべて含む前記テストパタンを、前記入力信号の先頭に、又は前記入力信号に周期的に、或いは当該テストパタンを分割して周期的に、前記入力信号に付加する、
   請求項１〜４のいずれか１項に記載の歪み補償電力増幅器。
6. 前記テストパタン付加部は、信号レベルが単調に大きくなるテストパタン、信号レベルが単調に小さくなるテストパタン、及び信号レベルが増減を繰り返すテストパタン、のうち少なくとも一つのテストパタンを前記入力信号に付加する、
   請求項１〜５のいずれか１項に記載の歪み補償電力増幅器。
7. 前記テストパタン付加部は、前記入力信号が取り得る信号レベルのうちの所定の第１信号レベルを上限として単調に大きくなる第１テストパタン、前記第１信号レベルを下限として単調に小さくなる第２テストパタン、及び前記第１信号レベルで一定の第３テストパタンを前記入力信号に付加するものであり、
   前記プリディストーション部は、前記第１テストパタン、前記第２テストパタン、及び前記第３テストパタンのそれぞれで、前記第１信号レベルにおける歪み補正係数を算出して、これらの平均値により当該第１信号レベルの歪み補正係数を更新する、
   請求項１〜６のいずれか１項に記載の歪み補償電力増幅器。
8. 前記テストパタン付加部は、前記テストパタンの信号レベルが大きいほど、生成する頻度を高くする、
   請求項１〜４のいずれか１項に記載の歪み補償電力増幅器。
9. 入力信号に所定のテストパタンを付加するテストパタン付加部と、
   前記テストパタンが付加された前記入力信号に、増幅時の歪みを打ち消すための歪み補正係数を用いて歪み補償処理を施してプリディストーション信号を生成するプリディストーション部と、を備えており、
   前記プリディストーション部は、
   前記入力信号に付加された前記テストパタンと、前記プリディストーション信号を所定の増幅器で増幅した結果に含まれるテストパタン部分とを比較して、比較結果の差分が最小となるように、前記歪み補正係数を更新する、
   プリディストータ。

Images