KR20080097878A - 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이 - Google Patents

차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이 Download PDF

Info

Publication number
KR20080097878A
KR20080097878A KR1020070043275A KR20070043275A KR20080097878A KR 20080097878 A KR20080097878 A KR 20080097878A KR 1020070043275 A KR1020070043275 A KR 1020070043275A KR 20070043275 A KR20070043275 A KR 20070043275A KR 20080097878 A KR20080097878 A KR 20080097878A
Authority
KR
South Korea
Prior art keywords
switch
amplifier
input
capacitors
output
Prior art date
Application number
KR1020070043275A
Other languages
English (en)
Inventor
손장섭
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020070043275A priority Critical patent/KR20080097878A/ko
Publication of KR20080097878A publication Critical patent/KR20080097878A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

차동형 스위치드 커패시터 회로와 차동형 스위치드 커패시터 회로를 이용한 피지에이가 개시된다. 차동형 스위치드 커패시터 회로는 입력 신호를 샘플링하여 샘플링 신호를 생성하고, 샘플링 신호를 소정의 게인(gain)으로 증폭하여 출력하는 차동 증폭부; 및 차동 증폭부로부터 출력되는 출력 신호의 스윙(swing)폭을 조절하는 스윙 폭 조절부를 포함한다. 증폭기의 동작영역을 보다 넓힌다는 장점이 있다
Figure P1020070043275
스위치드 커패시터 회로, 차동형, PGA, programmable gain amplifier

Description

차동형 스위치드 커패시터 회로와 차동형 스위치드 커패시터 회로를 이용한 피지에이 {Differential switched capacitor circuit and Programmable gain amplifier using differential switched capacitor circuit}
도 1은 종래 기술에 의한 시모스 이미지 센서에서 PGA 회로를 나타내는 블록구성도.
도 2는 종래 기술의 스위치드 커패시터 회로를 예시한 도면.
도 3은 본 발명의 실시예에 따른 스위치드 커패시터 회로를 예시한 도면.
본 발명은 스위치드 커패시터 회로(switched capacitor circuit) 및 스위치드 커패시터 회로를 이용한 피지에이(Programmable gain amplifier, 이하 'PGA'라 칭함)에 관한 것으로서, 보다 상세하게는 차동형 스위치드 커패시터 회로(differential switched capacitor circuit)를 포함하는 PGA에 관한 것이다.
시모스 이미지 센서(CMOS image sensor)는 픽셀에서 나오는 전기적인 신호를 증폭기를 통해 증폭한 후 각각의 신호를 처리한다.
이 때 사용되는 증폭기가 PGA인데, PGA는 시모스 이미지 센서의 픽셀에서 나오는 레드(Red), 블루(Blue), 그린(Green)의 전기적인 신호를 미리 지정된 게인(gain)으로 증폭한다. 그리고, 증폭된 각각의 신호는 후단의 또 다른 아날로그 회로로 보내어지게 된다.
여기서, PGA는 시모스 이미지 센서의 작은 입력 신호를 매우 정밀하게 증폭한다. 일반적으로 PGA는 게인을 정밀하게 제어할 수 있는 스위치드 커패시터 (switched capacitor) 형태로 사용된다. 또한, 노이즈 제거율을 높이기 위해 차동 입력 타입(differential input type)이 주로 사용될 수 있다. 그러나, 종래의 시모스 이미지 센서 분야에서 PGA는 차동 입력 타입이 아닌 싱글 입력 타입(single input type)을 주로 사용하였다.
일반적으로 증폭기의 동작 영역은 증폭기의 포화 마진(saturation margin)보다 대체적으로 작다. 여기서, 동작 영역은 증폭기가 입력으로 받아들 일 수 있는 전압의 범위 또는 출력으로 내보낼 수 잇는 전압범위를 의미한다.
종래 기술에 있어서, 시모스 이미지 센서의 고속화, 저전력화 추세에 따라 증폭기의 공급 전압(supply voltage)이 낮아지고, 이에 따라 증폭기의 동작 영역이 갈수록 작아진다는 문제점이 있다.
또한, 종래 기술에 있어서, 싱글 입력 타입의 증폭기는 차동 입력 타입의 증폭기보다 증폭기의 동작 영역이 더욱 작다는 문제점이 있다.
따라서, 본 발명은 증폭기의 동작영역을 보다 넓힌 스위치드 커패시터 회로를 제안하는 것이다.
또한, 본 발명은 보다 적은 수의 스위치드 커패시터 회로를 포함하는 PGA를 제안하는 것이다.
또한, 본 발명은 사용되는 스위치드 커패시터 회로의 수를 줄임으로써, 동작시 발생하는 노이즈를 줄일 있는 PGA를 제안하는 것이다.
또한, 본 발명은 회로의 면적을 줄일 수 있고, 회로에서 소비되는 전류를 크게 줄이는 PGA를 제안하는 것이다.
또한, 본 발명은 PGA에서 증폭기 후단의 ADC(Analog to Digital converter)의 레벨 쉬프터(level shifter)를 제거할 수 있는 PGA를 제안하는 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일 측면에 따르면 입력신호를 증폭하여 출력하는 피지에이 (Programmable Gain Amplifier)에 있어서, 상기 입력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 샘플링 신호를 소정의 게인(gain)으로 증폭하여 출력하는 차동 증폭부; 및 상기 차동 증폭부로부터 출력되는 출력 신호의 스윙(swing)폭을 조절하는 스윙 폭 조절부를 포함하는 피지에이가 제공된다.
상기 스윙폭 조절부는 제1 및 제2 전압에 상응하여 상기 출력 신호의 스윙폭 을 조절할 수 있다.
본 발명의 다른 측면에 따르면, 제1 및 제2 입력단을 통해 입력받는 데이터를 증폭하여 제1 및 제2 출력단으로 전달하는 차동형 스위치드 커패시터 회로(differential switched capacitor circuit)에 있어서, 정입력 및 부입력으로부터 입력받은 데이터를 소정의 게인(gain)으로 증폭하여 부출력 및 정출력으로 각각 출력하는 증폭기; 상기 증폭기의 각 입력단에 제1 단이 연결되고, 상게 제1 및 제2 입력단으로부터 입력받은 데이터를 각각 샘플링하기 위한 제1A 및 제1B 커패시터; 상기 증폭기의 정입력 및 부입력을 상기 증폭기의 부출력 및 정출력으로 각각 연결하는 제2A 및 제2B 커패시터; 상기 증폭기의 각 정입력 및 부입력에 제1 단이 연결된 제3A 및 제3B 커패시터; 상기 증폭기의 출력 신호의 스윙(swing) 폭을 제어하기 위하여 상기 증폭기의 정입력 및 부입력에 각각 제1 단이 연결된 제3A 및 제3B 커패시터를 포함하는 차동형 스위치드 커패시터 회로가 제공된다.
상기 제1A 및 제1B 커패시터의 제2 단과 상기 각 입력단의 연결을 제어하는 제1 스위치; 상기 증폭기의 각 입력에 레퍼런스(reference) 전압을 인가하는 것을 제어하는 제2 스위치; 상기 제1A 및 제1B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제3 스위치; 상기 증폭기의 각 출력단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제4 스위치; 상기 제3A 및 제3B 커패시터의 제2 단에 소정의 전압 Vab 및 Va를 각각 인가하는 것을 제어하는 제5 스위치; 및 상기 제3A 및 제3B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제 6 스위치를 더 포함할 수 있다.
상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴온(turn on)되고, 상기 제3 스위치 및 제5 스위치는 턴오프(turn off)된 경우, 상기 제1A 및 제1B 커패시터는 상기 제1 입력 및 제2 입력단으로부터 입력받는 데이터를 샘플링할 수 있다.
상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴오프(turn off)되고, 상기 제3 스위치 및 제5 스위치는 턴온(turn on)된 경우, 상기 증폭기의 출력단의 차이는
Figure 112007033346235-PAT00001
로 근사화될 수 있다.
여기서 커패시터 제1A 및 제1B의 커패시턴스(capacitance)는 동일하며 그 값은 C1, 커패시터 제2A, 제2B, 제3A 및 제3B의 커패시턴스는 동일하며 그 값은 C2, dVI는 제1 및 제2 입력단으로부터 입력받은 데이터의 차이값, dVa는 Va와 Vab의 차이값이다.
상기 Va 및 Vab 중 하나 이상의 값조정에 의해서 상기 증폭기의 출력 신호의 스윙 폭이 조정될 수 있다.
본 발명의 또 다른 측면에 의하면, 차동형 스위치드 커패시터 회로(differential switched capacitor circuit)를 이용하여 입력신호를 증폭하여 출력하는 피지에이 (Programmable Gain Amplifier)에 있어서, 상기 차동형 스위치드 커패시터 회로는 제1 및 제2 입력단으로부터 입력받는 데이터를 증폭하여 제1 및 제2 출력단으로 전달하고, 정입력 및 부입력으로부터 입력받은 데이터를 소정의 게인으로 증폭하여 부출력 및 정출력으로 각각 출력하는 증폭기; 상기 증폭기의 각 입력단에 제1 단이 연결되고, 상게 제1 및 제2 입력단으로부터 입력받은 데이터를 각각 샘플링하기 위한 제1A 및 제1B 커패시터; 상기 증폭기의 정입력 및 부입력을 상기 증폭기의 부출력 및 정출력으로 각각 연결하는 제2A 및 제2B 커패시터; 상기 증폭기의 각 정입력 및 부입력에 제1 단이 연결된 제3A 및 제3B 커패시터; 상기 증폭기의 출력 신호의 스윙(swing) 폭을 제어하기 위하여 상기 증폭기의 정입력 및 부입력에 각각 제1 단이 연결된 제3A 및 제3B 커패시터를 포함하는 것을 특징으로 하는 피지에이가 제공된다.
상기 차동형 스위치드 커패시터 회로는 상기 제1A 및 제1B 커패시터의 제2 단과 상기 각 입력단의 연결을 제어하는 제1 스위치; 상기 증폭기의 각 입력에 레퍼런스(reference) 전압을 인가하는 것을 제어하는 제2 스위치; 상기 제1A 및 제1B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제3 스위치; 상기 증폭기의 각 출력단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제4 스위치; 상기 제3A 및 제3B 커패시터의 제2 단에 소정의 전압 Vab 및 Va를 각각 인가하는 것을 제어하는 제5 스위치; 및 상기 제3A 및 제3B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제6 스위치를 더 포함할 수 있다.
상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴온(turn on)되고, 상기 제3 스위치 및 제5 스위치는 턴오프(turn off)된 경우, 상기 제1A 및 제1B 커패시터는 상기 제1 입력 및 제2 입력단으로부터 입력받는 데 이터를 샘플링할 수 있다.
상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴오프(turn off)되고, 상기 제3 스위치 및 제5 스위치는 턴온(turn on)된 경우, 상기 증폭기의 출력단의 차이는
Figure 112007033346235-PAT00002
로 근사화될 수 있다.
여기서 제1A 및 제1B 커패시터의 커패시턴스(capacitance)는 동일하며 그 값은 C1, 제2A, 제2B, 제3A 및 제3B 커패시터의 커패시턴스는 동일하며 그 값은 C2, dVI는 제1 및 제2 입력단으로부터 입력받은 데이터의 차이값, dVa는 Va와 Vab의 차이값이다.
상기 Va 및 Vab 중 하나 이상의 값조정에 의해서 상기 증폭기의 출력신호의 스윙 폭이 조정될 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 1은 종래기술의 시모스 이미지 센서에서 PGA 회로를 나타내는 블록도이다.
도 1을 참조하면, PGA 회로는 3개의 단위 증폭기(110, 120, 130)가 직렬로 연결되어 있으며, 각각의 단위 증폭기(110, 120, 130)는 스위치드 캐패시터 회로로 구성되어 있다.
각 스위치드 커패시터(110, 120, 130)는 전단에서 증폭된 신호를 다시 증폭하여 후단으로 전달하게 되는데, 최종적으로 증폭된 신호는 ADC를 통하여 PGA 후단에 접속된 아날로그 회로로 전달된다.
일반적으로, PGA 회로는 시모스 이미지 센서에서 아날로그 처리를 위한 회로부분으로 많은 전력을 사용하는 것으로 알려져 있다. 따라서 PGA 회로에서 사용되 는 전력을 줄이면 전체적으로 시모스 이미지 센서의 소모전력을 크게 줄일 수 있다.
도 1의 스위치드 커패시터(110, 120, 130)에 대해서 이하 도 2를 참조하여 상세히 설명한다.
도 2는 종래 기술에 의한 스위치드 커패시터 회로를 예시한 도면이다. 보다 상세하게는, 동상 잡음(Common Mode noise)을 제거하기 위하여 차동 형태의 스위치 커패시터 회로를 예시한 도면이다.
차동 형태의 증폭기는 두 입력의 차를 증폭한다. 그리고, 증폭하는 과정에서 두 입력에 공통적으로 포함되어 있는 동일한 위상의 노이즈를 제거한다. 이 기술에 대해서는 당업자에게 공지된 기술이므로 본 명세서에서는 본 발명의 요지를 명확하게 하기 위하여 이에 대한 상세한 설명을 생략한다.
스위치드 커패시터 회로는 크게 샘플링 모드와 증폭 모드로 동작을 하게 된다. 먼저 이하에서 샘플링 모드에 대해서 살펴본 후, 증폭 모드에 대해서 살펴 본다.
샘플링 모드에서 스위치 S1(221), S1b(221-1), S2(222), S2b(222-1), S4(224) 및 S4b(224-1)는 턴온(turn on)되고, 스위치 S3(223) 및 S3b(223-1)은 턴오프(turn off)된다.
여기서, 스위치드 커패시터 회로는 차동 형태이므로, 커패시터 C1(211)는 커패시터 C1b(211-1)와 커패시턴스(capacitance)가 같을 수 있다. 그리고, 커패시터 C2(251)는 커패시터 C2b(251-1)와 커패시턴스가 같을 수 있다.
여기서, 입력단자 I(251) 및 Ib(251-1)에 입력되는 신호는 커패시터 C1(211) 및 C1b(211-1)에 각각 샘플링된다. 그리고, 커패시터 C2(215) 및 C2b(215-1)에는 양측에 각각 레퍼런스 전압 VRef가 인가된다. 여기서, VRef는 그라운드(Ground)일 수 있으며, 소정의 전압일 수 있다.
이 때, 커패시터에 충전되는 전하량을 살펴보자. 이하 설명의 편의상 커패시터에서 직선으로 그려진 측면을 제1 단, 원호로 그려진 제2 단이라 칭한다.
커패시터 C2(215) 및 C2b(215-1) 양단의 전압차는 0V이므로, 커패시터 C2(215) 및 C2b(215-1)에 충전되는 전하량은 0C이다.
커패시터 C1(211)의 제1 단에는 VRef가 인가되고, 제2 단에는 I단자(251)로부터 VI가 인가된다. 따라서, 커패시터 C1(211)에 충전되는 전하량은 하기의 수학식1에 의하여 산출 될 수 있다.
[수학식1]
Figure 112007033346235-PAT00003
또한, 상술한 방법과 마찬가지로 커패시터 C1b(211-1)에 충전되는 전하량은 하기의 수학식2에 의하여 산출 될 수 있다. 여기서 VIb는 Ib단자(251-1)로부터 입력 되는 전압이다.
[수학식2]
Figure 112007033346235-PAT00004
상술한 바와 같이, 입력단자 I(251) 및 Ib(251-1)의 입력신호가 커패시터 C1(211 및 C1b(211-1)에 샘플링 된 후, 스위치드 커패시터 회로는 증폭 모드에서 동작한다.
증폭 모드에서는 스위치 S1(221), S1b(221-1), S2(222), S2b(222-1), S4(224) 및 S4b(224-1)는 턴오프(turn off)되고, 스위치 S3(223) 및 S3b(223-1)은 턴온(turn on)된다.
여기서, 스위치 S2(222) 및 S2b(222-1)가 턴오프되면, 이론적으로 모든 직류 전류는 커패시터에 의해 경로가 차단되므로 전하량은 보존된다. 따라서 노드 x 및 노드 xb의 전압을 Vx 및 Vxb로 각각 두면 하기의 수학식3에 의하여 커패시터 C1(211) 및 C1b(211-1)의 제1 단의 전하량을 각각 산출 할 수 있다. 단, 여기서, VO는 출력단자 O(261)의 전압이다.
[수학식3]
Figure 112007033346235-PAT00005
여기서, 노드 x를 기준으로, 샘플링 모드의 경우와 증폭 모드일 경우에 전하 량은 보존되므로, 상술한 수학식 1, 2 및 3을 정리하면, 하기의 수학식 4로 정리할 수 있다.
[수학식4]
Figure 112007033346235-PAT00006
또한, 상술한 방법으로 노드 xb를 기준으로, 수학식 1, 2 및 3을 정리하면, 하기의 수학식 5로 정리할 수 있다. 여기서 VOb는 출력단자 Ob(261-1)의 전압이다.
[수학식5]
Figure 112007033346235-PAT00007
여기서, dI=VI-VIb, dVO=VO-VOb, dVx=Vx-Vxb로 가정한다. 그리고, 차동 형태이므로 C1b=C1, C2b=C2로 가정한다. 또한, 증폭기(201)의 게인(gain)이 -A1 이므로, 하기의 수학식 6으로 둘 수 있다.
[수학식6]
Figure 112007033346235-PAT00008
여기서, 상술한 수학식4 내지 6을 정리하면, 하기의 수학식 7로 정리할 수 있다.
[수학식7]
Figure 112007033346235-PAT00009
일반적으로 증폭기의 게인값의 절대값 A1은 상대적으로 매우 큰 수이다. 따라서 수학식 7에서 A1이 매우 큰 경우, dVO는
Figure 112007033346235-PAT00010
에 근사화 된다.
따라서, 가변 커패시터 C2의 커패시턴스를 조정하면, 스위치드 커패시터 회로의 게인을 조정할 수 있다. 즉, 가변 커패시터 C2의 커패시턴스를 조정하면, 종래의 스위치드 커패시터 회로를 포함하는 PGA에서의 게인을 프로그래밍 할 수 있음을 알 수 있다.
여기서, 일반적으로 시모스 이미지 센서의 경우, PGA는 포토 다이오드(photo diode)의 출력을 입력으로 받는다. 여기서, 포토 다이오드는 빛을 전기신호로 출력한다. 이 신호의 출력은 일반적으로 VI=1.4V이고, VIb=0.4~1.4V의 값을 갖기 때문에, dVI=0~1.0V의 범위의 값을 가진다. 여기서, 상술한 VI, VIb 및 dVI 의 값들은 CMOS 이미지 센서의 포토 다이오드의 출력특성에 따라 다양하게 변경될 수 있음은 당업자에게 자명하다.
이하, 본 명세서에서는 본 발명의 이해와 설명의 편의를 도모하기 본 발명의 실시예를 설명함에 있어서, 위의 가정을 일관되게 유지한다. 그러나, VI, VIb 및 dVI 의 값들이 다양하게 수정, 변경된 환경에서 본 발명이 적용될 수 있음은 당업자에게 자명하다.
일반적으로, 고속 동작과 저전력 등의 이유로 인하여, 0.13㎛ 저전압 프로세 스(low power process)에서는 공급 전압이 1.5V로 낮아진다. 따라서, 상술한 dVI의 범위를 고려하면, PGA의 공급전압은 최대입력(즉, dVI가 1V)보다 1.5배 정도에 불과하다. 따라서, 증폭기의 포화 마진(Saturation margin)을 고려할 때, PGA에서 실질적으로 1배의 게인이 발생하기도 힘들다는 문제점이 발생한다.
보다 상세하게는, 일반적으로 증폭기의 동작전압은 증폭기의 공급전압보다 작다. 실질적으로 증폭기가 잘 만들어진 경우에도 동작전압은 공급전압보다 대략 0.6V가 적다. 따라서, 공급전압이 상술한 바와 같이 최대 입력이 1.5V 인 경우, 증폭기의 동작전압은 최대 0.9V 전후가 된다. 따라서, 입력전압인 dI가 1.0V인 경우, 게인은 최대 0.9 V/V가 된다는 계산이 나온다. 따라서, 상술한 바와같이 종래 기술의 PGA에서 실질적으로 1배의 게인이 발생하기 힘들수 있다는 문제점이 있다.
또한, 증폭기의 포화 마진(saturation margin)을 고려할 때, 증폭기는 모든 입력을 같은 게인으로 증폭하여 출력할 수 없다는 문제점이 있다. PGA는 포토 다이오드의 출력을 입력으로 받는다. 즉, PGA는 어두운 부분 또는 밝은 부분에 상응하는 포토 다이오드의 출력을 입력으로 받는다. 그러나, 상술한 바와 같이 증폭기의 포화 마진을 고려할 때, PGA는 어두운 부분 및 밝은 부분을 똑 같은 게인으로 증폭할 수 없는 문제점이 발생한다.
보다 상세하게는, 상술한 예와 같이 동작 영역이 0.9V인 증폭기의 경우, 게인이 2 V/V만 되어도, 0.5V이상의 입력은 같은 값으로 출력될 수 있다. 이 경우, PGA 후단에서 어두운 부분을 차후 복원하기가 무척 어려워진다는 문제점이 있다.
지금까지 종래 기술의 스위치드 커패시터 회로의 문제점에 대해서 살펴 보았다. 하기에서는 상술한 종래기술의 문제점을 해결하기 위한 본 발명의 실시예에 따른 스위치드 커패시터 회로를 포함하는 PGA에 대해서 설명한다.
도 3은 본 발명의 실시예에 따른 PGA가 포함하는 스위치드 커패시터 회로를 예시한 도면이다.
이하에서, 도 2를 참조하여 설명한 종래 기술의 스위치드 커패시터의 기본적인 동작방법에 대한 중복된 설명은 본 발명의 요지를 명확하게 하기 위하여 생략한다. 또한, 본 발명의 이해를 도모하기 위하여 종래 기술의 스위치드 커패시터를 설명함에 있어서 가정한 조건들을 일관되게 유지하고 설명하도록 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 PGA가 포함하는 스위치드 커패시터 회로는 노드 x(331)에 커패시터 C3(317)의 제1 단이 연결되고, 커패시터 C3(317)의 제2 단에는 스위치 S5(325) 및 S6(326)의 일측이 연결된다. 스위치 S5(325)의 타측에는 소정의 전압 Vab(371-1)이 인가되고, 스위치 S6(326)의 타측에는 레퍼런스 전압 VRef(344)가 인가된다.
또한, 노드 xb(331-1)에는 커패시터 C3b(317)의 제1 단이 연결되고, 커패시터 C3b(317-1)의 제2 단에는 스위치 S5b(325-1) 및 S6b(326-1)의 일측이 연결된다. 스위치 S5b(325-1)의 타측에는 소정의 전압 Va(371)이 인가되고, 스위치 S6b(326- 1)의 타측에는 레퍼런스 전압 VRef(345)가 인가된다.
여기서 레퍼런스 전압 VRef(344, 355)은 그라운드(Ground)일 수 있고, 또한 본 발명이 적용되는 실시예에 따라 소정의 전압값일 수 있음은 당업자에게 자명하다. 또한, 도 3에는 다수개의 레퍼런스 전압 VRef (341 내지 345)이 구분되어 도시되어 있으나, 회로 구현상에 있어서 동일하게 구현될 수 있음은 당업자에게 자명하다.
하기에서, 본 발명의 실시예에 따라 PGA가 포함하는 스위치드 커패시터 회로를 샘플링 모드와 증폭모드로 나누어서 설명한다.
샘플링 모드에서 스위치 S1(321), S1b(321-1), S2(322), S2b(322-1), S4(324), S4b(324-1), S5(325) 및 S5b(325-1)는 턴온(turn on)되고, 스위치 S3(223), S3b(223-1), S6(326) 및 S6b(326-1)는 턴오프(turn off)된다.
이때, 노드 x를 기준으로 커패시터 C1(311), C2(315) 및 C3(317)의 제1 단에 충전되는 전하량은 하기의 수학식8을 이용하여 산출할 수 있다.
[수학식8]
Figure 112007033346235-PAT00011
여기서, 커패시터 C2(315)에는 양단에 레퍼런스 전압 VRef가 인가되므로 충전되는 전하량이 0C임은 종래 기술에서 상술하였다.
마찬가지로, 샘플링모드에서 노드 xb를 기준으로 커패시터 C1b(311-1), C2b(315-1) 및 C3b(317-1)의 제1 단에 충전되는 전하량은 하기의 수학식9을 이용하여 산출할 수 있다.
[수학식9]
Figure 112007033346235-PAT00012
증폭모드에서는 스위치 S1(321), S1b(321-1), S2(322), S2b(322-1), S4(324), S4b(324-1), S5(325) 및 S5b(325-1)는 턴오프(turn off)되고, 스위치 S3(223), S3b(223-1), S6(326) 및 S6b(326-1)는 턴온(turn on)된다.
증폭모드에서, 노드 x를 기준으로 커패시터 C1(311), C2(315) 및 C3(317)의 제1 단에 충전되는 전하량은 하기의 수학식10을 이용하여 산출할 수 있다.
[수학식10]
Figure 112007033346235-PAT00013
마찬가지로, 증폭모드에서 노드 xb를 기준으로 커패시터 C1b(311-1), C2b(315-1) 및 C3b(317-1)의 제1 단에 충전되는 전하량은 하기의 수학식11을 이용하여 산출할 수 있다.
[수학식11]
Figure 112007033346235-PAT00014
종래 기술에서 설명하였듯이, 샘플링 모드 및 증폭 모드에서 노드 x 및 xb를 기준으로 커패시터의 제1 단에서의 전하량은 보존된다. 따라서, 수학식8 내지 10을 이용하면 하기의 수학식 12으로 나타낼 수 있다.
[수학식12]
Figure 112007033346235-PAT00015
여기서, dI=VI-VIb, dVO=VO-VOb, dVx=Vx-Vxb, dVa=Va-Vab로 가정한다. 그리고, 차동 형태이므로 C1b=C1, C2b=C2=C3b=C3로 가정한다. 또한 증폭기에 대해서는 게인이 -A1으로서 수학식 6을 이용하는 것으로 가정한다.
상술한 수학식 12를 정리하면 하기의 수학식 13으로 산출할 수 있다.
[수학식13]
Figure 112007033346235-PAT00016
즉, 증폭기의 게인 A1이 상대적으로 매우 큰 수 이므로 차동형 스위치드 커패시터 회로의 출력 dVO는
Figure 112007033346235-PAT00017
로 근사화할 수 있다.
여기서, dVa 는 미리 지정된 값으로서, 출력 dVO 를 쉬프트(shift) 또는 프로 그래밍(programming) 할 수있다. 이하 dVa 는 오프셋이라 칭한다.
수학식 13을 참조하면, 본 발명의 실시예에 따른 경우 dVa을 조정하여서, 차동형 스위치드 커패시터 회로의 출력 dVO을 조정(programming)할 수 있다.
예를 들어, 본 발명의 실시예에 따라 오프셋 dVa를 0.5V로 조정할 수 있다. 이 경우 앞서 설명한 종래 기술의 스위치드 커패시터 회로에서의 일반적인 환경, 즉 dVI= 1.0V, 여기서, PGA의 게인이 1일 때 수학식 13에 의하여 산출되는 dVO는 0.5V이다.
여기서, 도2를 참조하여 설명한 종래 기술의 스위치드 커패시터의 회로의 경우 상술한 환경(즉, 도2를 참조하여 설명한 환경)에서 1.0V의 출력이었으나, 본 발명의 실시예(즉, 도 3을 참조하여 설명한 환경)에 따른 경우 0.5V의 출력을 보인다.
따라서, 본 발명의 실시예에 따른 경우 증폭기(301)을 기준으로 종래 기술에 비하여 대략 0.5V의 마진(margin)이 증가된다. 이는 동적인 영역(dynamic range)에서 3dB의 향상에 해당한다. 여기서, 동적인 영역은 예를 들어 포토 다이오드의 출력에서 최고값과 최저값의 차이(즉, 밝은 부분에 대한 출력과 어두운 부분에 대한 출력의 차이)를 의미한다.
보다 상세하게는, 종래 기술의 스위치드 커패시터 회로의 경우 증폭기(201)의 포화 마진(saturation margin)(즉, 본 명세서에서 일관되게 가정한 환경의 경우 이므로 1V라고 가정한다.)을 고려할 때, 증폭기의 게인(gain)이 1보다 더 증가하기에는 문제점이 많음을 앞서 설명하였다. 그러나, 본 발명의 실시예에 따른 경우 증폭기(301)의 포화 마진을 고려하더라도, 스위치드 커패시터의 회로의 게인을 조정하기 위하여 C1/C2의 비율을 2까지 줄 수 있음을 알 수 있다.
보다 상세하게는, 커패시터의 비율(즉, C1/C2의 비율)을 2로 두고, 오프셋 dVa 는 0.5V로 두면, dVI= 0~1.0V이므로 수학식 13에서
Figure 112007033346235-PAT00018
는 -0.5V ~ +0.5V가 된다. 따라서, 수학식 13을 참조하면 출력 dVO 는 -1.0V ~ +1.0V가 된다. 증폭기의 포화 마진이 -1V 내지 +1V인 것을 고려하면, 본 발명의 실시예에 따른 스위치드 커패시터 회로는 게인을 2까지 줄 수 있다.
여기서, 본 발명의 실시예에 따른 PGA가 적용되는 환경에 따라 오프셋 dVa를 변경하여, 스위치드 커패시터 회로의 게인을 다양하게 변경할 수 있음은 당업자에게 자명하다.
본 발명의 실시예에 따른 PGA에 있어서, 스위치드 커패시터의 게인(gain)을 보다 높일 수 있으므로, 종래 기술에 비하여 보다 적은 수의 스위치드 커패시터 회로로서 PGA를 구현할 수 있다.
또한, 시모스 이미지 센서에서 대부분의 전력을 스위치드 커패시터 회로에서 소모되므로, 본 발명의 실시예에 따른 PGA의 경우 전력 소모가 작다. 전력 소모를 줄임으로 인하여 시모스 이미지 센서에서 발생되는 노이즈를 줄일 수 있다.
또한, 종래 기술의 경우 PGA의 설계 및 제조를 마친 상황에서 스위치드 커패시터 회로에서 얻을 수 있는 게인이 설계된 바와 다르게 나올 경우 다시 처음부터 설계를 하여 커패시터의 크기를 조정할 수 밖에 없다. 그러나, 본 발명의 실시예에 따른 PGA의 경우 상술한 바와 같이 dVa를 조정하여 게인을 조정할 수 있다.
또한, 본 발명의 실시예에 따른 PGA는 차동 형태(differential type)의 스위치드 커패시터 회로를 사용함으로서, 뒷단의 ADC(Analog to Digital converter)을 위한 레벨 쉬프터(level shifter)를 사용하지 않아도 된다는 장점이 있다.
보다 상세하게는, 도 2를 참조하여 설명한 종래 기술의 스위치드 커패시터 회로를 이용한 PGA의 경우 출력이 0V~1V이다. 그리고 일반적인 ADC의 경우 입력의 범위가 -0.5V~0.5V이다. 따라서, -0.5V~0.5V의 PGA의 출력을 -0.5V~0.5V의 범위로 변환시키는 레벨 쉬프터를 필요로 한다.
그러나, 본 발명의 실시예에 따라 차동 형태의 스위치드 커패시터 회로를 포함하는 PGA의 경우 출력이 -0.5V~0.5V이므로, 뒷단의 ADC의 입력 범위와 동일한다. 따라서 레벨 쉬프터가 필요없다는 장점이 있고, 회로 설계시 면적 및 비용을 절감할 수 있다는 장점이 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 스위치드 커패시터 회로는 증폭기의 동작영역을 보다 넓힌다는 장점이 있다.
또한, 본 발명은 보다 적은 수의 스위치드 커패시터 회로로서 PGA를 구성할 수 있다는 장점이 있다.
또한, 본 발명은 사용되는 스위치드 커패시터 회로의 수를 줄임으로써, 동작시 발생하는 노이즈를 줄일 수 있는 장점이 있다.
또한, 본 발명은 회로의 면적을 줄일 수 있고, 회로에서 소비되는 전류를 크게 줄일 수 있는 장점이 있다.
또한, 본 발명은 PGA에서 증폭기 뒷단의 ADC(Analog to Digital converter)의 레벨 쉬프터(level shifter)를 제거할 수 있다는 장점이 있다.

Claims (12)

  1. 입력신호를 증폭하여 출력하는 피지에이 (Programmable Gain Amplifier)에 있어서,
    상기 입력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 샘플링 신호를 소정의 게인(gain)으로 증폭하여 출력하는 차동 증폭부; 및
    상기 차동 증폭부로부터 출력되는 출력 신호의 스윙(swing)폭을 조절하는 스윙 폭 조절부를 포함하는 피지에이.
  2. 제 1항에 있어서,
    상기 스윙폭 조절부는 제1 및 제2 전압에 상응하여 상기 출력 신호의 스윙폭을 조절하는 것을 특징으로 하는 피지에이.
  3. 제1 및 제2 입력단을 통해 입력받는 데이터를 증폭하여 제1 및 제2 출력단으로 전달하는 차동형 스위치드 커패시터 회로(differential switched capacitor circuit)에 있어서,
    정입력 및 부입력으로부터 입력받은 데이터를 소정의 게인(gain)으로 증폭하여 부출력 및 정출력으로 각각 출력하는 증폭기;
    상기 증폭기의 각 입력단에 제1 단이 연결되고, 상게 제1 및 제2 입력단으로부터 입력받은 데이터를 각각 샘플링하기 위한 제1A 및 제1B 커패시터;
    상기 증폭기의 정입력 및 부입력을 상기 증폭기의 부출력 및 정출력으로 각각 연결하는 제2A 및 제2B 커패시터;
    상기 증폭기의 각 정입력 및 부입력에 제1 단이 연결된 제3A 및 제3B 커패시터;
    상기 증폭기의 출력 신호의 스윙(swing) 폭을 제어하기 위하여 상기 증폭기의 정입력 및 부입력에 각각 제1 단이 연결된 제3A 및 제3B 커패시터를 포함하는 차동형 스위치드 커패시터 회로.
  4. 제 3항에 있어서,
    상기 제1A 및 제1B 커패시터의 제2 단과 상기 각 입력단의 연결을 제어하는 제1 스위치;
    상기 증폭기의 각 입력에 레퍼런스(reference) 전압을 인가하는 것을 제어하는 제2 스위치;
    상기 제1A 및 제1B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제3 스위치;
    상기 증폭기의 각 출력단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제4 스위치;
    상기 제3A 및 제3B 커패시터의 제2 단에 소정의 전압 Vab 및 Va를 각각 인가하는 것을 제어하는 제5 스위치; 및
    상기 제3A 및 제3B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제6 스위치를 더 포함하는 차동형 스위치드 커패시터 회로.
  5. 제 4항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴온(turn on)되고, 상기 제3 스위치 및 제5 스위치는 턴오프(turn off)된 경우,
    상기 제1A 및 제1B 커패시터는 상기 제1 입력 및 제2 입력단으로부터 입력받는 데이터를 샘플링하는 것을 특징으로 하는 차동형 스위치드 커패시터 회로.
  6. 제 4항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴오프(turn off)되고, 상기 제3 스위치 및 제5 스위치는 턴온(turn on)된 경우,
    상기 증폭기의 출력단의 차이는
    Figure 112007033346235-PAT00019
    로 근사화되는 것을 특징으로 하는 차동형 스위치드 커패시터 회로.
    여기서 커패시터 제1A 및 제1B의 커패시턴스(capacitance)는 동일하며 그 값 은 C1, 커패시터 제2A, 제2B, 제3A 및 제3B의 커패시턴스는 동일하며 그 값은 C2, dVI는 제1 및 제2 입력단으로부터 입력받은 데이터의 차이값, dVa는 Va와 Vab의 차이값임.
  7. 제 6항에 있어서,
    상기 Va 및 Vab 중 하나 이상의 값조정에 의해서 상기 증폭기의 출력 신호의 스윙 폭이 조정되는 것을 특징으로 하는 차동형 스위치드 커패시터 회로.
  8. 차동형 스위치드 커패시터 회로(differential switched capacitor circuit)를 이용하여 입력신호를 증폭하여 출력하는 피지에이 (Programmable Gain Amplifier)에 있어서,
    상기 차동형 스위치드 커패시터 회로는 제1 및 제2 입력단으로부터 입력받는 데이터를 증폭하여 제1 및 제2 출력단으로 전달하고,
    정입력 및 부입력으로부터 입력받은 데이터를 소정의 게인으로 증폭하여 부출력 및 정출력으로 각각 출력하는 증폭기;
    상기 증폭기의 각 입력단에 제1 단이 연결되고, 상게 제1 및 제2 입력단으로부터 입력받은 데이터를 각각 샘플링하기 위한 제1A 및 제1B 커패시터;
    상기 증폭기의 정입력 및 부입력을 상기 증폭기의 부출력 및 정출력으로 각각 연결하는 제2A 및 제2B 커패시터;
    상기 증폭기의 각 정입력 및 부입력에 제1 단이 연결된 제3A 및 제3B 커패시터;
    상기 증폭기의 출력 신호의 스윙(swing) 폭을 제어하기 위하여 상기 증폭기의 정입력 및 부입력에 각각 제1 단이 연결된 제3A 및 제3B 커패시터를 포함하는 것을 특징으로 하는 피지에이.
  9. 제 8항에 있어서,
    상기 차동형 스위치드 커패시터 회로는
    상기 제1A 및 제1B 커패시터의 제2 단과 상기 각 입력단의 연결을 제어하는 제1 스위치;
    상기 증폭기의 각 입력에 레퍼런스(reference) 전압을 인가하는 것을 제어하는 제2 스위치;
    상기 제1A 및 제1B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제3 스위치;
    상기 증폭기의 각 출력단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제4 스위치;
    상기 제3A 및 제3B 커패시터의 제2 단에 소정의 전압 Vab 및 Va를 각각 인가 하는 것을 제어하는 제5 스위치; 및
    상기 제3A 및 제3B 커패시터의 제2 단에 상기 레퍼런스 전압을 인가하는 것을 제어하는 제6 스위치를 더 포함하는 것을 특징으로 하는 피지에이.
  10. 제 9항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴온(turn on)되고, 상기 제3 스위치 및 제5 스위치는 턴오프(turn off)된 경우,
    상기 제1A 및 제1B 커패시터는 상기 제1 입력 및 제2 입력단으로부터 입력받는 데이터를 샘플링하는 것을 특징으로 피지에이.
  11. 제 9항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 상기 제4 스위치 및 상기 제5 스위치는 턴오프(turn off)되고, 상기 제3 스위치 및 제5 스위치는 턴온(turn on)된 경우,
    상기 증폭기의 출력단의 차이는
    Figure 112007033346235-PAT00020
    로 근사화되는 것을 특징으로 하는 피지에이.
    여기서 제1A 및 제1B 커패시터의 커패시턴스(capacitance)는 동일하며 그 값은 C1, 제2A, 제2B, 제3A 및 제3B 커패시터의 커패시턴스는 동일하며 그 값은 C2, dVI는 제1 및 제2 입력단으로부터 입력받은 데이터의 차이값, dVa는 Va와 Vab의 차이값임.
  12. 제 11항에 있어서,
    상기 Va 및 Vab 중 하나 이상의 값조정에 의해서 상기 증폭기의 출력신호의 스윙 폭이 조정되는 것을 특징으로 하는 피지에이.
KR1020070043275A 2007-05-03 2007-05-03 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이 KR20080097878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070043275A KR20080097878A (ko) 2007-05-03 2007-05-03 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043275A KR20080097878A (ko) 2007-05-03 2007-05-03 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이

Publications (1)

Publication Number Publication Date
KR20080097878A true KR20080097878A (ko) 2008-11-06

Family

ID=40285608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043275A KR20080097878A (ko) 2007-05-03 2007-05-03 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이

Country Status (1)

Country Link
KR (1) KR20080097878A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104639068A (zh) * 2014-12-09 2015-05-20 中国航空工业集团公司第六三一研究所 一种开关电容实现的线性可编程增益放大器
KR20160058273A (ko) * 2014-11-14 2016-05-25 삼성전기주식회사 가변 이득 증폭 회로, 접촉 감지 장치, 및 터치스크린 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160058273A (ko) * 2014-11-14 2016-05-25 삼성전기주식회사 가변 이득 증폭 회로, 접촉 감지 장치, 및 터치스크린 장치
CN104639068A (zh) * 2014-12-09 2015-05-20 中国航空工业集团公司第六三一研究所 一种开关电容实现的线性可编程增益放大器
CN104639068B (zh) * 2014-12-09 2017-10-24 中国航空工业集团公司第六三一研究所 一种开关电容实现的线性可编程增益放大器

Similar Documents

Publication Publication Date Title
US7295143B2 (en) Semiconductor integrated circuit device
JP4299588B2 (ja) 半導体集積回路装置
US6480132B1 (en) A/D converter with higher speed and accuracy and lower power consumption
US7924062B2 (en) Sampling circuits
JP4837673B2 (ja) 全差動型増幅回路
US6018364A (en) Correlated double sampling method and apparatus
US6952240B2 (en) Image sampling circuit with a blank reference combined with the video input
EP2182722A2 (en) Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus
JP5517725B2 (ja) 全差動増幅回路
US8125262B2 (en) Low power and low noise switched capacitor integrator with flexible input common mode range
CN106712730B (zh) 一种可调节信号且可编程的增益放大器
US5359294A (en) Charge-balanced switched-capacitor circuit and amplifier circuit using same
US8120423B2 (en) OP-AMP sharing with input and output reset
WO2010103580A1 (ja) スイッチトキャパシタ増幅回路、アナログフロントエンド回路
US20080012634A1 (en) Programmable gain amplifier
US10312925B1 (en) Multiplying DAC of pipelined ADC
KR20080097878A (ko) 차동형 스위치드 커패시터 회로와 차동형 스위치드커패시터 회로를 이용한 피지에이
CN108696252B (zh) 差动放大装置
US20090095884A1 (en) Semiconductor integrated circuit device
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
JP2004194066A (ja) 増幅回路、比較回路、及びａｄ変換回路
JP2006074084A (ja) 増幅回路
JP5456896B2 (ja) スイッチング増幅器回路構成およびスイッチング増幅の方法
US7916198B2 (en) Common mode feedback circuit supporting dual data rate, programmable gain amplifier having the same, and image sensor having the programmable gain amplifier
KR101620590B1 (ko) 다중 모드 ｃｄｃ 및 ｒｄｃ 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application