CN101696996B - 脉宽信号占空比检测器 - Google Patents

Abstract

本发明是一种脉宽信号占空比检测器。它由电流源镜像电路1、电容充放电电路2、除法器3、脉宽信号的上升沿检测电路4连接构成。它采用镜像恒流源分别对两个电容进行充电，在两个电容上得到脉宽信号高电平时段和一个周期时段的充电电压峰值，然后用除法器相除，即得出被测占空比。由于本检测器中的电容充、放电是为了分别得到脉宽信号高电平时段和一个周期时段的充电电压峰值，不担负滤掉纹波的任务，故电容比传统检测器小1000倍，同时，本检测器不需要等待电容充、放电过程的稳定，可以实现逐周期占空比的实时检测。本发明打破了传统占空比检测器的设计思路，取得了优化结构和增加实时检测功能的良好效果。

Description

脉宽信号占空比检测器

技术领域

本发明涉及一种检测器，特别涉及一种脉宽信号占空比检测器。 

背景技术

在已有技术中，传统占空比检测器如图4所示，其工作过程是：当被测脉宽信号Vi为高电平时，N1关断，P1导通，电容C1充电，充电回路为电源V_DD-PMOS管P1-电阻R1-电容C1；当被测脉宽信号Vi输入为低电平时，N1导通，P1关断，电容C1放电，放电通路为电容C1-电阻R1-NMOS管N1-地。如果被检脉宽信号Vi的占空比固定，且R1、C1充放电的时间常数远大于开关周期时，电容上的电压保持不变，则输出电压V₀能够表示输入方波占空比的大小，其计算如下： 

参见图4、6，假设被测脉宽信号Vi的周期为T，其高电平持续时间为Ton，则Vi输入的占空比D为： 

$D=\frac{\mathrm{Ton}}{T}$                 

当输出电压V₀稳定后，V_DD对电容C1的充放电达到平衡，其充电电荷等于放电电荷，即： 

$\mathrm{Ton}\·\frac{V_{\mathrm{DD}}-V_O}{R1}=(T-\mathrm{Ton})\·\frac{V_O}{R1}$                       

将①式代入②式，整理得： 

V_O＝DV_DD    

$D=\frac{V_O}{V_{\mathrm{DD}}}$                         

该传统检测器存在的主要问题是：电路中的电容C1是一个滤波电容，它担负着消除输出电压纹波的任务，因此，它需要较大的电容量，其取值计算如下： 

参见图6、7，当输出电压V₀稳定后，其输出电压的纹波ΔV₀为： 

$\mathrm{\Δ}{V}_O=\frac{\mathrm{Ton}\·(V_{\mathrm{DD}}-V_O)}{R1\·C1}$                     

将①、③式代入④式，整理得： 

$\mathrm{\Δ}{V}_O=\frac{D\·T\·V_{\mathrm{DD}}\·(1-D)}{R1\·C1}$                 

当D＝1/2时，输出电压的纹波数值最大，为： 

${\mathrm{\ΔV}}_O=\frac{T\·V_{\mathrm{DD}}}{4R1\·C1}$                   

以最大纹波计算：假设T＝20us，V_DD为5V，R1＝100KΩ，C1＝10nF，得到ΔV_O＝25mV，该纹波为允许的纹波，纹波越小越好，一般不允许超过50mV。由此看出，在一个允许的纹波下，该电路的电容值是很大的，电容越大，其体积越大，本例中10nF电容的体积已无法集成在该检测器中，这就大大降低了本检测器的集成度，检测器需要额外提供一个管脚，用于外接电容，使检测器的体积增大，结构松散。 

根据上述计算还可以看出，该检测器只能在充、放电进入稳态后，才能进行占空比的检测，如果我们需要对被测脉宽信号进行逐周期的占空比的实时检测，该检测器就不能适用了，这是它的另一个缺点。 

发明内容

本发明的目的是克服已有技术中的缺点，提供一种脉宽信号占空比检测器，使其能够减小电容体积和实现对被测脉宽信号实时检测。 

为实现上述目的，本发明的技术方案如下： 

本检测器具有一个可提供两路充电电流的电流源镜像电路；还具有一个电容充放电电路，该电容充放电电路由第一电容的充电支路和第二电容充电支路，该两个充电支路分别接在所述电流源镜像电路的两个电流输出端上，在所述第一电容的充电支路上串接一个电子开关K3，用于控制第一电容的充电，该电子开关的控制端与被检脉宽信号的输入端相接，在所述的第一电容和第二电容上分别设有一个旁路放电支路，并在该两个旁路放电支路上各串接一个电子开关K1、K2，用于分别控制第一电容和第二电容的放电；本检测器还具有一个除法器，所述的第一、第二电容的充电正极分别与该除法器的两个输入端相接，所述除法器的输出端为检测输出端引出；本检测器还具有一个脉宽信号的上升沿检测电路，该上升沿检测电路的输入端与被检脉宽信号的输入端相接，其输出端分别与第一电容和第二电容旁路放电支路上的电子开关K1、K2的控 制端相接。 

本发明进一步改进的技术方案如下： 

所述脉宽信号的上升沿检测电路由推挽式连接的PMOS晶体管和NMOS晶体管、一个电流源、第三电容、一个迟滞比较器、一个反向器和一个与门连接构成，所述的PMOS晶体管和NMOS晶体管的控制极作为该上升沿检测电路的信号输入端与被检脉宽信号的输入端相接，所述的电流源串接在NMOS晶体管的源极上，所述的第三电容并联在PMOS晶体管和NMOS晶体管的漏极与参考地之间，所述第三电容的正极与迟滞比较器的输入端相连，所述迟滞比较器的输出端通过非门和与门的一个输入端相连，所述与门的另一个输入端与被检脉宽信号的输入端相接，所述与门的输出端作为上升沿检测电路的输出端分别与充放电电路中电子开关K1、K2的控制端相接。 

通过上述技术方案可以看出，本发明采用镜像恒流源提供两路充电电流，分别对两个电容进行充电，同时用被测脉宽信号对这两路电容的充电过程进行逻辑控制，最终在两个电容上得到脉宽信号高电平时段和一个周期时段的充电电压峰值，然后用除法器将这两充电电压峰值相除，即得出被测占空比。由于本发明中的电容充、放电是为了分别得到脉宽信号高电平时段和一个周期时段的充电电压峰值，不担负滤掉纹波的任务，因此，不需要很大的电容量，其电容量比已有技术小1000倍，在pf级，使其完全可以满足电路集成的体积要求。同时，本发明只要能够得到两路电容的充电电压峰值，就可以得到检测结果，不需要等待电容充、放电过程的稳定，因此，它可以实现逐周期占空比的实时检测。本发明打破了传统占空比检测器的设计思路，取得了优化结构和增加实时检测功能的良好效果。 

附图说明

图1、本发明电路原理图。 

图2、上升沿检测电路的检测波形图。 

图3、电容C1、C2的充、放电波形示意图。 

图4、传统占空比检测器的原理图。 

图5、传统占空比检测器的输入、输出波图。 

图6、被测脉宽信号的波形示意图。 

图7、传统占空比检测器输出电压的纹波示意图。 

具体实施方式

参见图1，本检测器具有一个电流源镜像电路1，它包括一个由PMOS晶体管MP2和电阻R连接构成的一个恒流源和一个由PMOS晶体管MP3、MP4构成该恒流源的电流镜像电路，由所述的恒流源产生一个恒定电流I，由电流镜像电路产生两路与I成比例的镜像恒定电流I1、I2。 

本检测器还具有一个电容充放电电路2，该电容充放电电路由电容C11的充电支路和电容C22充电支路组成，该两个充电支路分别接在所述电流源镜像电路的两个电流输出端上，在所述电容C11的充电支路上接有一个的电子开关K3，用于控制电容C11的充电，该电子开关K3的控制端与被检脉宽信号PWM的输入端相接，在所述的电容C11和电容C22上分别设有一个旁路放电支路，并在该两个旁路放电支路上各接有一个电子开关K1、K2，分别控制电容C11和电容C22的放电。 

本检测器还具有一个除法器3，所述的电容C11、C22的充电正极分别与该除法器的两个输入端相接，所述除法器3的输出端为检测输出端Voo引出。 

本检测器还具有一个上升沿检测电路4，它包括推挽式连接的PMOS晶体管MP1和NMOS晶体管MN1、电流源Id、电容C33、迟滞比较器X1、反向器X2和与门X3，所述的MP1和MN1的控制极作为该上升沿检测电路的信号输入端与被测脉宽信号PWM的输入端相接，所述的电流源Id串接在NMOS晶体管MN1的源极上，所述的电容C33并联在MN1和MP1的漏极与地之间，电容C33的正极与迟滞比较器X1的输入端相连，迟滞比较器X1的输出端通过非门X2和与门X3的一个输入端相连，与门X3另一个输入端与被测脉宽信号PWM的输入端相接，与门X3的输出端作为上升沿检测电路的输出端分别与充放电电路2中电子开关K1、K2的控制端相接。 

参见图1、2，当被测脉宽信号PWM(V_PWM)为高电平时，上升沿 检测电路4中的晶体管MN1导通、晶体管MP1截止，电容C33通过MN1、Id对地放电(其波形见V_C33)，迟滞比较器X1输出高电平(即V_X1为高)，经反向器X2后输出低电平(即V_X2为低)，该低电平与被测脉冲信号PWM的高电平相“与”后，输出一个上升沿检测窄脉冲V_RESET，该窄脉信号使电子开关K1、K2瞬间导通，则电容C11、C22通过旁路放电，随后K1、K2关闭；在被测脉宽信号PWM的高电平到来的同时，电子开关K3导通，在电容C11、C22瞬间放电完成后，两路镜像恒定电流I1、I2立即开始对电容C11、C22充电，当被测脉冲信号PWM由高电平转为低电平时，K3截止，电容C11停止充电，并保持当前的充电电压，而电容C22继续充电，直到被测脉冲信号PWM的高电平再次到来时为止，C11、C22的充电波形如图3中的VC11、VC22所示，则电容C11上高电平时段的充电峰值和电容C22上周期时段的充电峰值通过除法器3相除，即得出被测信号的占空比值。 

占空比值的具体计算如下： 

根据欧母定律，电流源镜像电路1中PMOS晶体管MP2支路流过的电流Ip2为： 

$\mathrm{Ip}2=\frac{\mathrm{Vr}}{R}---\left(1\right)$

式(1)中Vr为电阻R上的电压降。 

根据电流源镜像的原理，假设MP2的宽Wp2、长Lp2之比为 

MP3的宽Wp3、长Wp3之比为 MP4的宽Wp4、长Wp4之比为 

则PMOS晶体管MP3、MP4支路流过的电流Ip3、Ip4为： 

$\mathrm{Ip}3=\frac{\mathrm{Wp}3\·\mathrm{Lp}2}{\mathrm{Lp}3\·\mathrm{Wp}2}\·\mathrm{Ip}2---\left(2\right)$

$\mathrm{Ip}4=\frac{\mathrm{Wp}4\·\mathrm{Lp}2}{\mathrm{Lp}4\·\mathrm{Wp}2}\·\mathrm{Ip}2---\left(3\right)$

当被测脉宽信号PWM的高电平持续时间为Ton时，电容C11上充电电压V_C11为： 

$V_{C11}=\frac{\mathrm{Ip}3\·\mathrm{Ton}}{C1}---\left(4\right)$

当输入信号PWM的周期为T时，电容C22上充电电压V_C22为： 

$V_{C22}=\frac{\mathrm{Ip}4\·T}{C2}---\left(5\right)$

假设除法器3的除系数为k′，则除法器3的输出电压Voo为： 

$\mathrm{Voo}=k^{\′}\·\frac{V_{C11}}{V_{C22}}---\left(6\right)$

将(2)、(3)代入(4)、(5)式后，再代入(6)，整理得： 

$\mathrm{Voo}=k^{\′}\·\frac{V_{C11}}{V_{C22}}=k^{\′}\·\frac{\mathrm{Wp}3}{\mathrm{Lp}3}\·\frac{\mathrm{Lp}4}{\mathrm{Wp}4}\·\frac{C2}{C1}\·\frac{\mathrm{Ton}}{T}---\left(7\right)$

令： 

$k=k^{\′}\·\frac{\mathrm{Wp}3}{\mathrm{Lp}3}\·\frac{\mathrm{Lp}4}{\mathrm{Wp}4}\·\frac{C2}{C1}$ D＝Ton/T 

则式(7)简化为： 

$\mathrm{Voo}=k\·\frac{\mathrm{Ton}}{T}=k\·D$

本例的充电电容C11、C22的容量计算如下： 

设镜像电流Ip3，Ip4都为2uA，仍以被侧脉宽信号的一个周期T为20us为例，并假设C22的充电峰值为4V，则 

C22＝I×T/U＝2u*20u/4＝10pf 

从上述计算可以看出，本检测器最大的充、放电电容C22比上述传统检测器的充、放电电容C1要小1000倍。 

这是由于两种检测思路不一样，传统的方法电容是为了滤掉纹波，因此越大越好，而本发明的电容是为了得到充电峰值，因此电容不需要那么大。 

Claims (2)

1.一种脉宽信号占空比检测器，其特征是：

A、具有一个可提供两路充电电流的电流源镜像电路(1)；

B、具有一个电容充放电电路(2)，该电容充放电电路由第一电容(C11)的充电支路和第二电容(C22)充电支路，该两个充电支路分别接在所述电流源镜像电路的两个电流输出端上，在所述第一电容的充电支路上串接一个电子开关K3，用于控制第一电容的充电，该电子开关K3的控制端与被检脉宽信号(PWM)的输入端相接，在所述的第一电容(C11)和第二电容(C22)上分别设有一个旁路放电支路，并在该两个旁路放电支路上各串接一个电子开关K1、K2，用于分别控制第一电容和第二电容的放电；

C、具有一个除法器(3)，所述的第一、第二电容(C11、C22)的充电正极分别与该除法器(3)的两个输入端相接，所述除法器的输出端为检测输出端引出；

D、具有一个脉宽信号的上升沿检测电路(4)，该上升沿检测电路的输入端与被检脉宽信号(PWM)的输入端相接，其输出端分别与第一电容和第二电容旁路放电支路上的电子开关K1、K2的控制端相接。

2.根据权利要求1所述的脉宽信号占空比检测器，其特征是：所述脉宽集号的上升沿检测电路由推挽式连接的PMOS晶体管(MP1)和NMOS晶体管(MN1)、一个电流源(Id)、第三电容(C33)、一个迟滞比较器(X1)、一个反向器(X2)和一个与门(X3)连接构成，所述的PMOS晶体管(MP1)和NMOS晶体管(MN1)的控制极作为该上升沿检测电路的信号输入端与被检脉宽信号(PWM)的输入端相接，所述的电流源(Id)串接在NMOS晶体管(MN1)的源极上，所述的第三电容(C33)并联在PMOS晶体管(MP1)和NMOS晶体管(MN1)的漏极与参考地之间，所述第三电容(C33)的正极与迟滞比较器(X1)的输入端相连，所述迟滞比较器(X1)的输出端通过非门(X2)和与门(X3)的一个输入端相连，所述与门(X3)的另一个输入端与被检脉宽信号(PWM)的输入端相接，所述与门(X3)的输 出端作为上升沿检测电路的输出端分别与充放电电路(2)中电子开关K1、K2的控制端相接。 

Images