CN102832913A - 误差消除电路、方法以及占空比检测电路 - Google Patents

Abstract

本发明实施例公开了一种误差消除电路、方法以及占空比检测电路，误差消除电路包括：补偿移相模块以及计数控制模块；量化信号作用于所述补偿移相模块的一输入端，采样信号作用于所述补偿移相模块的另一输入端，所述补偿移相模块的输出端与所述计数控制模块的输入端相连。采用本发明实施例提供的误差消除电路，得到的平均占空比的误差仅仅在于最后一个量化高电平或最后一个采样信号，从而大大降低了误差。

Description

误差消除电路、方法以及占空比检测电路

技术领域

本发明涉及电路领域，更具体的说，是涉及一种误差消除电路、方法以及占空比检测电路。

背景技术

请参阅图1，为现有技术中的占空比检测电路的示意图，其中，clk表示采样信号，Ton表示量化信号。占空比检测电路包括：计数模块102以及第一与门电路101，量化信号与采样信号分别作用于第一与门电路102的不同输入端，占空比检测电路的原理如下：在一预设时间段T中，当量化信号为高电平且采样信号为上升沿时，计数模块101对采样信号的个数进行计数直至量化信号到达下降沿时停止计数，量化信号的高电平的长度等于计数模块记录的数值与采样信号周期的乘积，量化信号的平均占空比等于量化信号的高电的长度与T的比值。

请参阅图2，为现有技术占空比检测电路的波形图，图中将量化信号的高电平按照时间顺序分为量化高电平1、量化高电平2以及量化高电平N等，其中N为大于等于1的正整数，从图2中可知，计数模块101在量化高电平1时只记录了一个采样信号的周期（因为量化高电平1对应一个采样信号的上升沿），显然量化高电平1的长度大于一个采样信号的周期，且A1大于B1，将量化高电平的上升沿与采样信号的上升沿之间的时间差（例如A1、A2）称为误差A，计数模块101在量化高电平2时记录了两个采样信号的周期（因为量化高电平2对应两个采样信号的上升沿），但是量化高电平2的长度不一定是采样信号周期的两倍，因为A2不一定等于B2，将量化高电平的下降沿与采样信号的上升沿之间的时间差（例如B1、B2）称为误差B，通常情况下，误差A误差+B不等于零，每一量化信号的高电平均可能有误差A和误差B，所以得到的每一量化信号的高电平的长度都有可能不准确，导致占空比检测电路检测出的量化信号的平均占空比与实际的平均占空比有很大误差。

发明内容

有鉴于此，本发明提供了一种误差消除电路、方法以及占空比检测电路，以克服现有技术中的占空比检测电路在测量量化信号的占空比时，对每一量化信号的高电平的长度的测量都有可能存在误差，从而导致测量得到的占空比与真实的占空比存在很大误差的问题。

为实现上述目的，本发明提供如下技术方案：

一种误差消除电路，包括：补偿移相模块以及计数控制模块；

量化信号作用于所述补偿移相模块的一输入端，采样信号作用于所述补偿移相模块的另一输入端，所述补偿移相模块的输出端与所述计数控制模块的输入端相连；

所述补偿移相模块依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍，所述当前量化高电平集合包括至少一个量化高电平，并在所述各个移相后的量化高电平期间控制所述计数控制模块，以使计数模块记录采样信号的个数，确定所述每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为所述量化高电平的误差时长，将所述当前量化高电平集合中各个量化高电平的误差时长之和称为所述当前量化高电平的误差时长，当距离所述当前量化高电平集合时间最近的量化高电平到来时，将所述最近的量化高电平对所述当前量化高电平的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合，所述最近的量化高电平属于所述下一量化高电平集合。

其中，所述当前量化高电平集合中的各个移相后的量化高电平的上升沿时刻为满足第一预设条件的时刻，下降沿时刻为满足第二预设条件的时刻，补偿移相后的所述最近的量化高电平的上升沿时刻为满足第三预设条件的时刻，补偿移相后的所述最近的量化高电平的下降沿时刻为满足第四预设条件的时刻。

其中，所述补偿移相模块具体包括：

电容、充放电模块以及判断模块；

所述电容的一端接地，另一端分别与所述充放电模块的输出端以及所述判断模块的输入端相连；量化信号作用于所述充放电模块的输入端，所述充放电模块的控制端分别与所述判断模块的输出端以及所述计数控制模块的输入端相连；采样信号分别作用于所述判断模块的控制端以及所述计数控制模块的控制端；

所述电容的初始电压为预设电压，所述充放电模块检测到量化信号的上升沿到来时，为所述电容充电，在所述量化高电平到来，且所述判断模块检测出所述采样信号的上升沿到来以及所述电容的电压不低于所述预设电压时，控制所述充放电模块停止为所述电容充电，并控制所述计数控制模块，以使计数模块对采样信号的个数进行计数，所述第三预设条件是指采样信号的上升沿到来且所述电容的电压不低于所述预设电压；当所述充放电模块检测到所述量化高电平的下降沿到来时，为所述电容放电，当所述判断模块检测出所述采样信号的上升沿到来且所述电容的电压值低于所述预设电压时，控制所述充放电模块停止为所述电容放电，并控制所述计数控制模块，以使计数模块停止对采样信号进行计数，所述第四预设条件是指所述采样信号的上升沿到来且所述电容的电压低于所述预设电压且所述量化信号为低电平。

其中，所述判断模块具体包括：

比较器以及D触发器；

所述比较器的正相输入端分别与所述充放电模块的输出端以及所述电容的非接地端相连，所述预设电压作用于所述比较器的反相输入端，所述比较器的输出端与所述D触发器的输入端D相连，采样信号作用于所述D触发器的时钟信号输入端，复位信号作用于所述D触发器的复位端R，所述D触发器的输出端Q₀为所述判断模块的输出端，所述复位信号只在量化信号的第一个上升沿到来之前有效。

其中，所述补偿移相模块具体包括：

电容、充放电模块以及判断模块；

所述电容的一端接地，另一端分别与所述充放电模块的输出端以及所述判断模块的输入端相连；量化信号作用于所述充放电模块的输入端，所述充放电模块的控制端分别与所述判断模块的输出端以及所述计数控制模块的输入端相连；采样信号分别作用于所述判断模块的控制端以及所述计数控制模块的控制端；

所述电容的初始电压为所述预设电压，当判所述断模块判断出量化高电平n的上升沿到来时，所述判断模块控制所述充放电模块为所述电容充电，当采样信号的上升沿到来时，所述判断模块控制所述充放电模块停止为所述电容充电，并控制所述计数控制模块，以使所述计数模块开始对采样信号的个数进行计数，所述第一预设条件是指量化高电平n的上升沿到来后且采样信号的上升沿到来，当所述判断模块判断出量化高电平n的下降沿到来后，控制所述充放电模块为所述电容放电，当采样信号的上升沿到来时，控制所述充放电模块停止为所述电容放电，并控制所述计数控制模块，以使所述计数模块停止对采样信号的周期计数，所述第二预设条件是指量化高电平n的下降沿到来后且采样信号的上升沿到来；对后续的各个量化高电平的操作与量化高电平n相同，直至量化高电平n+i到来，量化高电平n+i的上升沿到来时，所述判断模块控制所述充放电模块为所述电容充电，在采样信号的上升沿时对所述电容电压进行判断，当所述电容电压低于预设电压时，继续对电容充电；当所述电容的电压高于所述预设电压且采样信号的上升沿到来时，停止为所述电容充电，并控制所述计数控制模块，以使所述计数模块对采样信号的个数进行计数，所述第三预设条件是指量化高电平n+i到来，所述电容的电压高于所述预设电压以及采样信号的上升沿到来，直到当量化高电平n+i的下降沿到来时，且所述判断模块判断出所述电容的电压高于所述预设电压时，控制所述充放电模块为所述电容放电，当所述电容的电压小于所述预设电压且采样信号的上升沿到来时，控制所述充放电模块停止为所述电容放电，以及控制所述计数控制模块，以使所述计数模块停止对采样信号周期计数，所述第四预设条件是指量化高电平n+i的下降沿到来，所述电容的电压小于所述预设电压以及采样信号的上升沿到来，其中，所述n与i均为大于等于1的正整数，且n=1+k×(i+1)，其中，k=0,1,2,3,...。

其中，所述判断模块具体包括：

N个D触发器、第一或非门、第一非门、第一与门、第二非门、第一或门、第二与门、第三与门、第二或门以及比较器；

量化信号分别作用于第一个D触发器的时钟输入端以及第三与门的一输入端，复位信号作用于所述N个D触发器的复位端R，所述第一个D触发器的输入端D分别与所述第一个D触发器的输出端

第二个D触发器的时钟输入端以及第一或非门的第一输入端相连，第二个D触发器的输入端D分别与所述第二个D触发器的输出端

以及所述第一或非门的第二输入端相连，以此类推，第N-1个D触发器的输入端D分别与所述第N-1个D触发器的输出端

以及所述第一或非门的第N-1输入端相连，所述第一或非门的输出端分别与所述第一非门的输入端以及所述第一与门的一输入端相连，所述第一与门的另一输入端与所述比较器的输出端相连，所述第一与门的输出端分别与所述第二与门的一输入端以及所述第一或门的一输入端相连，所述第一非门的输出端与所述第一或门的另一输入端相连，所述第一或门的输出端与所述第三与门的另一输入端相连，所述第三与门的输出端与所述第二或门的一输入端相连，所述第二或门的另一输入端与所述第二与门的输出端相连，所述第二或门的输出端与所述第N个D触发器的输入端D相连，采样信号作用于所述第N个D触发器的时钟输入端，所述第N触发器的输出端Q为所述判断模块的输出端。

其中，所述判断模块还包括第三开关管；

脉冲信号作用于所述第三开关管的控制端，所述第三开关管的第一端与所述比较器的正相输入端相连，所述第三开关管的第二端与基准电压V_ref的输出端相连；

当所述量化信号的第一个上升沿到来之前，所述脉冲信号控制所述第三开关管闭合，以形成为所述电容充电的线路，当所述电容的电压为预设电压时，所述脉冲信号控制所述第三开关管断开，以使所述电容的初始电压为所述预设电压。

其中，所述充放电模块具体包括：

异或门、第一与门、或非门、非门、第一电流源、第二电流源、第一开关管以及第二开关管；

所述判断模块的输出端与所述异或门的一输入端相连，量化信号作用于所述异或门的另一输入端，所述异或门的输出端分别与所述第一与门的一输入端以及所述非门的输入端相连，量化信号作用于所述第一与门的另一输入端，所述第一与门的输出端与所述第一开关管的控制端相连；所述非门的输出端与所述或非门的一输入端相连，量化信号作用于所述或非门的另一输入端，所述或非门的输出端与所述第二开关管的制端相连；所述第一电流源的输入端与外接电源相连，输出端与所述第一开关管的第一端相连；所述第一开关管的第二端与所述第二开关管的第一端相连，所述第二开关管的第二端与所述第二电流源的输入端相连，所述第二电流源的输出端接地；所述第一开关管的第二端为所述充放电模块的输出端；

其中，所述第一电流源与所述第一开关管形成为所述电容供电的线路，所述第二电流源与所述第二开关管形成为所述电容放电的线路，所述第一电流源为所述电容充电的电流与所述第二电流源为所述电容放电的电流相同。

其中，所述计数控制模块包括第二与门；

采样信号作用于所述第二与门的一输入端相连；所述第二与门的另一输入端与所述判断模块的输出端相连，所述第二与门的输出端为所述计数控制模块的输出端；

当所述采样信号的上升沿到来且所述判断模块输出高电平时，所述第二与门输出高电平，以控制所述计数模块计数。

其中，所述计数控制模块还包括延迟单元：

采样信号作用于所述延迟单元的输入端，所述延迟单元的输出端与所述第二与门的所述一输入端相连，所述延迟单元的延迟时间大于等于所述D触发器的延迟时间。

一种占空比检测电路，包括上述任一项所述电路以及计数模块。

一种误差消除方法，包括：

依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍，所述当前量化高电平集合包括至少一个量化高电平；

在所述各个移相后的量化高电平期间记录采样信号的个数；

确定所述每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为所述量化高电平的误差时长，将所述当前量化高电平集合中各个量化高电平的误差时长之和称为所述当前量化高电平集合的误差时长；

当距离所述当前量化高电平集合时间最近的量化高电平到来时，将所述最近的量化高电平对所述当前量化高电平集合的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合，所述最近的量化高电平属于所述下一量化高电平集合。

经由上述的技术方案可知，采用本发明实施例提供的误差消除电路，通过对当前量化高电平集合进行移相和补偿，这样得到的平均占空比的误差仅仅在于最后一个量化高电平或最后一个采样信号，从而大大降低了误差。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的占空比检测电路的示意图；

图2为现有技术占空比检测电路的波形图；

图3为本发明实施例提供的将量化信号移相以消除误差A的波形图；

图4为本发明实施例提供的第一种计算平均占空比方法的波形图；

图5所示为本发明实施例提供的第一种计算平均占空比的第二种误差波形图；

图6为本发明实施例提供的第二种计算平均占空比的波形图；

图7为本发明实施例提供的第一种误差消除电路的结构示意图；

图8为本发明实施例提供的第二种误差消除电路的结构示意图；

图9为本发明实施例提供的量化高电平移相补偿的波形图；

图10为本发明实施例提供的一种判断模块的电路图；

图11为本发明实施例提供的一种充放电模块的电路图；

图12为本发明实施例提供的一种计数控制模块的电路图；

图13为本发明实施例提供的一种判断模块的电路图；

图14为本发明实施例提供的一种误差消除电路的波形图；

图15为本发明实施例提供的一种消除误差电路的波形图；

图16为本发明实施提供的一种误差消除方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人发现产生误差A的原因在于量化高电平1的上升沿与采样信号的上升沿不同步，如果对量化信号移相，使量化高电平1的上升沿与采样信号的上升沿同步就可以消除误差A，请参阅图3，为本发明实施例提供的将量化信号移相以消除误差A的波形图。由于量化信号的高电平的长度不一定是采样信号周期的整数倍，且量化信号各个高电平的长度可能不同，从图3中可以看出由于量化高电平1不是采样信号周期的整倍数，由于量化高电平1对应两个采样信号的上升沿，所以实际计算得到的量化高电平1的长度比真实的量化高电平1的长度长B1，B1为量化高电平1的误差时长，为了消除量化高电平1中多记录的B1，可以先由量化高电平2去B1（即补偿量化高电平1），即量化高电平2的长度减少B1，如果在减去B1后的量化高电平2的上升沿与采样信号的上升沿同步，那么计数模块开始计数，如果不同步，从图2中可以看出还需要将量化高电平2向右移A1，那么再将量化高电平2向右A1（即将量化高电平2进行移相），再触发计数模块计数，当补偿移相后的量化高电平2的下降沿到来时，控制计数模块停止计数，从图中可以看出量化高电平2多记录了B2，那么先将量化高电平3减去B2（即补偿量化高电平2），如果量化高电平3在减去B2后的上升沿与采样信号的上升沿同步，那么计数模块开始计数，如果不同步，从图2中可以看出还需要将量化高电平3向右移A3（即将量化信号3进行移相），才能使补偿移相后的量化高电平3的上升沿与采样信号的上升沿同步，那么将量化高电平3向右A2，再触发计数模块计数直至补偿移相后的量化高电平3的下降沿到达时停止计数，对于量化高电平N都进行如图3所示的补偿—移相处理，如果在补偿之后发现量化高电平N与采样信号同步，那么不用移相，其中N为大于等于3的正整数。

当然，也可以先将量化高电平2进行移相，移相后的量化高电平2与采样信号的上升沿同步，然后在补偿量化高电平1，量化高电平3也可以先移相在补偿量化高电平2，是先移相再补偿，还是先补偿再移相不影响本发明实施例的具体实现，所以在此不作具体限定。

在不同的实际情况下，也可以每隔i个量化高电平，就补偿一次，即量化高电平1至量化高电平i的误差时长集中在量化高电平1+i补偿，也就是，只对量化高电平1至量化高电平i进行移相，并记录下量化高电平1至量化高电平i的误差时长），由于量化高电平i并不能对自己的误差时长进行补偿，所以量化高电平2×(i+1)在对量化高电平2×(i+1)+1至量化高电平i+2进行补偿时，也会对量化高电平i+1进行补偿，量化高电平2×(i+1)的误差时长为所述量化高电平1+i的长度与，补偿移相后的量化高电平1+i的长度与量化高电平i至量化高电平1中的误差时长之和的差值的差值。

综上，量化高电平n+i对量化高电平n+i-1至量化高电平n-1的误差时长进行补偿，其中，n与i均为大于等于1的正整数，且n=1+k×(i+1)，其中，k=0,1,2,3,...。当n等于1时，量化高电平n-1为量化高电平0，由于实际上不存在量化高电平0，所以可以将量化高电平0的误差时长看做零。

量化高电平n+i可以先移相在补偿量化高电平n至量化高电平n+i-1的误差时长，是先移相再补偿，还是先补偿再移相不影响本发明实施例的具体实现，所以在此不作具体限定。

假设量化高电平1对应的量化信号周期定义为量化高电平1的上升沿至量化高电平2的上升沿，且将量化高电平1对应的量化信号周期称之为Tsw1，量化高电平2对应的周期定义为量化高电平2的上升沿至量化信号3的上升沿，且将量化高电平2对应的量化信号周期称之为Tsw2，量化高电平N对应的周期定义为量化高电平N的上升沿至量化高电平N+1的上升沿，且将量化高电平N对应的量化信号周期称之为TswN，N个量化信号周期的平均占空比

的定义如下：

其中，

是指各个量化高电平f长度之和即量化信号周期中所有高电平长度之和，

是与量化高电平f对应的量化信号周期的长度之和。

采用本发明实施例可以通过如下方法计算平均占空比。

第一种方法，请参阅图4，为本发明实施例提供的第一种计算平均占空比方法对应的波形图，其中，count表示计数模块记录的数值，从图中可知本方法是通过固定时间T1，即在T1内查看计数模块记录的数值，将T1作为量化高电平f对应的量化信号周期的长度之和，f＝1、2......N，此时，计算得到的平均占空比

为计数模块记录的数值*采样信号的周期/T1，从图4中可以看出Er1+T1才是N个量化信号周期的长度之和，真实的平均占空比为

${\stackrel{\‾}{\mathrm{Duty}}}_{\mathrm{caculate}}\≈{\stackrel{\‾}{\mathrm{Duty}}}_{\mathrm{real}}.$

请参阅图5，为本发明实施例提供的第一种计算平均占空比的方法对应的第二种误差的波形图，从图中可知计算得到的平均占空比

为

第三种方法，请参阅图6，为本发明实施例提供的第二种计算平均占空比方法对应的波形图，其中count_A表示计数模块A记录的数值，count_B表示计数模块B记录的数值，count_C表示计数模块C记录的数值，从图中可知本方法在测试过程中，计数模块A记录全部采样信号周期的个数，即不论量化信号是高电平还是低电平计数模块A都一直记录采样信号周期的个数，计数模块B只在补偿移相后的量化信号为高电平且采样信号为上升沿时计数，计数模块C记录量化信号周期的个数，当计数模块C记录的数值达到预设数值时，查看计数模块A与计数模块B中记录的数值，此时，计算得到的平均占空比

为计数模块B记录的数值*采样信号的周期/计数模块A记录的数值*采样信号的周期，从图6中可以看出，计数模块A记录的数值*采样信号的周期为T3+Er3，计算得到的平均占空比为计数模块B记录的数值*采样信号的周期/（T3+Er3），T3+Er3大于N个量化信号周期之和T3，其中，Er3<<采样信号的周期，当T3＞＞Er3时，

通过上述计算平均占空比的方法可知平均占空比的误差仅仅在量化高电平N或最后一个采样信号，并且只要选择足够大的T1以及T3，几乎就能消除该误差，从而大大降低了误差。

实施例一

请参阅图7，为本发明实施例提供的第一种误差消除电路的结构示意图，该电路包括：

补偿移相模块701以及计数控制模块702；

量化信号作用于补偿移相模块701的一输入端，采样信号作用于补偿移相模块701的另一输入端，补偿移相模块701的输出端与计数控制模块702的输入端相连；

补偿移相模块701依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍，当前量化高电平集合包括至少一个量化高电平，并在各个移相后的量化高电平期间控制计数控制模块702，以使计数模块记录采样信号的个数，确定每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为该量化高电平的误差时长，将当前量化高电平集合中各个量化高电平的误差时长之和称为当前量化高电平的误差时长，当距离当前量化高电平集合时间最近的量化高电平到来时，将最近的量化高电平对当前量化高电平的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合，最近的量化高电平属于下一量化高电平集合。

采用本发明实施例提供的误差消除电路，通过对当前量化高电平集合进行移相和补偿，这样得到的平均占空比的误差仅仅在于最后一个量化高电平或最后一个采样信号，从而大大降低了误差。

上述实施例中的当前量化高电平集合中的各个移相后的量化高电平的上升沿时刻为满足第一预设条件的时刻，下降沿时刻为满足第二预设条件的时刻，补偿移相后的最近的量化高电平的上升沿时刻为满足第三预设条件的时刻，补偿移相后的最近的量化高电平的下降沿时刻为满足第四预设条件的时刻。

为了本领域技术人员更加清楚的理解本发明实施例，下面将对当前量化高电平集合中的各个量化高电平的操作进行详细的说明。

补偿移相模块701将量化高电平n进行移相，并确定移相后的量化高电平n的上升沿与下降沿，将满足第一预设条件的时刻作为移相后的量化高电平n的上升沿的时刻，将满足第二预设条件的时刻作为移相后的量化高电平n的下降沿，当移相后的量化高电平n的上升沿到来时，控制计数控制模块，以使计数模块对采样信号的个数进行计数，当移相后的量化高电平n的下降沿到来时，控制计数控制模块702，以使计数模块停止对采样信号的个数进行计数，将所述移相后的量化高电平n的长度与所述量化高电平n的长度的差值作为所述量化高电平n误差时长，所述移相后的量化高电平n所在的量化信号周期的长度不变，对后续的各个量化高电平的操作与量化高电平n相同，直至量化高电平n+i到来，对后续的各个量化高电平的操作与量化高电平n相同，直至未被补偿的量化高电平个数达到i个时（即量化高电平n+i到来），将量化高电平n+i进行移相以及用量化高电平n+i对量化高电平n+i-1至量化高电平n-1中的误差时长进行补偿，得到补偿移相后的量化高电平n+i，并确定补偿移相后的量化高电平n+i的上升沿与下降沿，将满足第三预设条件的时刻作为所述补偿移相后的量化高电平n+i的上升沿的时刻，将满足第四预设条件的时刻作为所述补偿移相后的量化高电平n+i下降沿的时刻，当所述补偿移相后的量化高电平n+i的上升沿到来时，控制计数控制模块702，以使计数模块开始对采样信号的个数进行计数，当补偿移相后的量化高电平n+i的下降沿到来时，控制计数控制模块702，以使计数模块停止对采样信号的个数进行计数，并将所述补偿移相后的量化高电平n+i与量化高电平n+i-1至量化高电平n-1中的误差时长之和的差值，与所述量化高电平n+i的长度的差值作为量化高电平n+i的误差时长。

所述n与i均为大于等于1的正整数且n=1+k×(i+1)，其中，k=0,1,2,3,...，所述补偿移相后的量化高电平n+i所在的量化信号周期的长度不变。当n等于1时，量化高电平n-1为量化高电平0，由于实际上不存在量化高电平0，所以可以将量化高电平0的误差时长看做零。

上述量化高电平n至量化高电平n+i-1属于当前量化高电平集合，如果存在量化高电平n-1，那么量化高电平n-1也属于当前量化高电平集合，而量化高电平n+i为距离当前量化高电平时间最近的量化高电平。

本发明实施例每隔i个量化高电平，就补偿一次，即若i等于3，则量化高电平4对量化高电平3、量化高电平2以及量化高电平1进行补偿；量化高电平8对量化高电平6、量化高电平5、量化高电平4以及量化高电平3进行补偿；量化高电平12对量化高电平11、量化高电平10、量化高电平9以及量化高电平8进行补偿，以此类推。

优选的方案是当i等于1时，此时量化高电平2补偿量化高电平1，量化高电平3补偿量化高电平2，量化高电平4补偿量化高电平3，以此类推。不论i为多少，量化高电平1都不用进行补偿，此时若将量化高电平的补偿的误差时长看做零，那么，当i等于1时，第一预设条件等于第三预设条件，第二预设条件等于第四预设条件。（每个量化高电平都对它之前的所有误差进行补偿，并且它也可能会产生新的误差，该误差被其后面一个量化信号补偿）

上述量化高电平n+i对量化高电平n+i-1至量化高电平n-1中的误差时长进行补偿并移相可以解释为：在量化高电平n+i的上升沿对量化高电平n+i-1至量化高电平n-1中的误差进行补偿，补偿完毕后再移相；还可以解释为：在量化高电平n+i的上升沿到来时，先对量化高电平n+i移相，再对量化高电平n+i-1至量化高电平n-1中的误差时长进行补偿。

实施例二

当i等于1时，误差消除电路如下。

请参阅图8，为本发明实施例提供的第二种误差消除电路的结构示意图，该电路包括：电容C、充放电模块801、判断模块802以及计数控制模块702，其中：

电容C的一端接地，另一端分别与充放电模块801的输出端以及判断模块802的输入端相连；量化信号Ton作用于充放电模块801的输入端，充放电模块801的控制端分别与判断模块802的输出端以及计数控制模块702的输入端相连；采样信号clk分别作用于判断模块802的控制端以及计数控制模块803的控制端。

工作原理如下：

当量化信号Ton的第一个上升沿到来（量化高电平1的上升沿到来时）时，充放电模块801开始为电容C充电，由于电容C的初始电压为预设电压V_ref，所以在充电的过程中，电容C的电压VC高于V_ref，在量化信号Ton为高电平时，判断模块802在检测到采样信号clk的上升沿到来时，控制充放电模块801停止为电容C充电，并控制计数控制模块803，以使计数控制模块702控制计数模块记录采样信号周期的个数，当量化高电平1的下降沿到来时，充放电模块801开始为电容C放电，充放电模块801为电容C充电的电流与为电容C放电的电流相同，在电容C放电的过程中，计数控制模块702控制计数模块计数，当判断模块802判断电容C的电压VC不高于V_ref且采样信号clk的上升沿到来时，控制充放电模块801停止为电容C放电，此时计数控制模块702控制计数模块不计数。

综上，若将电容C分为四种状态，充电状态、停止充电至开始放电的稳定状态1、放电状态以及停止放电至开始充电的稳定状态2，可以计数模块只有在电容C处于稳定状态1以及放电状态时才会记录采样信号周期的个数。由上述可知，电容C停止充电的时刻就是补偿移相后的量化高电平的上升沿，即满足第三预设条件的时刻，此时采样信号的上升沿到来且所述电容的电压不低于所述预设电压；电容C停止放电的时刻就是补偿移相后的量化高电平的下降沿，即满足第四设条件的时刻，此时所述采样信号的上升沿到来且所述电容的电压低于所述预设电压且所述量化信号为低电平。

请参阅图9，为本发明实施例提供的量化高电平移相补偿的波形图，从图中可知，电容C从V_ref开始充电至第一电压值VC1，再从该第一电压值VC1降低至V_ref的过程实现了量化高电平1的移相，其中A1为移相值，当电容C的电压降低至V_ref时，采样信号clk的上升沿仍没有到来，充放电模块801继续为电容C放电，电容C的电压VC降低至V_ref并继续降低至第二电压值VC2的时间为B1，实际测得的量化高电平1的长度为采样信号周期的2倍，但是真实的量化高电平1的长度为采样信号周期的2倍与B1的差。

当量化高电平2的上升沿到来时，充放电模块801开始为电容C充电，由于电容C的电压低于预设电压V_ref，当判断模块802判断出采样信号clk的上升沿到来且电容C的电压低于预设电压V_ref时，仍控制充放电模块801为电容C充电，当判断模块802判断出采样信号clk的上升沿到来且电容C的电压不低于预设电压V_ref时，控制充放电模块801停止为电容C充电，并控制计数控制模块702，以使计数控制模块702控制计数模块记录采样信号周期的个数，当量化高电平2的下降沿到来时，充放电模块801开始为电容C放电，判断模块802判断出电容C的电压高于预设电压V_ref时，不论采样信号的上升沿有没有到来，判断模块802控制充放电模块801继续为电容C放电，并控制计数控制模块702，以使计数控制模块702控制计数模块记录采样信号的个数，当判断模块802判断出电容C的电压不高于预设电压V_ref且采样信号clk的上升沿到达时，控制充放电模块801停止为电容C放电，并控制计数控制模块702，以使计数控制模块702控制计数模块停止记录采样信号的个数。

从图9中可知，电容C的电压从第二电压值VC2升高至预设电压V_ref的过程的时间为B1，将量化高电平1中实际多计算的长度减去了，补偿了量化高电平1的误差（为了方便描述，将补偿量化高电平1后的量化高电平2称为补偿量化高电平2），电容C从预设电压V_ref升高至第三电压VC3的过程以及电容C从第三电压降VC3低至预设电压V_ref的过程完成了补偿量化高电平2的移相，电容C从预设电压V_ref降低至第四电压VC4的时间为B2，实际测得的补偿量化高电平2的长度为采样信号的两倍，真实的补偿量化高电平2的长度为采样信号的两倍与B2的差。补偿量化高电平2的误差可由量化高电平3来补偿，后续的量化高电平N与量化高电平2的补偿移相过程相同，在这里就不在一一赘述，其中，N为大于等于2的正整数。

将上述的过程进行归纳总结得出：

充放电模块801检测到量化信号clk的上升沿到来时，为电容C充电，此时，当判断模块802检测出采样信号clk的上升沿到来且电容C的电压值低于预设电压V_ref时，控制充放电模块801继续为电容C充电，当判断模块802检测出采样信号clk的上升沿到来且电容C的电压不低于预设电压V_ref时，控制充放电模块801停止为电容C充电，并控制计数控制模块702，以使计数模块对采样信号进行计数；当充放电模块801检测到量化信号的下降沿到来时，为电容C放电，当判断模块701检测出电容C上的电压值高于预设电压V_ref时，控制充放电模块801继续为电容C放电，当判断模块802检测出采样信号的上升沿到来且电容C的电压不高于预设电压V_ref时，控制充放电模块801停止为电容C放电，并控制计数控制模块702，以使计数模块停止对采样信号进行计数。

实施例二

在实际应用中，实施例一中的各个模块的实现方法有很多种，下面对各个模块进行详细的介绍。

请参阅图10，为本发明实施例提供的一种判断模块的电路图，判断模块可以包括：比较器1001以及D触发器1002，其中：

比较器1001的正相输入端分别与充放电模块801的输出端以及电容C的非接地端相连，预设电压V_ref作用于比较器1001的反相输入端，比较器1001的输出端与D触发器1002的输入端D相连，采样信号作用于D触发器1002的时钟信号输入端，复位信号作用于D触发器1002的复位端R，D触发器1002的输出端Q₀为判断模块802的输出端。

在量化高电平1的上升沿到来之前现有复位信号对D触发器1002进行复位，复位后复位信号不影响D触发器的正常工作，即复位信号只在量化信号的第一个上升沿到来之前有效。

电容C的初始电压为预设电压V_ref，初始时刻比较器1001输出低电平，当充放电模块801为电容C放电至不高于预设电压V_ref时，比较器1001输出低电平，D触发器1002的输入端D输入信号为低电平，当采样信号的上升沿到来时，D触发器1002的输出端Q₀输出低电平；当充放电模块801为电容C充电至高于预设电压V_ref时，比较器1001输出高电平，D触发器1002的输入端D输入信号为高电平，当采样信号的上升沿到来时，D触发器1002的输出端Q₀输出高电平。

电容C的初始电压为预设电压V_ref，具体的，可以用如下充电电路为电容C充电，充电电路包括：第三开关管，第三开关管的第一端与比较器1001的正相输入端相连，第三开关管的第二端与基准电压V_ref的输出端相连，由于充电电路对电容C的充电的时间必须在量化信号第一个上升沿到来之前，而且当量化信号第一个上升沿到时，充电电路与电容C之间的线路必须已经断开，否则会影响本发明实施例的实现，所以将一脉冲信号作用于第三开关管的控制端，当量化信号的第一个上升沿到来之前，脉冲信号控制第三开关管闭合，以形成为电容C充电的线路，当电容C的电压为预设电压V_ref后，脉冲信号控制第三开关管断开，以使电容C电压保持不变。

其中，第三开关管可以为MOS管，此时第三开关管的第一端为漏极，第二端为源极，控制端为栅极；或者第三开关管为三极管，此时，第三开关管的第一端为集电极，第二端为发射极，控制端为基极。

上述的复位信号也可以为脉冲信号，当复位信号高电平有效时，可以直接将脉冲信号作用于D触发器1002的复位端，当复位信号低电平有效时，可以将脉冲信号作用于非门的输入端，非门的输出端与D触发器1002的复位端相连即可。

请参阅图11，为本发明实施例提供的一种充放电模块的电路图，充放电模块801可以包括：异或门1101、第一与门1102、或非门1103、非门1104、第一电流源1105、第二电流源1106、第一开关管1107以及第二开关管1108，其中：

判断模块802的输出端与异或门1101的一输入端相连，量化信号Ton作用于异或门1101的另一输入端，异或门1101的输出端分别与第一与门1102的一输入端以及非门1104的输入端相连，量化信号Ton作用于第一与门1102的另一输入端，第一与门1102的输出端与第一开关管1107的控制端相连；非门1104的输出端与或非门1103的一输入端相连，量化信号Ton作用于或非门1103的另一输入端，或非门1103的输出端与第二开关管1108的制端相连；第一电流源1105的输入端与外接电源VDD相连，输出端与第一开关管1107的第一端相连；第一开关管1107的第二端与第二开关管1108的第一端相连，第二开关管1108的第二端与第二电流源1106的输入端相连，第二电流源1106的输出端接地；第一开关管1107的第二端为充放电模块801的输出端。

第一电流源1105为电容C充电的电流与第二电源1106为电容C放电的电流相同。

第一开关管1107以及第二开关管1108为MOS管，当然，第一开关管1107以及第二开关管1108也可以为三极管，或者一个开关管为三极管，另一开关管为MOS管。

当第一开关管1107为MOS管时，第一开关管1107的第一端为漏极，第二端为源极，控制端为栅极；当第一开关管1107为三极管时，第一开关管1107的第一端为集电极，第二端为发射极，控制端为基极；当第二开关管1108为MOS管时，第二开关管1108的第一端为漏极，第二端为源极，控制端为栅极；当第二开关管1108为三极管时，第二开关管1108的第一端为集电极，第二端为发射极，控制端为基极。

从图中可知，

判断模块802的输出信号，D2=Ton*D1， $D3=\stackrel{\&OverBar;}{\stackrel{\&OverBar;}{D1}+\mathrm{Ton}}.$

工作原理如下：

在判断模块802的输出端输出低电平时，异或门1101输出的信号D1随着量化信号Ton变化而变化，即D1=Ton，当量化信号Ton的上升沿到达时，D1由低电平转化为高电平，第一与门1102输出的信号D2为高电平，此时，第一开关管1107闭合，外接电源VDD、第一电流源以及电容C形成了为电容C充电的线路；由于D1为高电平，量化信号Ton为高电平，所以或非门1103输出为低电平，此时第二开关管1108断开，断开了电容C的放电线路，所以在判断模块802输出低电平，且量化信号Ton为高电平时，电容C处于充电的状态。当量化信号Ton的下降沿到达时，量化信号Ton为低电平，此时D1=判断模块802的输出信号，当判断模块802的输出端输出低电平时，D1为低电平，此时第一与门1102输出的信号D2为低电平，第一开关管1107断开，电容C充电的线路断开；由于D1为低电平，量化信号Ton为低电平，所以或非门1103输出为高电平，此时第二开关管1108闭合，电容C、第二开关管1108以及第二电流源1106形成电容C放电的线路，此时电容C处于放电状态。

当量化信号Ton为低电平时，异或门1101输出的信号D1随着判断模块802的输出端输出电压的变化而变化，当判断模块802的输出端输出高电平时，D1为高电平，由于量化信号Ton为低电平，所以第一与门1102输出的信号D2为低电平，或非门1103输出低电平，此时第一开关管1107以及第二开关管1108均断开，电容C的电压保持不变。在量化信号Ton为低电平时，当判断模块802的输出端输出低电平时，异或门1101输出的信号D1为低电平，由于D1为低电平，量化信号Ton为低电平，所以第一与门1102输出的信号D2为低电平，或非门1103输出D3为低电平，此时第一开关管1107以及第二开关管1108均断开，电容C的电压保持不变。

请参阅图12，为本发明实施例提供的一种计数控制模块的电路图，计数控制模块可以包括：第二与门1201，其中：

采样信号作用于第二与门1201的一输入端相连；第二与门1201的另一输入端与判断模块802的输出端Q₀相连，第二与门1201的输出端为计数控制模块的输出端。

当采样信号的上升沿到来且判断模块802输出高电平时，第二与门1201输出高电平，以控制计数模块对采样信号进行计数。

在实际应用中判断模块802中的D触发器1002采样信号clk的上升沿到来时，使Q₀=D的过程需要一定的延迟时间，对于每一量化高电平而言，当电容C的电压大于预设电压且采样信号的上升沿到达时，理论上，D触发器1002的输出端Q₀立即输出高电平，但是由于D触发器有时间延迟，假设在采样信号的上升沿到来之前，D触发器1002的输出端Q₀为低电平，当采样信号的上升沿到来且电容C的电压大于预设电压V_ref时，由于D触发器的有一定的时间延迟，所以D触发器1002的输出端Q₀不能立刻为高电平，第二与门1201也不能立刻输出高电平，但是由于D触发器的时间延迟很短，且小于采样信号高电平持续的时间，所以第二与门1201可以在该采样信号的高电平中输出高电平，以控制计数模块记录该采样信号，当电容电压下降至不高于预设电压时，在采样信号的上升沿到达之前，Q₀为高电平，当采样信号的上升沿到达时，D触发器1002的输出端Q₀由高电平转换至低电平需要一定的时间延时，在Q₀由高电平转换至低电平之前，由于Q₀与采样信号clk均为高电平，所以第二与门1201输出高电平，计数模块会将这一采样信号记录下来，这样对于每一量化高电平均会多记录一采样信号。

所以需要另一计数模块记录量化信号周期的个数，这样，在计算平均占空比时，可以用记录的采样信号周期的个数减去量化信号周期的个数得到实际的采样信号周期个数。

计数控制模块还可以包括：延迟单元1202，该延迟单元的延迟时间大于等于D触发器1002的时间延迟，优选的，延迟单元1202的延迟时间等于D触发器1002的延迟时间，这样得到的采样信号周期的个数为真实的采样信号的周期个数。其中，连接关系如下：采样信号作用于延迟单元1202的输入端，延迟单元1202的输出端与第二与门1201的一输入端相连。

延迟单元可以为与D触发器1002具有相同参数的D触发器，或者延迟单元可以为是门。

以上对本发明实施例所提供的一种误差消除电路中的各个模块进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，例如，判断模块802中的可以为其他类型的触发器，可以用其他的门电路与其他类型的触发器组合成相应功能的电路即可，充放电模块801也可以由其他门电路组合成而成，综上所述，本说明书内容不应理解为对本发明的限制。

实施例三

当i大于1时，误差消除电路如下。

本发明实施例还提供了第三种误差消除电路，该误差消除电路包括：

电容C、充放电模块1301、判断模块1302以及计数控制模块702，其中：

电容C的一端接地，另一端分别与充放电模块1301的输出端以及判断模块1302的输入端相连；量化信号Ton作用于充放电模块1301的输入端，充放电模块1301的控制端分别与判断模块1302的输出端以及计数控制模块702的输入端相连；采样信号clk分别作用于判断模块1302的控制端以及计数控制模块702的控制端。

补偿移相后的量化高电平的上升沿是电容C停止充电的时刻，补偿移相后的量化高电平的下降沿是电容C停止放电的时刻。

工作原理如下：

电容C的初始电压为预设电压V_ref，当判断模块1302判断出量化高电平n的上升沿到来时，控制充放电模块1301为电容C充电，当采样信号的上升沿到来时，判断模块1302控制充放电模块1301停止为电容C充电，并控制计数控制模块702，以使控制计数模块开始对采样信号的个数进行计数，当判断模块1302判断出量化高电平n的下降沿到来后，控制充放电模块1301为电容C放电，当采样信号的上升沿到来时，控制充放电模块1301停止为电容C放电，并控制计数控制模块，以使计数模块停止对采样信号的周期计数；后续的量化高电平的处理过程与量化高电平n相同，以此类推，直至当量化高电平n+i的上升沿到来时，判断模块1302控制充放电模块1301为电容C充电，当电容C的电压高于预设电压V_ref且采样信号的上升沿到来时，停止为电容C充电，并控制计数控制模块，以使计数模块对采样信号的个数进行计数，当量化高电平n+i的下降沿到来时，判断模块1302判断电容C的电压是否高于预设电压V_ref，如果是，则控制充放电模块为电容C放电，当电容C的电压小于预设电压V_ref且采样信号的上升沿到来时，控制充放电模块停止为电容C放电，以及控制计数控制模块，以使计数模块停止对采样信号周期计数。

综上，若将电容C分为四种状态，充电状态、停止充电至开始放电的稳定状态1、放电状态以及停止放电至开始充电的稳定状态2，可以计数模块只有在电容C处于稳定状态1以及放电状态时才会记录采样信号周期的个数。电容停止充电的时刻为量化高电平的上升沿，电容停止放电的时刻为量化高电平的下降沿。

对于量化高电平n至量化高电平n+i-1而言，第一预设条件是指量化高电平n的上升沿到来后且采样信号的上升沿到来，第二预设条件是指量化高电平n的下降沿到来后且采样信号的上升沿到来，对于量化高电平n+i而言，第三预设条件是指采样信号的上升沿到来且所述电容的电压不低于所述预设电压；第四预设条件是指所述采样信号的上升沿到来且所述电容的电压低于所述预设电压且所述量化信号为低电平。

实施例四

在实际应用中，实施例三中的各个模块的实现方法有很多种，下面对各个模块进行详细的介绍。本发明实施例中的充放电模块以及计数控制模块的具体电路结构可以与实施例二中的相同，这里就不在对放电模块以及计数控制模块进行介绍。

请参阅图13、为本发明实施例提供的一种判断模块1302的电路图。判断模块1302可以包括：

N个D触发器、第一或非门1301、第一非门1302、第一与门1303、第二非门1304、第一或门1305、第二与门1306、第三与门1307、第二或门1308以及比较器1309；

量化信号分别作用于第一个D触发器1310的时钟输入端以及第三与门1307的一输入端，复位信号作用于N个D触发器的复位端R，第一个D触发器1310的输入端D分别与第一个D触发器1310的输出端

第二个D触发器1311的时钟输入端以及第一或非门1301的第一输入端相连，第二个D触发器1311的输入端D分别与第二个D触发器1311的输出端

以及第一或非门1301的第二输入端相连，以此类推，第N-1个D触发器1312的输入端D分别与第N-1个D触发器1312的输出端

以及第一或非门1301的第N-1输入端相连，第一或非门1301的输出端分别与第一非门1302的输入端以及第一与门1303的一输入端相连，第一与门1303的另一输入端与比较器1309的输出端相连，第一与门1303的输出端分别与第二与门1306的一输入端以及第一或门1305的一输入端相连，第一非门1302的输出端与第一或门1305的另一输入端相连，第一或门1305的输出端与第三与门1307的另一输入端相连，第三与门1307的输出端与第二或门1308的一输入端相连，第二或门1308的另一输入端与第二与门1306的输出端相连，第二或门1308的输出端与第N个D触发器1313的输入端D相连，采样信号作用于第N个D触发器1313的时钟输入端，第N触发器1313的输出端Q为判断模块的输出端。

工作原理如下：

在量化高电平1到来之前，由于复位信号将N个D触发器复位，所以N个D触发器的输出端Q均为零，输出端

均为一，此时第N个D触发器1313的输出端Q为低电平，由于此时量化信号为低电平，所以充放电模块即不为电容充电也不为电容放电，电容的电压维持预设电压不变，当量化高电平1的上升沿到来时，第一个D触发器的输出端

为低电平，而第二个D触发器至第N-1个D触发器的输出端

为高电平，所以第一或非门1301的输出端为低电平，第一非门1302的输出端为高电平，所以第一或门1305的输出端为高电平，第三与门1307的输出端为高电平，第二或门1308的输出端为高电平，在采样信号的上升沿到来之前，第N个D触发器的输出端Q仍为低电平，此时冲放电模块为电容充电，当采样信号的上升沿到来时，第N个D触发器的输出端Q输出高电平，以控制充放电模块停止为电容充电和控制计数控制模块控制计数模块对采样信号的个数进行计数，当量化高电平1的下降沿到来且采样信号的上升沿未到来时，第N个D触发器的输出端Q仍为高电平，此时由于量化信号为低电平，所以充放电模块开始为电容放电，此时，第三与门1307输出低电平，由于第一或非门1301仍输出低电平，所以第一与门1303输出低电平，所以第二与门1306输出低电平，所以第二或门1308输出低电平即第N个D触发器的输入端D为低电平，当采样信号的上升沿到来时，第N个D触发器的输出端Q为低电平，以控制充放电模块停止为电容放电；当量化高电平2的上升沿到来时，只有第二个D触发器的输出端

为低电平，所以第一或非门1301输出低电平，此时第一或门1305输出高电平，由于量化信号处于高电平，所以第三与门1307输出高电平，当采样信号的上升沿到来之前且量化高电平2的上升沿到来后，第N个D触发器的输出端Q仍为低电平，此时由于量化信号为高电平，所以充放电模块为电容充电；当采样信号的上升沿到来时，第N个D触发器的输出端Q输出高电平，由于量化信号为高电平，所以充放电模块停止为电容充电，并控制技术控制模块控制计数模块计数，当量化高电平的下降沿到来时且采样信号的上升沿到来之前，第二或门1308输出低电平，但第N个D触发器的输出端Q仍为高电平，所以充放电模块为电容放电，当采样信号的上升沿到来时，第N个D触发器的输出端Q为电平，此时充放电模块停止为电容放电，并控制计数控制模块控制计数模块停止计数，后续的量化高电平的过程如上述，直至当量化高电平n+i的上升沿到来，此时N个D触发器的输出端均输出低电平，此时第一或非门1301的输出端为高电平，在采样信号的上升沿未到来之前，第N个D触发器的输出端Q仍为低电平，由于量化信号为高电平，所以充放电模块为电容充电，当电容上的电压低于预设电压时，比较器1309输出低电平，此时第二或门1308输出低电平，即使采样信号的上升沿到来，充放电模块仍为电容充电，直至当电容上的电压高于预设电压时，第二或门1308的输出端为高电平，当采样信号的上升沿到来时，第N个D触发器的输出端输出高电平，此时充放电模块停止为电容充电，并控制计数控制模块控制计数模块计数，当量化高电平n+i的下降沿到来时且采样信号的上升沿到来之前，充放电模块为电容放电，当电容的电压低于预设电压时，第二或门1308的才输出低电平，此时当采样信号的上升沿到来时，充放电模块停止为电容放电，并控制计数控制模块控制计数模块停止计数。

当N等于2时，从量化高电平1开始计数，n+i等于3、7、11、15……量化高电平3补偿的是量化高电平1以及量化高电平2的误差时长，量化高电平7补偿的是量化高电平6、量化高电平5、量化高电平4以及量化高电平3的误差时长，以此类推；当N等于3时，从量化高电平1开始计数，i等于7、15、23……，其中，量化高电平7补偿的是量化高电平1至量化高电平6的误差时长，量化高电平15补偿的是量化高电平14至量化高电平7的误差时长，以此类推，当然N也可以等于4、5……此时的i进行相应的变化即可，这里不再一一赘述。

综上，当判断模块1202判断出量化高电平的上升沿到来后且采样信号的上升沿未到来之前，判断模块1202控制充放电模块1201为电容C充电，当采样信号的上升沿到来时，判断模块1202控制充放电模块1201停止为电容C充电，并控制计数控制模块，以使控制计数模块开始对采样信号的个数进行计数，当判断模块1202判断出量化高电平的下降沿到来后，且采样信号的上升沿到来之前，判断模块1202控制充放电模块为电容C放电，当采样信号的上升沿到来时，控制充放电模块1201停止为电容C放电，并控制计数控制模块，以使计数模块停止对采样信号的周期计数，这个过程只有将量化高电平的上升沿移相至与采样信号的上升沿同步的过程，但是由于充放电模块1201为电容C充电的时间与放电的时间可能不同，所以计数模块可能对量化高电平多记录一些或少记录一些。

当量化高电平n+i的上升沿到来时，判断模块1202判断电容C的电压是否高于预设电压V_ref，如果否，则不论采样信号的上升沿是否到来，控制充放电模块1201一直为电容C充电，直至电容C的电压升高至预设电压V_ref，这个过程是将前几个量化高电平的误差时长进行了补偿，若此时采样信号的上升沿未到来，则继续为电容C充电，直至采样信号的上升沿到来时，停止为电容C充电，并控制计数控制模块，以使计数模块对采样信号的个数进行计数，这个过程是将补偿量化高电平n+i-1至量化高电平n-1之后的量化高电平n+i进行移相直至补偿移相后的量化高电平n+i的上升沿与采样信号的上升沿同步。如果当量化高电平n+i的上升沿到来时，判断模块1202判断出电容C的电压高于预设电压V_ref，那么当采样信号的上升沿到来之前，控制充放电模块为电容C充电，当采样信号的上升沿到来时，控制充放电模块停止为电容C充电，这样个过程只实现了量化高电平n+i的移相过程，并没有补偿量化高电平n+i-1至量化高电平n多记录或者少记录的时长，当量化高电平n+i的下降沿到来时，判断模块1202判断电容C的电压是否高于预设电压V_ref，如果是，则控制充放电模块为电容C放电，直至电容C放电至预设电压V_ref，这个过程是对量化高电平n+i-1至量化高电平n-1的误差时长进行补偿的过程，当电容C放电至预设电压V_ref时，若采样信号的上升沿没有到来，则继续为电容C放电，直至采样信号的上升沿到来时，停止为电容C放电以及控制计数控制模块，以使计数模块停止对采样信号周期计数。

以上对本发明实施例所提供的一种误差消除电路中的各个模块进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

本发明实施例还提供了一种占空比检测电路，该电路包括上述实施例中的误差消除电路以及计数模块。

计数模块具体包括:N个D触发器，其中，N为大于等于2的正整数；

第一个D触发器的时钟输入端与第二与门电路1101的输出端相连；第一个D触发器的输入端D分别与第一个D触发器的输出端

以及第二个D触发器的时钟输入端相连；依此类推，第N-1个D触发器的输入端D分别与第N-1个D触发器的输出端

以及第N个D触发器的时钟输入端相连，第N个D触发器的输入端D与第N个D触发器的输出端

相连；N个D触发器的复位端相连，所述复位信号作用于N个D触发器的复位端。

复位信号可以为上述的脉冲信号。当复位信号高电平有效时，可以直接将脉冲信号作用于复位端，当复位信号低电平有效时，可以将脉冲信号作用于非门的输入端，非门的输出端与复位端相连即可。

为了本领域技术人员更加理解本发明实施例，下面将结合图8至图12所示电路图，对误差消除电路进行说明，请参阅图14，为本发明实施例提供的一种误差消除电路的波形图。

图中Ton表示量化信号，Pluse表示脉冲信号，clk表示采样信号，VC表示电容C上的电压，VC中的虚线表示预设电压V_ref，Vcomp表示比较器1001的输出信号，Q₀表示D触发器1002的输出端Q₀的信号，D1表示异或门1101的输出信号，D2表示第一与门1102的输出信号，D3表示或非门1103的输出信号，clk_delay表示延时单元1102的输出信号，clk_count表示第二与门1201的输出信号，count表示计数模块记录的数值。

在量化高电平1的上升沿到来之前，脉冲信号高电平的持续一定时间，由于脉冲信号作用于D触发器1002的复位端以及计数模块的清零端，所以D触发器1002被复位，计数模块被清零。由于脉冲信号还作用于第三开关管的控制端，所以在脉冲信号的高电平持续时间中，电容C处于充电状态，一直充电至预设电压V_ref，从图中可知在量化高电平1的上升沿到来之前，电容C的电压已经为预设电压V_ref，由于D触发器被复位所以输出端Q₀为低电平。

在t1时刻，量化高电平1的上升沿到来，这时量化信号Ton为高电平，Q₀为低电平，所以D1为高电平，D2为高电平，D3为低电平，因此第一开关管1107闭合，第二开关管1108断开，电流I_充电经过第一开关管1107对电容C充电，此时电容C的电压为VC=V_ref+I_充电*（t-t1）/C，电容C充电的过程中，由于VC>V_ref，所以比较器1001的输出Vcomp为高电平，因为此时Q₀为低电平，所以第二与门1201的输出端clk_count为低电平，此时计数模块不计数，其中，t大于等于t1小于等于t2。

在t2时刻，clk的上升沿到来时，Q₀与Vcomp均为高电平，所以D1为低电平，D2为低电平，D3为低电平，因此第一开关管1107与第二开关管1108均断开，电容C的电压保持不变，此时电容C的电压为VC=V_ref+I_充电*（t2-t1）/C，因为Q₀为高电平，所以第二与门1201的输出clk_count=clk_delay，从t2开始计数模块开始计数，其中，t2-t1是相位移动值。

在T3时刻，量化高电平1的下降沿到来，这时的Q₀为高电平，量化信号Ton为低电平，所以D1为低电平，D2为低电平，D3为高电平，因此第一开关管1107断开，第二开关管1108闭合，第二电流源1106输出电流I_放电，电流I_放电经过第二开关管1108对电容C放电，此时电容C上的电压VC为V_ref+I_充电*（t2-t1）/C-I_放电*（t-t3）/C，此时，由于Q₀为高电平，所以第二与门1201输出clk_count=clk_delay，计数模块继续计数。

在t4时刻时，VC=V_ref+I_充电*（t2-t1）/C-I_放电*（t4-t3）/C=V_ref，因为I_{充 电}=I_放电，所以t4-t3=t2-t1得出t4-t2=t3-t1，此时，已经将量化高电平1从t1-t3的时间段移相到t2-t4的时间段。

在t4时刻之后t5时刻之前，Q₀为高电平，Ton为低电平，电容C继续放电，因为Q₀为高电平所以计数模块仍然计数。在t5时刻时，clk的上升沿到来，D触发器1002输出Q₀为低电平，在Ton为低电平，Q₀为低电平时，D1为低电平，D2为低电平，D3为低电平，所以第一开关管1107与第二开关管1108断开，电容C上的电压保持不变，VC=V_ref-I_放电*（t5-t4）/C，其中，t5-t4为多记录的量化高电平1的长度。

在t5-t6时间段内，Ton为低电平，所以D2为低电平，第一开关管1107断开，电容C不会被充电，所以VC大于等于V_ref-I_放电*（t5-t4）/C，小于等于V_ref，因此比较器1001的输出信号Vcomp为低电平，从而Q₀为低电平，因为Ton为低电平，Q₀为低电平，所以D1为低电平，D3为低电平，所以第二开关管处于断开状态，电容C不会被放电，在t5-t6时间段Q₀为低电平，所以第二与门1201的输出信号clk_count为低电平，所以计数模块不计数。

在t6时刻，量化高电平2的上升沿到来，量化信号Ton为高电平，由于Ton为高电平且Q₀为低电平，所以D1为高电平，D2为高电平，所以第一开关管1107闭合，电容C开始被充电，电容C的电压VC为V_ref-I_放电*（t5-t4）/C+I_充电*（t-t6）/C，其中t大于等于t6小于等于t7。

在t7时刻，电容C的电压VC=V_ref，由上式可得到t5-t4=t7-t6，由此在量化高电平2的t7-t6阶段完成了对量化高电平1的误差t5-t4的补偿。

在t7时刻之后t8时刻之前，由于VC大于V_ref，所以Vcomp为高电平，在t7-t8时间段，Q₀为低电平，Ton为高电平，所以D2为高电平，D3为低电平，因此第一开关管1107闭合，第二开关管1108断开，电容C的继续被充电，VC=V_ref+I_充电*（t-t7）/C，因为Q₀为低电平，所以计数模块不计数。

在t8时刻clk的上升沿到来，此时Q₀与Vcomp均为高电平，由于Ton为高电平，Q₀为高电平，所以D1，D2为低电平，D1为低电平，所以D3为低电平，所以第一开关管1107与第二开关管1108均断开，电容C的电压保持不变，此时电容C的电压VC=V_ref+I_充电*（t8-t7）/C，此时Q₀为高电平，所以计数模块计数。

其中，t10-t9=t8-t7完成量化高电平2的移相，t11-t10将会被量化高电平3补偿，而后每一量化高电平的执行步骤均如上述所述。

为了本领域技术人员更加理解本发明实施例，下面将结合图13所示电路图，对误差消除电路进行说明，请参阅图15，为本发明实施例提供的一种消除误差电路的波形图。

图中Ton表示量化信号，clk表示采样信号，VC表示电容C上的电压，VC中的虚线表示预设电压V_ref。

从图中可以看出i等于3，由于量化高电平1、量化高电平2以及量化高电平3只是移相，而在移相时，电容C一直充电，所以在量化高电平4的上升沿到来时，电容C的电压高于预设电压V_ref，所以只有在量化高电平4的下降沿对量化高电平3、量化高电平2以及量化高电平1的误差时长进行补偿，其中，与量化高电平4对应的电容C的电压下降部分（用点划线画出）为对量化高电平3、量化高电平2以及量化高电平1的误差时长进行补偿的过程，与量化高电平4对应的电容C的电压下降部分（用点虚线画出）为量化高电平4的误差时长。由于量化高电平5、量化高电平6以及量化高电平7的在移相的过程中，电容C上的电压没有升高至预设电压V_ref，所以在量化高电平8的上升沿到来时，先对量化高电平5、量化高电平6以及量化高电平7的误差差时长进行补偿，与量化高电平8对应的电容充电部分（用点划线画出）为量化高电平8对量化高电平4、量化高电平5、量化高电平6以及量化高电平7的误差时长进行补偿的过程。

实施例五

请参阅图16，为本发明实施提供的一种误差消除方法的流程图，该方法包括：

步骤S1601：依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍；

当前量化高电平集合包括至少一个量化高电平。

步骤S1602：在各个移相后的量化高电平期间记录采样信号的个数；

步骤S1603：确定每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为量化高电平的误差时长，将当前量化高电平集合中各个量化高电平的误差时长之和称为当前量化高电平集合的误差时长；

步骤S1604：当距离当前量化高电平集合时间最近的量化高电平到来时，将最近的量化高电平对当前量化高电平集合的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合。

最近的量化高电平属于下一量化高电平集合。

具体的，对当前量化高电平集合进行移相和补偿的过程可以是通过在设定的时间点对电容的充放电实现的。

在步骤S1604之后还可以包括：根据记录的采样信号的个数，计算量化信号的占空比。

计算占空比的方法可以参见图4、图5及图6所示的方法。

采用本发明实施例提供的误差消除电路，通过对当前量化高电平集合进行移相和补偿，这样得到的平均占空比的误差仅仅在于最后一个量化高电平或最后一个采样信号，从而大大降低了误差。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的装置相对应，所以描述的比较简单，相关之处参见装置部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种误差消除电路，其特征在于，包括：补偿移相模块以及计数控制模块；

量化信号作用于所述补偿移相模块的一输入端，采样信号作用于所述补偿移相模块的另一输入端，所述补偿移相模块的输出端与所述计数控制模块的输入端相连；

所述补偿移相模块依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍，所述当前量化高电平集合包括至少一个量化高电平，并在所述各个移相后的量化高电平期间控制所述计数控制模块，以使计数模块记录采样信号的个数，确定所述每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为所述量化高电平的误差时长，将所述当前量化高电平集合中各个量化高电平的误差时长之和称为所述当前量化高电平的误差时长，当距离所述当前量化高电平集合时间最近的量化高电平到来时，将所述最近的量化高电平对所述当前量化高电平的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合，所述最近的量化高电平属于所述下一量化高电平集合。

2.根据权利要求1所述电路，其特征在于，所述当前量化高电平集合中的各个移相后的量化高电平的上升沿时刻为满足第一预设条件的时刻，下降沿时刻为满足第二预设条件的时刻，补偿移相后的所述最近的量化高电平的上升沿时刻为满足第三预设条件的时刻，补偿移相后的所述最近的量化高电平的下降沿时刻为满足第四预设条件的时刻。

3.根据权利要求2所述电路，其特征在于，所述补偿移相模块具体包括：

电容、充放电模块以及判断模块；

所述电容的一端接地，另一端分别与所述充放电模块的输出端以及所述判断模块的输入端相连；量化信号作用于所述充放电模块的输入端，所述充放电模块的控制端分别与所述判断模块的输出端以及所述计数控制模块的输入端相连；采样信号分别作用于所述判断模块的控制端以及所述计数控制模块的控制端；

所述电容的初始电压为预设电压，所述充放电模块检测到量化信号的上升沿到来时，为所述电容充电，在所述量化高电平到来，且所述判断模块检测出所述采样信号的上升沿到来以及所述电容的电压不低于所述预设电压时，控制所述充放电模块停止为所述电容充电，并控制所述计数控制模块，以使计数模块对采样信号的个数进行计数，所述第三预设条件是指采样信号的上升沿到来且所述电容的电压不低于所述预设电压；当所述充放电模块检测到所述量化高电平的下降沿到来时，为所述电容放电，当所述判断模块检测出所述采样信号的上升沿到来且所述电容的电压值低于所述预设电压时，控制所述充放电模块停止为所述电容放电，并控制所述计数控制模块，以使计数模块停止对采样信号进行计数，所述第四预设条件是指所述采样信号的上升沿到来且所述电容的电压低于所述预设电压且所述量化信号为低电平。

4.根据权利要求3所述电路，其特征在于，所述判断模块具体包括：

比较器以及D触发器；

所述比较器的正相输入端分别与所述充放电模块的输出端以及所述电容的非接地端相连，所述预设电压作用于所述比较器的反相输入端，所述比较器的输出端与所述D触发器的输入端D相连，采样信号作用于所述D触发器的时钟信号输入端，复位信号作用于所述D触发器的复位端R，所述D触发器的输出端Q₀为所述判断模块的输出端，所述复位信号只在量化信号的第一个上升沿到来之前有效。

5.根据权利要求2所述电路，其特征在于，所述补偿移相模块具体包括：

电容、充放电模块以及判断模块；

所述电容的一端接地，另一端分别与所述充放电模块的输出端以及所述判断模块的输入端相连；量化信号作用于所述充放电模块的输入端，所述充放电模块的控制端分别与所述判断模块的输出端以及所述计数控制模块的输入端相连；采样信号分别作用于所述判断模块的控制端以及所述计数控制模块的控制端；

所述电容的初始电压为所述预设电压，当判所述断模块判断出量化高电平n的上升沿到来时，所述判断模块控制所述充放电模块为所述电容充电，当采样信号的上升沿到来时，所述判断模块控制所述充放电模块停止为所述电容充电，并控制所述计数控制模块，以使所述计数模块开始对采样信号的个数进行计数，所述第一预设条件是指量化高电平n的上升沿到来后且采样信号的上升沿到来，当所述判断模块判断出量化高电平n的下降沿到来后，控制所述充放电模块为所述电容放电，当采样信号的上升沿到来时，控制所述充放电模块停止为所述电容放电，并控制所述计数控制模块，以使所述计数模块停止对采样信号的周期计数，所述第二预设条件是指量化高电平n的下降沿到来后且采样信号的上升沿到来；对后续的各个量化高电平的操作与量化高电平n相同，直至量化高电平n+i到来，量化高电平n+i的上升沿到来时，所述判断模块控制所述充放电模块为所述电容充电，在采样信号的上升沿时对所述电容电压进行判断，当所述电容电压低于预设电压时，继续对电容充电；当所述电容的电压高于所述预设电压且采样信号的上升沿到来时，停止为所述电容充电，并控制所述计数控制模块，以使所述计数模块对采样信号的个数进行计数，所述第三预设条件是指量化高电平n+i到来，所述电容的电压高于所述预设电压以及采样信号的上升沿到来，直到当量化高电平n+i的下降沿到来时，且所述判断模块判断出所述电容的电压高于所述预设电压时，控制所述充放电模块为所述电容放电，当所述电容的电压小于所述预设电压且采样信号的上升沿到来时，控制所述充放电模块停止为所述电容放电，以及控制所述计数控制模块，以使所述计数模块停止对采样信号周期计数，所述第四预设条件是指量化高电平n+i的下降沿到来，所述电容的电压小于所述预设电压以及采样信号的上升沿到来，其中，所述n与i均为大于等于1的正整数，且n=1+k×(i+1)，其中，k=0,1,2,3,...。

6.根据权利要求5所述电路，其特征在于，所述判断模块具体包括：

N个D触发器、第一或非门、第一非门、第一与门、第二非门、第一或门、第二与门、第三与门、第二或门以及比较器；

量化信号分别作用于第一个D触发器的时钟输入端以及第三与门的一输入端，复位信号作用于所述N个D触发器的复位端R，所述第一个D触发器的输入端D分别与所述第一个D触发器的输出端

第二个D触发器的时钟输入端以及第一或非门的第一输入端相连，第二个D触发器的输入端D分别与所述第二个D触发器的输出端

以及所述第一或非门的第二输入端相连，以此类推，第N-1个D触发器的输入端D分别与所述第N-1个D触发器的输出端

以及所述第一或非门的第N-1输入端相连，所述第一或非门的输出端分别与所述第一非门的输入端以及所述第一与门的一输入端相连，所述第一与门的另一输入端与所述比较器的输出端相连，所述第一与门的输出端分别与所述第二与门的一输入端以及所述第一或门的一输入端相连，所述第一非门的输出端与所述第一或门的另一输入端相连，所述第一或门的输出端与所述第三与门的另一输入端相连，所述第三与门的输出端与所述第二或门的一输入端相连，所述第二或门的另一输入端与所述第二与门的输出端相连，所述第二或门的输出端与所述第N个D触发器的输入端D相连，采样信号作用于所述第N个D触发器的时钟输入端，所述第N触发器的输出端Q为所述判断模块的输出端。

7.根据权利要求3-6任一所述电路，其特征在于，所述判断模块还包括第三开关管；

脉冲信号作用于所述第三开关管的控制端，所述第三开关管的第一端与所述比较器的正相输入端相连，所述第三开关管的第二端与基准电压V_ref的输出端相连；

当所述量化信号的第一个上升沿到来之前，所述脉冲信号控制所述第三开关管闭合，以形成为所述电容充电的线路，当所述电容的电压为预设电压时，所述脉冲信号控制所述第三开关管断开，以使所述电容的初始电压为所述预设电压。

8.根据权利要求3-6任一所述电路，其特征在于，所述充放电模块具体包括：

异或门、第一与门、或非门、非门、第一电流源、第二电流源、第一开关管以及第二开关管；

所述判断模块的输出端与所述异或门的一输入端相连，量化信号作用于所述异或门的另一输入端，所述异或门的输出端分别与所述第一与门的一输入端以及所述非门的输入端相连，量化信号作用于所述第一与门的另一输入端，所述第一与门的输出端与所述第一开关管的控制端相连；所述非门的输出端与所述或非门的一输入端相连，量化信号作用于所述或非门的另一输入端，所述或非门的输出端与所述第二开关管的制端相连；所述第一电流源的输入端与外接电源相连，输出端与所述第一开关管的第一端相连；所述第一开关管的第二端与所述第二开关管的第一端相连，所述第二开关管的第二端与所述第二电流源的输入端相连，所述第二电流源的输出端接地；所述第一开关管的第二端为所述充放电模块的输出端；

其中，所述第一电流源与所述第一开关管形成为所述电容供电的线路，所述第二电流源与所述第二开关管形成为所述电容放电的线路，所述第一电流源为所述电容充电的电流与所述第二电流源为所述电容放电的电流相同。

9.根据权利要求1-6任一项所述电路，其特征在于，所述计数控制模块包括第二与门；

采样信号作用于所述第二与门的一输入端相连；所述第二与门的另一输入端与所述判断模块的输出端相连，所述第二与门的输出端为所述计数控制模块的输出端；

当所述采样信号的上升沿到来且所述判断模块输出高电平时，所述第二与门输出高电平，以控制所述计数模块计数。

10.根据权利要求9所述电路，其特征在于，所述计数控制模块还包括延迟单元：

采样信号作用于所述延迟单元的输入端，所述延迟单元的输出端与所述第二与门的所述一输入端相连，所述延迟单元的延迟时间大于等于所述D触发器的延迟时间。

11.一种占空比检测电路，其特征在于，包括1-10任一项所述电路以及计数模块。

12.一种误差消除方法，其特征在于，包括：

依次将当前量化高电平集合中的各个量化高电平进行移相，以使各个移相后的量化高电平的上升沿与采样信号的上升沿同步，且各个移相后的量化高电平的长度为采样信号周期的整数倍，所述当前量化高电平集合包括至少一个量化高电平；

在所述各个移相后的量化高电平期间记录采样信号的个数；

确定所述每一移相后的量化高电平的长度与未移相时对应的量化高电平长度的差值作为所述量化高电平的误差时长，将所述当前量化高电平集合中各个量化高电平的误差时长之和称为所述当前量化高电平集合的误差时长；

当距离所述当前量化高电平集合时间最近的量化高电平到来时，将所述最近的量化高电平对所述当前量化高电平集合的误差时长进行补偿，并将下一量化高电平集合作为当前量化高电平集合，所述最近的量化高电平属于所述下一量化高电平集合。

13.根据权利要求12所述方法，其特征在于，还包括：

根据所述记录的采样信号的个数，计算量化信号的占空比。

14.根据权利要求12或13所述方法，其特征在于，对当前量化高电平集合进行移相和补偿的过程是通过在设定的时间点对电容的充放电实现的。

Images