CN202340216U - 峰值采样保持电路及其开关电源 - Google Patents

Abstract

本实用新型公开了峰值采样保持电路及其开关电源。峰值采样保持电路包括峰值采样电路、补偿电路、峰值保持电路、峰值输出缓冲电路和清零电路：所述峰值采样电路采样输入信号的各个时间点的峰值电压；所述补偿电路是对所述峰值采样电路的采样电容进行充电电流补偿，使得峰值采样电路的速度会加快；所述峰值保持电路对峰值采样输出电路输出的电压进行保持；所述峰值输出缓冲电路增强所述峰值保持电路的输出负载驱动能力；所述清零电路在峰值保持电路输出电压后，将峰值采样电路输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。利用本实用新型可以较好较快地再现输入信号的峰值，并可将峰值采样保持电路应用到开关电源系统上。

Description

峰值采样保持电路及其开关电源

技术领域

本实用新型涉及峰值采样保持技术，尤其涉及用于开关电源中的峰值采样保持电路。

背景技术

电源系统中，输入电压的大小是决定系统能否正常工作的重要因素，因此需要通过采样保持对线电压进行采样。图1为现有的采样保持电路的电路图。该采样保持电路包括：采样电路110、保持电路111。所述采样电路110包括采样开关102、采样电容105和采样开关的控制线104，采样开关102的一端接输入线101，采样开关102的另一端接采样电容105的一端，采样电容105的另一端接地；当控制线104为高电平时采样开关导通，控制线104为低电平时采样开关不导通。所述保持电路111包括保持开关106、保持电容108和保持开关106的控制线107，保持开关106的一端接采样电容，保持开关106的另一端接保持电容108，保持电容的另一端接地；当控制线107为高电平时保持开关导通，控制线107为低电平时保持开关不导通。输出线109是采样保持电路的输出

图2是现有的采样保持电路在交流输入下的各点波形图。

现有采样保持电路原理为：当控制线104为高电平和控制线107为低电平时，采样开关102导通，保持开关106不导通，此时对采样电容105进行充电，信号线103的电压上升到输入信号101的电压值为止；采样完成后进入保持阶段，此时控制线104为低电平和控制信号107为高电平，采样开关102不导通、保持开关106导通，采样电容105上的电荷流到保持电容108，相当于采样电容105对保持电容108充电；最后由输出线109输出，得到采样保持电压。

现有采样保持电路的不足之处在于当保持开关106导通、采样开关102不导通时，采样电容上面的电荷会流到保持电容108上，对保持电容进行充电，直到采样电容105上的电压和保持电容108上的电压相等才结束对保持电容的充电，这样最后得到的结果是保持电容108上的电压是采样电容105和保持电容108平衡时的电压，而不是输入线101的电压，输出电压不能很好的再现输入信号的电压。

还有采样保持电路的采样保持速度是充电电流和采样开关104和保持开关频率决定的，当采样开关保持的速度一定时，就是充电电流起决定作用，可以通过补偿充电电流的方式使整个采样保持过程加快，起到快速采样保持的作用。由于现有技术没有这个补偿充电电流的这个环节，使得整个采样保持电路的速度会下降。

发明内容

本实用新型旨在解决现有技术的不足，提供一种可以较好较快地再现输入信号的峰值采样保持电路。

本实用新型还提供了一种峰值采样保持的方法。

同时本实用新型还提供了一种峰值采样保持电路的应用系统。

峰值采样保持电路，包括峰值采样电路、补偿电路、峰值保持电路、峰值输出缓冲电路和清零电路：

所述峰值采样电路采样输入信号的各个时间点的峰值电压；

所述补偿电路是对所述峰值采样电路的采样电容进行充电电流补偿，使得峰值采样电路的速度会加快；

所述峰值保持电路对峰值采样输出电路输出的电压进行保持；

所述峰值输出缓冲电路增强所述峰值保持电路的输出负载驱动能力；

所述清零电路在峰值保持电路输出电压后，将峰值采样电路输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。

所述峰值采样电路包括输入缓冲器、比较器、采样开关、采样电容、逻辑门：

所述比较器比较输入信号的电压与峰值采样缓冲输出电路输出的电压，比较器的输出同采样控制线的控制信号输入逻辑门，当峰值采样电路输入信号的电压大于采样缓冲输出电路输出的电压时，且采样控制线为有效控制电平的控制下，使得采样开关导通，采样电容进行采样；当输入信号的电压小于采样缓冲输出电路输出的电压，或采样控制线为为无效控制电平的控制下，采样开关关断，采样电容不进行采样，保持原状态；

所述输入缓冲器为第一运算放大器，第一运算放大器的正端接输入信号，第一运算放大器的负端连接第一运算放大器的输出，第一运算放大器的输出端连接采样开关；

所述采样电容的一端接采样开关的输出，另一端接地。

所述采样开关由一个PMOS管、一个NMOS管、一个反相器组成，所述PMOS管的漏极连接NMOS管的源极并作为采样开关管的一端，所述PMOS管的源极连接NMOS管的漏极并作为采样开关的另一端，所述PMOS管的栅极和NMOS的栅极通过反向器连接，PMOS管或NMOS管的栅极连接所述的逻辑门。

所述采样开关的另外一种实现方式是由一个MOS管组成，所述MOS管的源极和漏极分别作为采样开关的两端，栅极连接所述的逻辑门。

所述补偿电路由第二比较器、第一电流源、NMOS管镜像电流、PMOS镜像电流和开关NMOS管组成，所述第二比较器的正端接一基准电压，负端接输入信号；当输入信号电压大于基准电压时，第二比较器的输出电压为低电平，此时补偿电路开始对充电电流进行补偿；当输入信号电压小于基准电压时，第二比较器的输出电压为高电平，此时补偿电路不对充电电流补偿。

所述峰值保持电路包括保持开关、保持电容、峰值保持控制线，当峰值保持控制线为有效控制电平，保持开关导通，保持电容进行充电，直到充电到峰值采样电路输出的峰值电压为止，从而使得峰值采样电路输出的峰值电压转移到峰值保持电路的输出电压；当峰值保持控制线为无效控制电平，保持开关不导通，此时保持电容维持原来的电压值；所述的保持电容一端连接保持开关，另一端接地。

所述保持开关是由一个PMOS管、一个NMOS管、一个反相器组成，所述PMOS管的漏极连接NMOS管的源极(或漏极)并作为保持开关管的一端，所述PMOS管的源极连接NMOS管的漏极(或源极)并作为保持开关的另一端，所述PMOS管的栅极和NMOS的栅极通过反向器连接，PMOS管或NMOS管的栅极连接保持控制线。

所述保持开关另外一种实现是由一个MOS管组成，所述MOS管的源极和漏极分别作为采样开关的两端，栅极连接所述保持控制线。

所述的峰值输出缓冲电路为由第三运算放大器构成的跟随器组成，所述的第三运算放大器的正端连接峰值保持电路的输出，第三运算放大器的负端连接第三运算放大器的输出端，第三运算放大器的输出端为峰值采样保持电路的输出。

所述清零电路是由一个NMOS管和清零控制线组成，所述NMOS管的漏端接峰值采样电路的输出，NMOS管的源端接地，清零控制线控制NMOS管的栅极，当清零控制线为有效控制电平时，NMOS管对地导通，使得采样电容的上一周期峰值采样的电压进行放电；当清零控制线为无效控制电平时，NMOS管不导通，采样电容上的电压维持上一周期的峰值采样的电压。

所述输入信号为直流信号或交流信号。

所述的峰值采样控制线、峰值保持控制线和清零控制线在每个周期内依次进行控制。

峰值采样保持的方法，包括如下步骤：

(1)采样输入信号的各个时间点的峰值电压；

(2)补偿电路对充电电流进行补偿，同时该步骤输出的电压反馈给步骤(1)进行采样比较；

(3)对步骤(2)输出的跟随电压进行保持，同时该步骤输出保持电压；

(4)对步骤(3)的输出的保持电压进行增强后作为峰值输出电压；

(5)对峰值采样电压进行清零，以便下一周期进行峰值采样；

(6)重复步骤(1)一(5)。

所述步骤(1)实现的方法为：通过比较器比较输入信号的电压值与步骤(2)反馈的保持电压，所述比较器的输出同采样控制线的信号输入逻辑门，当输入信号的电压大于步骤(2)输出的保持电压，且采样控制线为有效控制电平时，采样开关导通，采样电容对输入信号进行采样；当输入信号的电压小于步骤(2)输出的保持电压，或采样控制线为无效控制电平时，采样开关关断，采样电容不进行采样，保持原状态。

所述步骤(2)实现的方法为：当输入电压高于一基准电压时，补偿电路开始对充电电流进行补偿；

所述步骤(3)实现的方法为：当峰值保持控制线为有效控制电平时，保持开关导通，保持电容进行充电，直到充电到步骤(1)输出的的峰值电压为止，从而使得峰值电压转移到保持电压；当峰值保持控制线为无效控制电平，保持开关不导通，此时保持电容维持原来的电压值。

所述步骤(4)实现的方法为：通过第三运算放大器实现对保持电压的跟随。

所述步骤(5)实现的方法为：清零控制线控制MOS管的栅极，当清零控制线为有效控制电平时，MOS管对地导通，使得采样电容的上一周期峰值采样的电压进行放电；当清零控制线为无效控制电平时，MOS管不导通，采样电容上的电压维持上一周期的峰值采样的电压。

开关电源，包括变压器和整流、两个分压电阻、滤波电容、峰值采样保持电路。

所述变压器为开关电源的主变压器，在变压器的副边产生出与匝数比成比例的电压；

所述两个电阻是分压作用，通过这两电阻的分压可以降低输入到峰值采样保持电路的电压，便于芯片对这一电压进行处理；

所述电容是对通过整流分压后的电压进行滤波，电容的一端接地，另一端接分压出来的节点上，得到电压进入峰值采样保持电路进行处理，当滤波电容容值很大时，峰值采样保持电路的输入电压是直流电压；当滤波电容容值很小时，峰值采样保持电路的输入电压是交流电压。

所述的峰值采样保持电路如前所述。

本实用新型的有益效果是：通过峰值采样电路解决了何时进行实时采样，即当输入峰值采样保持电路的电压大于采样缓冲输出的的电压时进行；通过补偿电路对充电电流进行补偿；通过峰值保持电路将每一周期的峰值进行保持；通过清零电路清除上一周期的峰值采样出来的电压，实时清零可以准确得到峰值电压；避免采样电容上的电荷积累；通过峰值输出缓冲电路增强负载驱动能力。该电路应用到开关电源系统上能够更快更好地采样输入电压的峰值信号，通过峰值采样保持电路得到的峰值信号根据系统的设置进行相应的动作。

附图说明

图1为现有技术的采样保持电路的电路图。

图2为图1所示的采样保持电路的各点波形图。

图3为本实用新型的峰值采样保持电路结构图。

图4为本实用新型的峰值采样保持电路的电路图。

图5为图4的直流电压输入的各点波形图。

图6为图4的交流电压输入的各点波形图。

图7为本实用新型峰值采样保持电路的开关电源系统。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

峰值采样保持电路，如图3、图4所示，包括峰值采样电路11、补偿电路14、峰值保持电路12、峰值输出缓冲电路15和清零电路13：

所述峰值采样电路11采样输入信号21的各个时间点的峰值电压22；

所述补偿电路14是对所述峰值采样电路11的采样电容37进行充电电流补偿，使得峰值采样电路的速度会加快；

所述峰值保持电路12对峰值电压22进行保持；

所述峰值输出缓冲电路15增强所述峰值保持电路12的输出负载驱动能力；

所述清零电路13在峰值保持电路12输出电压后，将峰值采样电路11输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。

所述峰值采样电路11包括输入缓冲器31、比较器32、采样开关51、采样电容37、逻辑门33：

所述比较器32比较输入信号21的电压与峰值电压22，比较器的输出41同采样控制线42的信号输入逻辑门33，当峰值采样电路11的输入信号21的电压大于峰值电压22，且采样控制线42为高电平，采样开关51导通，采样电容37进行采样；当输入信号21的电压小于峰值电压22，或采样控制线42为低电平，采样开关关断，采样电容37不进行采样，保持原状态，在本实施例中，所述逻辑门33为与非门。

所述输入缓冲器31为第一运算放大器31，第一运算放大器31的正端接输入信号21，第一运算放大器31的负端连接运算放大器31的输出，第一运算放大器31的输出端连接采样开关51。

所述采样电容37的一端接采样开关的输出，另一端接地。

所述采样开关51是由一个PMOS管35、一个NMOS管36、一个反相器34组成；

所述补偿电路14由第二比较器81、第一电流源87、NMOS管镜像电流83和85、PMOS镜像电流88和89和开关NMOS管84组成，所述第二比较器81的正端接一基准电压80，负端接输入信号21；当输入信号电压21大于基准电压80时，第二比较器81的输出电压为低电平，此时补偿电路14开始对充电电流进行补偿；当输入信号电压21小于基准电压80时，第二比较器81的输出电压为高电平，此时补偿电路14不对充电电流补偿。

所述峰值保持电路12包括保持开关66、保持电容64、峰值保持控制线61，当峰值保持控制线61为高电平，保持开关66导通，保持电容64进行充电，直到充电到峰值采样电路11输出的峰值电压22为止，从而使得峰值采样电路11输出的峰值电压22转移到峰值保持电路12的输出电压23；当峰值保持控制线61为低电平，保持开关66不导通，此时保持电容64维持原来的电压值；所述的保持电容64一端连接保持开关，另一端接地。

所述保持开关66是由一个PMOS管65、一个NMOS管63、一个反相器62组成。

所述的峰值输出缓冲电路15由第三运算放大器71接成的跟随器组成，所述的第三运算放大器71的正端连接峰值保持电路15的输出23，第三运算放大器71的负端连接第三运算放大器71的输出端，第三运算放大器71的输出端为峰值采样保持电路的输出。

所述清零电路13是由NMOS管52和清零控制线53组成，所述NMOS管52的漏端接峰值采样电路11的输出22，NMOS管52的源端接地，清零控制线53控制NMOS管的栅极，当清零控制线53为高电平时，NMOS管52对地导通，使得采样电容37上的上一周期峰值采样的电压进行放电；当清零控制线53为低电平时，NMOS管52不导通，采样电容的电压维持上一周期的峰值采样的电压；

所述输入信号21为直流信号或交流信号。

如图5所示，为图4的直流电压输入21的各点波形图。

如图6所示，为图4的交流电压输入21的各点波形图。

如图7所示，开关电源，包括变压器及整流电路91、两个分压电阻92和93、滤波电容94、峰值采样保持电路95。

所述变压器为开关电源的主变压器；

所述电阻92和93是分压作用，通过这两电阻的分压可以降低输入到峰值采样保持电路95的电压，便于芯片对这一电压进行处理；

所述电容94是对通过分压后的电压进行滤波，电容的一端接地，另一端接分压出来的节点上，得到电压进入峰值采样保持电路进行处理，当滤波电容容值很大时，峰值采样保持电路95的输入电压是直流电压；当滤波电容值很小时，峰值采样保持电路95的输入电压是交流电压；

所述的峰值采样保持电路如前所述。

本实用新型公开了峰值采样保持电路及其开关电源，并且参照附图描述了本实用新型的具体实施方式和效果。应该理解到的是：上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型保护范围之内。

Claims (7)

1.峰值采样保持电路，其特征在于包括峰值采样电路、补偿电路、峰值保持电路、峰值输出缓冲电路和清零电路：

所述峰值采样电路采样输入信号的各个时间点的峰值电压；

所述补偿电路是对所述峰值采样电路的采样电容进行充电电流补偿，使得峰值采样电路的速度会加快；

所述峰值保持电路对峰值采样输出电路输出的电压进行保持；

所述峰值输出缓冲电路增强所述峰值保持电路的输出负载驱动能力；

所述清零电路在峰值保持电路输出电压后，将峰值采样电路输出的上一周期峰值电压及时进行清零，以便下一周期进行峰值采样。

2.如权利要求1所述峰值采样保持电路，其特征在于所述峰值采样电路包括输入缓冲器、比较器、采样开关、采样电容、逻辑门：

所述比较器比较输入信号的电压与峰值采样缓冲输出电路输出的电压，比较器的输出同采样控制线的控制信号输入逻辑门，当峰值采样电路输入信号的电压大于采样缓冲输出电路输出的电压时，且采样控制线为有效控制电平的控制下，使得采样开关导通，采样电容进行采样；当输入信号的电压小于采样缓冲输出电路输出的电压，或采样控制线为为无效控制电平的控制下，采样开关关断，采样电容不进行采样，保持原状态；

所述输入缓冲器为第一运算放大器，第一运算放大器的正端接输入信号，第一运算放大器的负端连接第一运算放大器的输出，第一运算放大器的输出端连接采样开关；

所述采样电容的一端接采样开关的输出，另一端接地。

述采样开关由一个PMOS管、一个NMOS管、一个反相器组成，所述PMOS管的漏极连接NMOS管的源极并作为采样开关管的一端，所述PMOS管的源极连接NMOS管的漏极并作为采样开关的另一端，所述PMOS管的栅极和NMOS的栅极通过反向器连接，PMOS管或NMOS管的栅极连接所述的逻辑门。

所述采样开关的另外一种实现方式是由一个MOS管组成，所述MOS管的源极和漏极分别作为采样开关的两端，栅极连接所述的逻辑门。

3.如权利要求1所述峰值采样保持电路，其特征在于所述补偿电路由第二比较器、第一电流源、NMOS管镜像电流、PMOS镜像电流和开关NMOS管组成，所述第二比较器的正端接一基准电压，负端接输入信号；当输入信号电压大于基准电压时，第二比较器的输出电压为低电平，此时补偿电路开始对充电电流进行补偿；当输入信号电压小于基准电压时，第二比较器的输出电压为高电平，此时补偿电路不对充电电流补偿。

4.如权利要求1所述峰值采样保持电路，其特征在于所述峰值保持电路包括保持开关、 保持电容、峰值保持控制线，当峰值保持控制线为有效控制电平，保持开关导通，保持电容进行充电，直到充电到峰值采样电路输出的峰值电压为止，从而使得峰值采样电路输出的峰值电压转移到峰值保持电路的输出电压；当峰值保持控制线为无效控制电平，保持开关不导通，此时保持电容维持原来的电压值；所述的保持电容一端连接保持开关，另一端接地。

所述保持开关是由一个PMOS管、一个NMOS管、一个反相器组成，所述PMOS管的漏极连接NMOS管的源极(或漏极)并作为保持开关管的一端，所述PMOS管的源极连接NMOS管的漏极(或源极)并作为保持开关的另一端，所述PMOS管的栅极和NMOS的栅极通过反向器连接，PMOS管或NMOS管的栅极连接保持控制线。

所述保持开关另外一种实现是由一个MOS管组成，所述MOS管的源极和漏极分别作为采样开关的两端，栅极连接所述保持控制线。

5.如权利要求1所述峰值采样保持电路，其特征在于所述的峰值输出缓冲电路为由第三运算放大器构成的跟随器组成，所述的第三运算放大器的正端连接峰值保持电路的输出，第三运算放大器的负端连接第三运算放大器的输出端，第三运算放大器的输出端为峰值采样保持电路的输出。

6.如权利要求1所述峰值采样保持电路，其特征在于所述清零电路是由一个NMOS管和清零控制线组成，所述NMOS管的漏端接峰值采样电路的输出，NMOS管的源端接地，清零控制线控制NMOS管的栅极，当清零控制线为有效控制电平时，NMOS管对地导通，使得采样电容的上一周期峰值采样的电压进行放电；当清零控制线为无效控制电平时，NMOS管不导通，采样电容上的电压维持上一周期的峰值采样的电压。

7.开关电源，其特征在于包括变压器和整流、两个分压电阻、滤波电容、峰值采样保持电路：

所述变压器为开关电源的主变压器，在变压器的副边产生出与匝数比成比例的电压；

所述两个电阻是分压作用，通过这两电阻的分压可以降低输入到峰值采样保持电路的电压，便于芯片对这一电压进行处理；

所述电容是对通过整流分压后的电压进行滤波，电容的一端接地，另一端接分压出来的节点上，得到电压进入峰值采样保持电路进行处理，当滤波电容容值很大时，峰值采样保持电路的输入电压是直流电压；当滤波电容容值很小时，峰值采样保持电路的输入电压是交流电压。

所述的峰值采样保持电路对滤波电压进行峰值采样保持。 

Images