CN102427350A - 一种pwm信号移相电路及控制方法 - Google Patents

Abstract

本发明公开了一种PWM信号的移相方法及实现电路，在本发明所提供的PWM信号移相电路中包括：移相PWM信号生成电路，主要由计数器、寄存器、比较器组成；移相相位设定电路，具体为芯片引脚PSET通过电阻R接到VCC，通过电容C接到GND。在本发明所提供的方法中，根据PWM_IN信号的频率范围选择相应精度的高频时钟信号CLK，通过对芯片引脚PSET所连接的电阻电容RC常数的设定来进行具体的移相相位的设定，从而实现对PWM信号进行不同相位的可靠移相；同时，根据PWM信号周期与脉宽的计数结果，实时更新寄存的PWM信号的周期与脉宽计数，使得电路可以对周期或脉宽变化的PWM信号进行准确的移相。

Description

一种PWM信号移相电路及控制方法

技术领域

本发明涉及信号移相技术领域，尤其涉及一种PWM(Pulse WidthModulation，脉冲宽度调制)信号的移相电路及控制方法。

背景技术

PWM(Pulse Width Modulation，脉冲宽度调制)是一种模拟控制方式，其根据相应载荷的变化来调制晶体管栅极或基极的偏置，来实现开关稳压电源输出或晶体管导通时间的改变，这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。当前在LED(Light Emitting Diode，发光二极管)领域中，一般使用PWM来设置周期和占空度，即采用PWM调光移相实现对LED的数字调光。在LED中其具体工作原理是：通过改变PWM输入脉冲信号的占空比来调制LED驱动芯片对功率场效应管的栅极控制信号，来调节通过LED电流的大小，实现对LED的数字调光。

具体在现有技术中，一个PWM移相调光电路中包含多个串接的延迟锁相回路(DLLs)，各DLL根据所收到的PWM信号，以一高频时脉信号(取样频率)计算输入的PWM信号的脉波宽度并产生一个具有相同脉波宽度的PWM信号予以输出，再将复制产生的具有相位差的PWM复制信号，作为下一个LED通道的PWM信号。

但是，由于上述执行PWM信号移相的电路所采用的电路较为复杂，并且在取样计算完毕与复制输出之间存在时间延迟，从而导致无法提供精确的PWM信号的移相。

发明内容

有鉴于此，本发明的目的在于提供一种PWM信号的移相电路及控制方法，实现对PWM信号准确的移相。

为了达到上述目的，本发明提供如下技术方案：

一种脉冲宽度调制PWM信号移相电路，包括：

由串联于低电位与高电位之间的电阻R和电容C构成的移相相位设定电路，所述电阻R的一端接高电位，所述电容C的一端接低电位；

与输入PWM信号的PWM_IN端、置位信号PSET端、时钟信号CLK端连接的移相PWM信号生成电路；

其中，所述置位信号PSET连接于所述电阻和电容之间，所述移相PWM信号生成电路依据置位信号PSET、所述PWM信号周期与脉宽的计数结果对所述PWM信号进行移相，由PWM_OUT端输出移相后的PWM信号。

优选地，所述移相PWM信号生成电路包括：

存储所述PWM信号周期和脉宽的记忆PWM_IN的周期与脉宽电路；

依据置位信号PSET的充放电状态，生成置高信号SETH使所述PWM信号置高的PWM_OUT置高信号产生电路；

生成置低信号SETL使所述PWM信号置低的PWM_OUT置低信号产生电路；

依据所述置高信号SETH和置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号的PWM_OUT生成电路。

优选地，所述记忆PWM_IN的周期与脉宽电路包括：

一输入端通过第一短延迟电路SD1与所述PWM_IN端连接的第一与门G1，另一输入端通过依次连接的所述第一短延迟电路SD1、第二短延迟电路SD2、第一非门F1与所述PWM_IN端连接；

复位端输入端R与所述第一与门G1的输出端连接的第一计数器COUNTER1，其时钟脉冲输入端与所述时钟信号CLK端相连，其输出端分别与第一寄存器REG1和第二寄存器REG2的数据预置输入端相连，且在所述PWM_IN端输出的PWM信号延迟后的上升沿处重置所述第一计数器COUNTER1中的数值；

所述第一寄存器REG1的时钟脉冲输入端通过第二非门F2与所述PWM_IN端连接，输入的所述PWM信号作为所述第一寄存器REG1的触发信号，并在所述PWM信号的下降沿时记录第一计数器COUNTER1的数值，作为所述PWM信号的脉宽计数结果由所述第一寄存器REG1的输出端输出；

所述第二寄存器REG2的时钟脉冲输入端与所述PWM_IN端连接，输入的所述PWM信号作为第二寄存器REG2的触发信号，并在所述PWM信号的上升沿时记录所述第一计数器COUNTER1的数值，作为所述PWM信号的周期计数结果由所述第二寄存器REG2的输出端输出。

优选地，所述PWM_OUT置高信号产生电路包括：

同相输入端与所述置位信号PSET端连接的运算放大器，其反相输入端与参考电压VREF端相连，其输出端与移位寄存器L的置位端S相连，当所述置位信号PSET端开始充电，且所述置位信号PSET端的电压高于所述参考电压VREF端输出的第二参考信号V2时，所述运算放大器的输出端输出PWM_OUT置高信号SETH；

一输入端与所述PWM_IN端相连的第二与门G2，其另一输入端通过依次相连的第三短延迟电路SD3、第三非门F3与所述PWM_IN端连接，所述第二与门G2的输出端与所述移位寄存器L的复位端R相连；

栅极与所述移位寄存器L的输出端Q相连的场效应管，其源极与所述置位信号PSET端相连，漏极接低电位。

其中，在所述置位信号PSET端开始放电使所述置位信号PSET端输出的电压置于零电位之后，在所述PWM_IN端输入的PWM信号下一个上升沿时，所述置位信号PSET端开始充电，所述置位信号PSET端输出的电压由零电位上升至所述参考电压VREF端输出的第三参考信号V3的时间为所述PWM信号的移相时间。

优选地，所述PWM_OUT置低信号产生电路包括：

一输入端与所述PWM_OUT端相连的第三与门G3，其另一输入端通过依次相连的第四短延迟电路SD4、第四非门F4与所述PWM_OUT端连接；

复位端输入端R与所述第三与门G3的输出端连接的第二计数器COUNTER2，其时钟脉冲输入端与所述时钟信号CLK端相连，所述第二计数器COUNTER2中的计数结果在所述PWM_OUT端输出的移相后的PWM信号的上升沿时重置；

第一数据输入端D1与所述第二计数器COUNTER2的输出端连接的第一数字比较器，其第二数据输入端D2与所述记忆PWM_IN的周期与脉宽电路中输出所述PWM信号的脉宽计数结果的输出端相连，当所述第二计数器COUNTER2的计数结果与所述PWM信号的脉宽计数结果相同时，所述第一数字比较器输出端输出PWM_OUT置低信号SETL。

优选地，所述PWM_OUT置高信号产生电路包括：

第二数字比较器，所述第二数据比较器的第一输入端D1与所述第一计数器COUNTER1的输出端相连，第二输入端D2与所述第二寄存器REG2输出端相连，当所述第一计数器COUNTER1输出的数值为所述第二寄存器REG2输出数值的1/2时，所述第二数字比较器的输出端输出PWM_OUT置高信号SETH。

优选地，所述PWM_OUT生成电路为移位寄存器。

一种脉冲宽度调制PWM信号移相电路的控制方法，应用于上述PWM信号移相电路，包括：

移相相位设定电路依据电阻R和电容C的RC常数设定PWM信号的移相度数，控制置位信号PSET端处于充电状态或放电状态；

移相PWM信号生成电路记录由PWM_IN端输入的PWM信号的周期和脉宽，以及依据所述置位信号PSET的充放电状态、时钟信号CLK、所述PWM信号的周期与脉宽的计数结果生成对应的置高信号SETH或置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号PWM_OUT。

优选地，包括：

依据所述PWM_IN端输入的PWM信号的频率范围设定所述时钟信号CLK的精度。

通过上述技术方案可知，本发明具有如下有益效果：通过由计数器、寄存器、比较器组成的电路，能够实时更新寄存的PWM周期与脉宽计数，使得电路可以对周期或脉宽变化的PWM进行移相，而且根据芯片引脚PSET的外部设定能够进行任意相位的移相，因此，实现了针对不同的应用场合对PWM信号进行准确可靠的移相。

附图说明

图1是本发明实施例提供的PWM信号移相电路的电路框图；

图2是本发明实施例提供的PWM信号移相电路中PSET引脚的外接电路；

图3是本发明实施例提供的一种记忆PWM_IN的周期与脉宽电路；

图4(a)是本发明实施例提供的PWM_OUT的置高信号产生电路；

图4(b)是本发明实施例提供的PWM_OUT的置低信号产生电路；

图4(c)是本发明实施例提供的PWM_OUT生成电路；

图4(d)是本发明实施例提供的移相180度时PWM_OUT的置高信号产生电路；

图5是本发明实施例提供的信号波形图。

具体实施方式

本发明公开了一种PWM(Pulse Width Modulation，脉冲宽度调制)信号的移相电路及控制方法，通过由计数器、寄存器、比较器组成的PWM信号移相电路，可以实时更新寄存的PWM周期与脉宽计数，使得电路可以对周期或脉宽变化的PWM进行移相，而且根据芯片引脚PSET的外部设定能够进行任意相位的可靠移相，因此，实现了针对不同的应用场合对PWM信号进行准确的移相。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考附图1所示，为PWM信号移相电路的电路框图。图1中示出了与输入PWM信号的PWM_IN端、置位信号PSET端、时钟信号CLK端连接的移相PWM信号生成电路1。其中，引脚PWM_IN为输入的PWM信号；PWM_OUT为移相后的PWM信号；CLK为时钟信号，可具体为高频时钟信号，具有可以根据PWM_IN信号的频率范围选择其相应的精度；引脚PSET的外部设定用来进行任意相位的移相。

PSET外接的移相相位设定电路如附图2所示，由串联于低电位与高电位之间的电阻R和电容C构成所述的移相相位设定电路，所述电阻R的一端接低电位，所述电容C的一端接高电位，所述置位信号PSET连接于所述电阻和电容之间；具体如图2中所示PSET通过电阻R接到VCC(高电位)，通过电容C接到GND(低电位)。

上述移相PWM信号生成电路1主要依据置位信号PSET、所述PWM信号周期与脉宽的计数结果对所述PWM信号进行移相，由PWM_OUT端输出移相后的PWM信号。其具体实现的功能为：PWM_OUT为PWM_IN移相一定度数后的信号，由公式(1)和公式(2)可知，具体移相的度数Phase shift与PSET所接电阻电容的RC常数相关。

$\mathrm{\ΔT}=-\mathrm{RC}*\ln (1-\frac{V_{\mathrm{REF}}}{V_{\mathrm{CC}}})---\left(1\right)$

$\mathrm{Phaseshift}=\frac{\mathrm{\ΔT}}{T}*360---\left(2\right)$

其中，T为PWM_IN输入的PWM信号的周期，RC为设定的电阻和电容的常数，V_REF为参考电压，V_CC为电源电压。

在上述图1中示出的移相PWM信号生成电路1主要包括：

存储所述PWM信号周期和脉宽的记忆PWM_IN的周期与脉宽电路；依据置位信号PSET的充放电状态，生成置高信号SETH使所述PWM信号置高的PWM_OUT置高信号产生电路；生成置低信号SETL使所述PWM信号置低的PWM_OUT置低信号产生电路；依据所述置高信号SETH和置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号的PWM_OUT生成电路。

如图3所示，记忆PWM_IN的周期与脉宽电路主要包括：第一短延迟电路SD1、第二短延迟电路SD2、第一与门G1、第一非门F1、第二非门F2、第一计数器COUNTER1、第一寄存器REG1和第二寄存器REG2。

第一与门G1的一输入端通过第一短延迟电路SD1与所述PWM_IN端连接，另一输入端通过依次连接的所述第一短延迟电路SD1、第二短延迟电路SD2、第一非门F1与所述PWM_IN端连接。

第一计数器COUNTER1的复位端输入端R与所述第一与门G1的输出端连接，其时钟脉冲输入端与所述时钟信号CLK端相连，其输出端分别与第一寄存器REG1和第二寄存器REG2的数据预置输入端相连，且在所述PWM_IN端输出的PWM信号延迟后的上升沿处重置所述第一计数器COUNTER1中的数值。

所述第一寄存器REG1的时钟脉冲输入端通过第二非门F2与所述PWM-IN端连接，输入的所述PWM信号作为所述第一寄存器REG1的触发信号，并在所述PWM信号的下降沿时记录第一计数器COUNTER1的数值，作为所述PWM信号的脉宽计数结果由所述第一寄存器REG1的输出端输出。

所述第二寄存器REG2的时钟脉冲输入端与所述PWM_IN端连接，输入的所述PWM信号作为第二寄存器REG2的触发信号，并在所述PWM信号的上升沿时记录所述第一计数器COUNTER1的数值，作为所述PWM信号的周期计数结果由所述第二寄存器REG2的输出端输出。

该记忆PWM_IN的周期与脉宽电路具体实现的功能为：第一计数器COUNTER1在PWM_IN的短延迟后的上升沿被重置。寄存器REG2在PWM_IN的上升沿记下第一计数器COUNTER1的数值，为PWM_IN的周期。寄存器REG1在PWM_IN的下降沿记下第一计数器COUNTER1的数值，为PWM_IN的脉宽。

如图4(a)所示，PWM_OUT的置高信号产生电路具体电路结构主要包括：运算放大器11、移位寄存器L、第二与门G2、场效应管12、第三短延迟电路SD3和第三非门F3。

运算放大器11的同相输入端与所述置位信号PSET端连接，其反相输入端与参考电压VREF端相连，其输出端与移位寄存器L的置位端S相连，当所述置位信号PSET端开始充电，且所述置位信号PSET端的电压高于所述参考电压VREF端输出的第二参考信号V2时，所述运算放大器11的输出端输出PWM_OUT置高信号SETH。

第二与门G2的一输入端与所述PWM_IN端相连，其另一输入端通过依次相连的第三短延迟电路SD3、第三非门F3与所述PWM_IN端连接，所述第二与门G2的输出端与所述移位寄存器L的复位端R相连。

场效应管12的栅极与所述移位寄存器L的输出端Q相连，其源极与所述置位信号PSET端相连，漏极接低电位。

其中，引脚PSET外接电阻到VCC，外接电容到GND。

电路具体实现功能：在PWM_IN的上升沿，PSET开始充电，在PSET高于参考电压VREF时产生一个PWM_OUT置高信号SETH，电容上的电荷被放掉，PSET被拉到地。在下一个PWM_IN的上升沿，PSET又开始充电，如此循环，不断的产生PWM_OUT置高信号。其波形图可参照图5。所述置位信号PSET端输出的电压由零电位上升至所述参考电压VREF端输出的第三参考信号V3的时间为所述PWM信号的移相时间。

图4(b)所示，为PWM_OUT的置低信号产生电路，其具体电路结构主要包括：第三与门G3、第四短延迟电路SD4、第四非门F4、第二计数器COUNTER2和第一数字比较器1Q。

第三与门G3的一输入端与所述PWM_OUT端相连，其另一输入端通过依次相连的第四短延迟电路SD4、第四非门F4与所述PWM_OUT端连接。

第二计数器COUNTER2的复位端输入端R与所述第三与门G3的输出端连接，其时钟脉冲输入端与所述时钟信号CLK端相连，所述第二计数器COUNTER2中的计数结果在所述PWM_OUT端输出的移相后的PWM信号的上升沿时重置。

第一数字比较器1Q的第一数据输入端D1与所述第二计数器COUNTER2的输出端连接，其第二数据输入端D2与所述记忆PWM_IN的周期与脉宽电路中输出所述PWM信号的脉宽计数结果的输出端相连。

具体的PWM_OUT的置低信号产生电路具体实现功能：计数器在PWM_OUT的上升沿计数器被重置，当所述第二计数器COUNTER2的计数结果与所述PWM信号的脉宽计数结果相同时，所述第一数字比较器1Q输出端输出PWM_OUT置低信号SETL。

如图4(c)所示，为PWM_OUT生成电路，具体为一移位寄存器13。输出的PWM_OUT由SETH置高，由SETL置低，与PWM_IN相比有一定的相移。

需要说明的是，在本发明实施例公开的PWM信号移相电路的基础上，如果只需要移相180度而不是任意相位，则可以采用图4(d)所示的电路。

如图4(d)所示，为移相180度时PWM_OUT的置高信号产生电路。电路的具体结构为：在上述图3的基础上，还包括一个第二数字比较器2Q，所述第二数据比较器2Q的第一输入端D1与所述第一计数器COUNTER1的输出端相连，第二输入端D2与所述第二寄存器REG2输出端相连，当所述第一计数器COUNTER1输出的数值为所述第二寄存器REG2输出数值的1/2时，所述第二数字比较器2Q的输出端输出PWM_OUT置高信号SETH，将PWM_OUT置高。

在上述本发明实施例公开的基础上，本发明实施例还公开了一种PWM信号移相电路的控制方法，具体通过上述本发明实施例公开的各个电路的连接关系，执行具体的控制过程，主要包括：

首先，移相相位设定电路(如图2所示)依据电阻R和电容C的RC常数设定PWM信号的移相度数，控制置位信号PSET端处于充电状态或放电状态。

其次，移相PWM信号生成电路1(如图1所示)记录由PWM_IN端输入的PWM信号的周期和脉宽，以及依据所述置位信号PSET的充放电状态、时钟信号CLK、所述PWM信号的周期与脉宽的计数结果生成对应的置高信号SETH或置低信号SETL对所述PWM信号进行移相。

最后，根据置高信号SETH或置低信号SETL输出移相后的PWM信号PWM_OUT。

其中，依据所述PWM_IN端输入的PWM信号的频率范围设定所述时钟信号CLK的精度。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种脉冲宽度调制PWM信号移相电路，其特征在于，包括：

由串联于低电位与高电位之间的电阻R和电容C构成的移相相位设定电路，所述电阻R的一端接高电位，所述电容C的一端接低电位；

与输入PWM信号的PWM_IN端、置位信号PSET端、时钟信号CLK端连接的移相PWM信号生成电路；

其中，所述置位信号PSET连接于所述电阻和电容之间，所述移相PWM信号生成电路依据置位信号PSET、所述PWM信号周期与脉宽的计数结果对所述PWM信号进行移相，由PWM_OUT端输出移相后的PWM信号。

2.根据权利要求1所述的电路，其特征在于，所述移相PWM信号生成电路包括：

存储所述PWM信号周期和脉宽的记忆PWM_IN的周期与脉宽电路；

依据置位信号PSET的充放电状态，生成置高信号SETH使所述PWM信号置高的PWM_OUT置高信号产生电路；

生成置低信号SETL使所述PWM信号置低的PWM_OUT置低信号产生电路；

依据所述置高信号SETH和置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号的PWM_OUT生成电路。

3.根据权利要求2所述的电路，其特征在于，所述记忆PWM_IN的周期与脉宽电路包括：

一输入端通过第一短延迟电路SD1与所述PWM_IN端连接的第一与门G1，另一输入端通过依次连接的所述第一短延迟电路SD1、第二短延迟电路SD2、第一非门F1与所述PWM_IN端连接；

复位端输入端R与所述第一与门G1的输出端连接的第一计数器COUNTER1，其时钟脉冲输入端与所述时钟信号CLK端相连，其输出端分别与第一寄存器REG1和第二寄存器REG2的数据预置输入端相连，且在所述PWM_IN端输出的PWM信号延迟后的上升沿处重置所述第一计数器COUNTER1中的数值；

所述第一寄存器REG1的时钟脉冲输入端通过第二非门F2与所述PWM_IN端连接，输入的所述PWM信号作为所述第一寄存器REG1的触发信号，并在所述PWM信号的下降沿时记录第一计数器COUNTER1的数值，作为所述PWM信号的脉宽计数结果由所述第一寄存器REG1的输出端输出；

所述第二寄存器REG2的时钟脉冲输入端与所述PWM_IN端连接，输入的所述PWM信号作为第二寄存器REG2的触发信号，并在所述PWM信号的上升沿时记录所述第一计数器COUNTER1的数值，作为所述PWM信号的周期计数结果由所述第二寄存器REG2的输出端输出。

4.根据权利要求2所述的电路，其特征在于，所述PWM_OUT置高信号产生电路包括：

同相输入端与所述置位信号PSET端连接的运算放大器，其反相输入端与参考电压VREF端相连，其输出端与移位寄存器L的置位端S相连，当所述置位信号PSET端开始充电，且所述置位信号PSET端的电压高于所述参考电压VREF端输出的第二参考信号V2时，所述运算放大器的输出端输出PWM_OUT置高信号SETH；

一输入端与所述PWM_IN端相连的第二与门G2，其另一输入端通过依次相连的第三短延迟电路SD3、第三非门F3与所述PWM_IN端连接，所述第二与门G2的输出端与所述移位寄存器L的复位端R相连；

栅极与所述移位寄存器L的输出端Q相连的场效应管，其源极与所述置位信号PSET端相连，漏极接低电位；

其中，在所述置位信号PSET端开始放电使所述置位信号PSET端输出的电压置于零电位之后，在所述PWM_IN端输入的PWM信号下一个上升沿时，所述置位信号PSET端开始充电，所述置位信号PSET端输出的电压由零电位上升至所述参考电压VREF端输出的第三参考信号V3的时间为所述PWM信号的移相时间。

5.根据权利要求2所述的电路，其特征在于，所述PWM_OUT置低信号产生电路包括：

一输入端与所述PWM_OUT端相连的第三与门G3，其另一输入端通过依次相连的第四短延迟电路SD4、第四非门F4与所述PWM_OUT端连接；

复位端输入端R与所述第三与门G3的输出端连接的第二计数器COUNTER2，其时钟脉冲输入端与所述时钟信号CLK端相连，所述第二计数器COUNTER2中的计数结果在所述PWM_OUT端输出的移相后的PWM信号的上升沿时重置；

第一数据输入端D1与所述第二计数器COUNTER2的输出端连接的第一数字比较器，其第二数据输入端D2与所述记忆PWM_IN的周期与脉宽电路中输出所述PWM信号的脉宽计数结果的输出端相连，当所述第二计数器COUNTER2的计数结果与所述PWM信号的脉宽计数结果相同时，所述第一数字比较器输出端输出PWM_OUT置低信号SETL。

6.根据权利要求3所述的电路，其特征在于，所述PWM_OUT置高信号产生电路包括：

第二数字比较器，所述第二数据比较器的第一输入端D1与所述第一计数器COUNTER1的输出端相连，第二输入端D2与所述第二寄存器REG2输出端相连，当所述第一计数器COUNTER1输出的数值为所述第二寄存器REG2输出数值的1/2时，所述第二数字比较器的输出端输出PWM_OUT置高信号SETH。

7.根据权利要求2所述的电路，其特征在于，所述PWM_OUT生成电路为移位寄存器。

8.一种脉冲宽度调制PWM信号移相电路的控制方法，其特征在于，应用于权利要求1～7中所述的PWM信号移相电路，包括：

移相相位设定电路依据电阻R和电容C的RC常数设定PWM信号的移相度数，控制置位信号PSET端处于充电状态或放电状态；

移相PWM信号生成电路记录由PWM_IN端输入的PWM信号的周期和脉宽，以及依据所述置位信号PSET的充放电状态、时钟信号CLK、所述PWM信号的周期与脉宽的计数结果生成对应的置高信号SETH或置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号PWM_OUT。

9.根据权利要求8所述的控制方法，其特征在于，包括：

依据所述PWM_IN端输入的PWM信号的频率范围设定所述时钟信号CLK的精度。

Images