CN110299903A - 利用可调节比较标准的脉冲宽度调制的系统和方法 - Google Patents

利用可调节比较标准的脉冲宽度调制的系统和方法 Download PDF

Info

Publication number
CN110299903A
CN110299903A CN201910226566.9A CN201910226566A CN110299903A CN 110299903 A CN110299903 A CN 110299903A CN 201910226566 A CN201910226566 A CN 201910226566A CN 110299903 A CN110299903 A CN 110299903A
Authority
CN
China
Prior art keywords
signal
value
output
logic
solver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910226566.9A
Other languages
English (en)
Inventor
D·C·卡梅伦
D·C·莫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN110299903A publication Critical patent/CN110299903A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/085—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/10—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration
    • G01C21/12—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning
    • G01C21/16—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning by integrating acceleration or speed, i.e. inertial navigation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/10—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration
    • G01C21/12—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning
    • G01C21/16—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning by integrating acceleration or speed, i.e. inertial navigation
    • G01C21/18—Stabilised platforms, e.g. by gyroscope
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Ac Motors In General (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

本申请涉及利用可调节比较标准的脉冲宽度调制的系统和方法。脉冲宽度调制控制电路包括第一晶体管和信号发生器。第一晶体管包括耦合到电源的第一端子和耦合到受控部件的第一输入端的第二端子。信号发生器包括耦合到第一晶体管的栅极的第一节点。信号发生器被配置为接收比较值和比较标准，并基于比较标准将比较值与计数器值进行比较。响应于比较值相对于计数器值满足比较标准，信号发生器被配置为将控制信号发送到第一晶体管的栅极以生成脉冲宽度调制信号的脉冲的脉冲边沿。

Description

利用可调节比较标准的脉冲宽度调制的系统和方法
技术领域
本公开总体上涉及脉冲宽度调制以及万向节惯性测量单元。
背景技术
万向节惯性测量单元用于交通工具导航和物体跟踪。万向节惯性测量单元包括多个万向节，每个万向节沿单个轴线旋转以沿着交通工具的路径定位传感器。通过使用多个万向节(例如三个或四个万向节)，可以通过传感器在多个轴线上监测车辆的惯性并将其用于惯性导航。惯性导航在没有外部基准的情况下通过航位推算(dead reckoning)移动物体的位置、取向和速度来连续地计算。航位推算(或演绎推算)涉及通过使用先前确定的位置并基于估计的速度和航向推进该位置来计算交通工具的当前位置。
万向节惯性测量单元包括附加传感器，例如解算器，以确定驱动多个万向节中的每个万向节的马达的位置并且定位跟踪交通工具的惯性的传感器。解算器是用于确定旋转位置(例如角度)的模拟传感器。解算器接收激励信号并生成模拟输出信号，这些模拟输出信号被转换成数字样本。数字样本用于确定马达和万向节的位置。在从模拟到数字的转换期间或将数字样本处理成角度输出期间，根据输出的模拟信号确定的位置输出可能失去精度。另外，在操作万向节马达期间来自电流切换的干扰会增加噪声和误差。在惯性导航中，减小的精度和误差会随着时间的推移而累加，从而导致不正确的数据或导航。
复杂的离散解决方案通常用于提高任务或设计要求所需的万向节惯性测量单元的精度或带宽。然而，这些解决方案通常不会同时提供增加的精度和增加的带宽。此外，这些解决方案增加了交通工具设计的复杂性、成本、重量和体积。在飞行交通工具(飞行器、航天器等)的背景下，重量和体积大大增加了成本并降低了性能。
发明内容
在特定实施方式中，一种装置包括粗略解算器，该粗略解算器被配置为输出表示马达的驱动轴的粗略位置的粗略位置信号。该装置还包括精细解算器，该精细解算器被配置为输出表示马达的驱动轴的精细位置的精细位置信号。该装置还包括控制电路。该控制电路被配置为接收来自粗略解算器的粗略位置信号和来自精细解算器的精细位置信号，并基于粗略位置信号生成指示驱动轴的初始位置的初始位置输出。该控制电路还被配置为基于精细位置信号生成指示驱动轴的后续位置的后续位置输出。
在另一特定实施方式中，一种确定旋转位置的方法包括接收来自粗略解算器的粗略位置信号和来自精细解算器的精细位置信号。粗略位置信号表示马达的驱动轴的粗略位置，并且精细位置信号表示马达的驱动轴的精细位置。该方法还包括基于粗略位置信号生成指示驱动轴的初始位置的初始位置输出。该方法还包括基于精细位置信号生成指示驱动轴的后续位置的后续位置输出。
在又一特定实施方式中，一种非暂时性计算机可读介质存储了指令，所述指令在被处理器执行时使得处理器接收来自粗略解算器的粗略位置信号和来自精细解算器的精细位置信号。粗略位置信号表示马达的驱动轴的粗略位置，并且精细位置信号表示马达的驱动轴的精细位置。所述指令还使处理器基于粗略位置信号生成指示驱动轴的初始位置的初始位置输出，并基于精细位置信号生成指示驱动轴的后续位置的后续位置输出。
在特定实施方式中，一种脉冲宽度调制控制电路包括第一晶体管和信号发生器。第一晶体管包括耦合到电源的第一端子和耦合到受控部件的第一输入端的第二端子。信号发生器包括耦合到第一晶体管的栅极的第一节点。信号发生器被配置为接收比较值和比较标准，并基于比较标准将比较值与计数器值进行比较。响应于比较值相对于计数器值满足比较标准，信号发生器被配置为将控制信号发送到第一晶体管的栅极以生成脉冲宽度调制信号的脉冲的脉冲边沿。
在另一特定实施方式中，一种系统包括马达和耦合到马达的脉冲宽度调制控制电路。脉冲宽度调制控制电路被配置为将脉冲宽度调制信号输出到马达。脉冲宽度调制控制电路包括第一晶体管和信号发生器。第一晶体管包括耦合到电源的第一端子和耦合到马达的第一输入端的第二端子。信号发生器包括耦合到第一晶体管的栅极的第一节点。信号发生器被配置为接收比较值和比较标准，并基于比较标准将比较值与计数器值进行比较。响应于比较值相对于计数器值满足比较标准，信号发生器被配置为将控制信号发送到第一晶体管的栅极以生成脉冲宽度调制信号的脉冲的脉冲边沿。
在又一特定实施方式中，一种脉冲宽度调制的方法包括接收比较值和比较标准，并且包括基于比较标准将比较值与计数器值进行比较。该方法还包括：响应于比较值相对于计数器值满足比较标准，将控制信号发送到第一晶体管的栅极以产生脉冲宽度调制信号的脉冲的脉冲边沿。
在特定实施方式中，反馈控制线路包括速率限制器线路，该速率限制器线路被配置为基于受控部件的位置命令并基于受控部件的速度命令生成速率限制位置命令。反馈控制线路还包括误差调整线路，该误差调整线路被配置为将控制增益应用于误差信号以生成经调整的误差信号。误差信号基于位置反馈和速率限制位置命令，并且位置反馈指示受控部件的位置。反馈控制线路还包括输出端子，该输出端子被配置为输出基于经调整的误差信号生成的电流命令。
在另一特定实施方式中，一种系统包括马达和耦合到马达的反馈控制线路。反馈控制线路包括速率限制器线路，该速率限制器线路被配置为基于马达的位置命令并基于马达的速度命令生成速率限制位置命令。反馈控制线路还包括误差调整线路，该误差调整线路被配置为将控制增益应用于误差信号以生成经调整的误差信号。误差信号基于位置反馈和速率限制位置命令，并且位置反馈指示马达的位置。反馈控制线路还包括输出端子，该输出端子被配置为输出基于经调整的误差信号生成的电流命令。
在又一特定实施方式中，一种用于反馈控制的方法包括接收受控部件的位置命令和受控部件的速度命令，并且包括基于速度命令和位置命令生成速率限制位置命令。该方法还包括接收指示受控部件的位置的位置反馈，并将控制增益应用于误差信号以生成经调整的误差信号。误差信号基于位置反馈和速率限制位置命令。该方法还包括基于经调整的误差信号输出电流命令。
在特定实施方式中，解调线路包括输入端子，该输入端子被配置为耦合到模数转换器(ADC)并且被配置为接收多个ADC输出。多个ADC输出是基于解算器输出生成的。解调线路还包括整流器，该整流器被配置为对多个ADC输出进行整流。对多个ADC输出进行整流保留了多个ADC输出的相位。解调线路包括幅度确定线路，该幅度确定线路被配置为基于经整流的多个ADC输出确定对应于解算器输出的解调幅度值。解调线路还包括角度计算线路，该角度计算线路被配置为基于解调的幅度值生成位置输出。
在另一特定实施方式中，一种系统包括解算器、耦合到解算器的ADC以及耦合到ADC的解调线路。解调线路被配置为生成解调的解算器输出，并且包括输入端子，该输入端子被配置为耦合到ADC并且被配置为接收多个ADC输出。多个ADC输出是基于解算器输出生成的。解调线路还包括整流器，该整流器被配置为对多个ADC输出进行整流。对多个ADC输出进行整流保留了多个ADC输出的相位。解调线路包括幅度确定线路，该幅度确定线路被配置为基于整流的多个ADC输出确定对应于解算器输出的解调幅度值。解调线路还包括角度计算线路，该角度计算线路被配置为基于解调的幅度值生成位置输出。
在又一特定实施方式中，一种解调解算器输出的方法包括从ADC接收多个ADC输出。多个ADC输出是基于解算器输出生成的。该方法还包括对多个ADC输出进行整流，并且对多个ADC输出进行整流保留了多个ADC输出的相位。该方法包括基于整流的多个ADC输出确定对应于解算器输出的解调幅度值。该方法还包括基于解调的幅度值生成位置输出。
在特定实施方式中，抖动线路包括谐波信号生成线路，该谐波信号生成线路被配置为生成基本激励信号的高阶偶次谐波。该抖动线路还包括组合器，该组合器被配置为基于高阶偶次谐波和基本激励信号生成抖动激励信号。该抖动线路还包括输出端子，该输出端子被配置为将抖动激励信号输出到传感器设备。
在另一特定实施方式中，一种系统包括解算器、耦合到解算器的数模转换器(DAC)以及耦合到DAC的抖动线路。该抖动线路被配置为将抖动激励信号输出到DAC。该抖动线路包括谐波信号生成线路，该谐波信号生成线路被配置为生成基本激励信号的高阶偶次谐波。该抖动线路还包括组合器，该组合器被配置为基于高阶偶次谐波和基本激励信号生成抖动激励信号。该抖动线路还包括输出端子，该输出端子被配置为将抖动激励信号输出到解算器。
在又一特定实施方式中，一种为传感器设备生成激励信号的方法包括生成基本激励信号的高阶偶次谐波。该方法还包括基于组合高阶偶次谐波和基本激励信号来生成抖动激励信号，并将抖动激励信号输出到传感器设备。
附图说明
图1是示出惯性测量单元的示例的示意图；
图2是示出惯性测量单元的系统的示例的示意图；
图3是示出惯性测量单元的操作的示例的示意图；
图4A示出变压器的示例的示意图；
图4B示出解算器的示例的示意图；
图4C示出双速度解算器的信号的示例性曲线图；
图5是示出用于处理双速度解算器的解算器输出的流程处理的示例的示意图；
图6是示出用于处理双速度解算器的解算器输出的逻辑的示例的概况的逻辑图；
图7是示出用于解调和角度估计的逻辑的概况的逻辑图；
图8是示出用于电压调节的逻辑的示例的逻辑图；
图9是示出用于递归中值分析的递归中值分析逻辑的示例的逻辑图；
图10是示出图8的解调逻辑的示例的逻辑图；
图11是示出用于具有相位保留的整流的逻辑的示例的逻辑图；
图12示出解调期间生成的示例性信号的示意图；
图13示出图4B的解算器的信号的示例性曲线图；
图14是示出图10的掩码逻辑的示例的逻辑图；
图15是示出用于解调的掩码数据和累加数据的示例的示意图；
图16是示出图10的输出逻辑的示例的逻辑图；
图17是示出用于解调的累加器输入和累加器输出的示例的示意图；
图18是示出用于组合双速度解算器的解算器输出的逻辑的示例的逻辑图；
图19是示出双速度解算器的漂移校正器的逻辑的示例的逻辑图；
图20包括示出由图2的解算器系统估计的机械角度和马达的实际角度的示意图；
图21包括描绘图20的示意图的放大视图的示意图；
图22A是示出使用没有抖动的激励信号基于解算器输出确定的角度的示意图；
图22B是示出基于由没有抖动的激励信号生成的解算器输出而生成的模数转换器(ADC)输出的示意图；
图23是示出抖动激励信号的示例的示意图；
图24是示出基于抖动激励信号生成的ADC输出的示意图；
图25是示出基于抖动激励信号确定的角度的示意图；
图26是示出用于激励信号生成的逻辑的示例的逻辑图；
图27是示出解算器驱动器电路的示例的电路图；
图28是示出马达驱动器电路的示例的电路图；
图29是示出用于速度反馈和位置反馈的级联反馈逻辑的示例的示意图；
图30是示出用于组合速度与位置反馈控制的逻辑的示例的逻辑图；
图31是示出包括直接速度命令模式的用于组合速度与位置反馈控制的逻辑的示例的逻辑图；
图32是示出包括初始化模式的用于组合速度与位置反馈控制的逻辑的示例的逻辑图；
图33是示出具有可调节比较标准的脉冲宽度调制(PWM)操作的示例的示意图；
图34是示出具有可调节比较标准的双通道PWM操作的示例的示意图；
图35是示出具有可调节比较标准和死带控制的PWM的逻辑的示例的逻辑图；
图36是使用双速度解算器确定旋转位置的方法的示例的流程图；
图37是脉冲宽度调制方法的示例的流程图；
图38是反馈控制方法的示例的流程图；
图39是解调解算器输出的方法的示例的流程图；
图40是生成用于传感器设备的激励信号的方法的示例的流程图；和
图41是示出包括惯性测量单元的飞行器的示例的框图。
具体实施方式
本文公开的实施方式涉及万向节惯性测量单元。万向节惯性测量单元包括传感器，例如加速度计和陀螺仪，以确定交通工具惯性数据，例如线性加速度和角速度。在万向节惯性测量单元中，惯性测量单元安装在多轴万向节设备上。万向节设备包括多个万向节，每个万向节具有相应的马达。马达用于驱动和定位万向节，使得传感器沿着交通工具的路径定向。当万向节基于交通工具的惯性变化而移动时，交通工具的控制系统基于来自传感器的输出来跟踪交通工具的位置。然后，控制系统向万向节惯性测量单元输出命令，以调整(重新调整)传感器，使得传感器沿着交通工具的更新路径定向。
在一些实施方式中，万向节惯性测量单元使用双速度解算器来确定马达(例如，马达的驱动轴)的位置，从而确定传感器附接到相应的万向节上的位置。双速度解算器使用各自具有不同“速度”的两个解算器来确定马达的驱动轴的位置。第一解算器(例如，粗略解算器)可以具有对应于驱动轴的速度和位置(例如，绝对位置)的第一速度。解算器速度对应于由解算器的单次机械回转生成的多个电循环(例如，正弦波或余弦波)。在特定实施方式中，第一解算器以与驱动轴相同的旋转速度被驱动或旋转，因此第一解算器的电循环对应于驱动轴的机械回转。因此，可以从第一解算器确定驱动轴的绝对位置。
第二解算器(例如，精细解算器)具有第二速度，该第二速度大于第一速度并且对应于驱动轴的位置。例如，第二解算器可以包括多个极子(pole)(例如，线圈对)，这些极子针对解算器(和驱动轴)的单次机械回转生成多个电循环(例如，正弦波)。可替代地，第二解算器可以针对驱动轴的每次回转完成多次机械回转。与第一解算器(例如，粗略解算器)相比，第二解算器(精细解算器)具有增加的精度，代价是不能确定起始位置(例如，绝对起始位置)。第二解算器可以确定驱动轴的更精确位置，但是不能确定驱动轴在360度旋转的哪个象限中。
双速度解算器(或双解算器)使用两个解算器的输出来确定驱动轴的位置。例如，在传统的双速度解算器中，两个解算器的输出被输入到卡尔曼滤波器中以提高超越单个解算器的精度。然而，粗略解算器的输出具有低于精细解算器的准确度和精度，并且利用粗输出和精输出两者将降低双解算器的准确度和精度至低于精细解算器的准确度。通过使用粗略解算器输出来确定起始位置(例如，在初始化过程或时间段期间)并且使用精细解算器输出来确定后续位置(例如，在初始化过程或时间段之后的位置)，与传统的双速度解算器相比，该双速度解算器的准确度和精度被提高。这种双速度解算器可用于确定绝对起始位置，并具有精细解算器的准确度和精度。另外，精细解算器输出还可用于校正粗略解算器的起始偏移(误差)。此外，可以组合本文描述的其他方法以进一步提高双速度解算器的准确度和精度。
如上所述，解算器接收激励信号并且作为响应来生成输出信号。通过向激励信号添加抖动(例如，零均值抖动)，在不增加解算器的速度(例如，解算器的极子数)或处理线路的带宽(例如，解算器的输出的采样频率或解算器输出的位数)的情况下，增加了从解算器输出确定的角度的精度。零均值抖动包括或对应于不改变基本激励信号的中间幅度值的噪声。另外，通过对抖动激励信号和万向节马达的电流驱动切换信号进行时间协调，抖动激励信号可以产生具有较少噪声和干扰的输出。因此，在不增加解算器的速度或处理线路的带宽的情况下，增加了从解算器输出确定的角度的精度。
如上所述，解算器输出被模数转换器(ADC)转换为数字样本，并且数字样本在处理期间被解调以确定解算器和驱动轴的角度。在解调期间，对数字样本进行整流以产生整流信号。在一些实施方式中，对数字样本进行整流，以使得激励信号的相位被保留在整流信号中。例如，传统的解调器将数字样本乘以激励信号，以便在对数字样本进行整流时保留相位。然而，将数字样本乘以激励信号会产生噪声。为了说明，将角度的正弦值相乘在一起降低了正弦波的峰值之间的数据的精度，即，它对任何噪声或误差进行平方。
用方波对数字样本进行整流改善了正弦波的峰值之间的数据的信噪比，即偏离峰值电压。另外，通过根据激励信号的相位翻转方波的符号，可以保留数字样本和激励信号的相位而不会施加额外的噪声或降低信噪比。因此，在不增加解算器的速度或处理线路的带宽的情况下，增加了从解算器输出确定的角度的精度。
另外，递归中值分析和数据的掩码部分进一步提高了解调期间的精度。递归中值分析可以应用于输入数字样本和解调器的输出幅度，以进一步提高精度。例如，解调器可以使用最后n个输入样本的中值(中间值)作为输入值，其中n是大于1的任何整数。作为另一示例，解调器可以输出最后m个输出样本的中间值，其中m是大于1的任何整数。另外或可替代地，解调器可以输出3个不同信号的中间值作为输出值。输出值用于确定解算器和驱动轴的角度。
在一些实施方式中，解调器掩码一部分数据以消除噪声和干扰，这进一步提高了万向节惯性测量的精度。掩码部分包括噪声数据(在电流驱动切换期间发生并包括电流驱动干扰的数据)、对应于峰值幅度之间的转换的数据或两者。因此，解调通过使用接近激励信号的峰值幅度的数据来改善结果。另外或可替代地，解调输出基于同步(与激励信号同步)累加器输出，以进一步提高精度并减少误差。例如，通过使累加器和与电流驱动信号时间协调的激励信号同步，累加器的输出可以掩码至少一部分电流驱动干扰，抵消电流驱动干扰的影响，或两者，从而提高精度和准确度。
万向节惯性测量单元还包括反馈控制系统，用于控制万向节马达。万向节马达通常由直接速率命令或位置命令和速率命令来命令或控制。可以从用户输入或交通工具的控制器(例如，飞行计算机)接收这些命令。反馈控制系统通常使用级联(例如，多环)跟踪控制法来处理位置命令和速率命令并提供反馈。通过使用组合速率与位置反馈系统(例如，单回路反馈系统)，可以使用具有密集速率增益的轻微阻尼的万向节马达来实现更高的精度。
脉冲宽度调制器(PWM)用于驱动万向节马达。PWM基于反馈控制系统来控制万向节马达的激活。例如，当万向节马达对应于三相马达时，PWM基于由反馈控制系统生成的电流命令来控制对万向节马达的功率输送。为了说明，电流命令被转换成占空比值或信号。例如，电流命令表示要提供给马达的电流量。占空比值(例如，50％)是基于该电流量和电源或马达的电压确定的。占空比信号(例如，设定点信号)指示占空比值。为了说明，对于8位占空比信号，数值31或32可以指示50％的占空比，这取决于使用哪种比较条件。占空比信号被发送到生成脉冲的PWM；脉冲的宽度控制对万向节马达的功率输送。
PWM基于将计数器值与比较值(表示占空比值，例如50％、51％等)进行比较来生成脉冲。例如，PWM基于确定计数器值是大于还是小于比较值来生成脉冲。为了说明，当计数器值大于比较值时，PWM生成脉冲的第一脉冲边沿(例如，激活晶体管的栅极)，并且当计数器值不再大于(不超过)比较值时，PWM生成脉冲的第二脉冲边沿(例如，停用晶体管的栅极)。在传统的PWM中，增加精度或减小控制调整的粒度需要增加PWM部件的工作频率。
通过利用可调节比较标准，可以在不增加PWM部件的工作频率的情况下提高PWM控制精度并且减小控制粒度。可调节比较标准可以由设定点信号指示。可调节比较标准包括其他比较条件或规则，例如大于或等于条件以及小于或等于条件。PWM利用上下计数器(up-down counter)生成计数器信号，该计数器信号是三角波。因此，当将比较值调整一个计数器值(时钟脉冲)时，PWM在一个时钟脉冲之前生成第一脉冲并且在一个时钟脉冲之后生成第二脉冲，导致两个时钟脉冲的脉冲宽度增加。然而，当调整比较标准时，PWM可以在一个时钟脉冲之前生成第一脉冲，并且同时生成第二脉冲，导致一个时钟脉冲的脉冲宽度增加。因此，通过使用可调整的比较标准，在不增加PWM部件的工作频率的情况下，PWM提高了马达的控制调整的精度并降低了该控制调整的粒度。
通过利用上述改进中的一个或多个，万向节惯性测量单元可以在比传统的万向节惯性测量单元更小的占地面积内提供更高的精度。另外，万向节惯性测量单元可以在不增加硬件能力的情况下实现增加的精度。因此，万向节惯性测量单元由于提高的精度而使交通工具能够进行更安全的惯性导航。另外，使用万向节惯性测量单元的交通工具可以更小和更轻，从而降低成本。
图1是示出惯性测量单元102(例如万向节惯性测量单元)的示例的示意图100。在一些实施方式中，惯性测量单元102被包括在交通工具(例如，船舶、潜艇、飞行器、火箭、卫星、航天器等)中并且耦合到其控制系统，如图2和图41所示。
惯性测量单元102包括逆变器112和万向节设备114。逆变器112包括逆变器电子器件和固件。逆变器112被配置为接收直流(DC)电力，将DC电力转换为交流(AC)电力，并且将AC电力提供给万向节设备114。例如，逆变器112被配置为提供电力以控制万向节设备114的马达124的操作。逆变器电子器件可包括或对应于处理器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)或其组合。固件被配置为控制逆变器电子器件的操作。在一些实施方式中，逆变器电子器件和固件包括或对应于PWM，例如图2的PWM 242，其被配置为控制对马达124的功率输送(例如，电流驱动切换)。
万向节设备114包括或对应于多轴万向节或一组万向节122。万向节设备114被配置为相对于交通工具的路径指向传感器128。在一些实施方式中，万向节设备114包括三轴万向节。在特定实施方式中，三轴万向节包括球(例如，第一轴万向节122)、内壳(例如，第二轴万向节122)和外壳(例如，第三轴万向节122)。在其他实施方式中，万向节设备114包括双万向节系统或四万向节系统。
万向节设备114包括马达124。每个马达124被配置为驱动或控制万向节设备114的相应万向节122的位置，以使附接到相应万向节122的传感器128与交通工具的路径对齐。马达124可包括或对应于电动马达，例如有刷电动马达或无刷电动马达。
万向节设备114包括多个解算器126。每个解算器126被配置为确定万向节设备114的相应万向节122的位置，使得附接到相应万向节122的传感器128可以定向为与交通工具的路径对齐。例如，每个解算器126耦合到相应马达124的驱动轴，并且每个解算器126的输出用于确定驱动轴的位置，并因此确定相应万向节122和一组传感器128的位置。
传感器128包括加速度计132和陀螺仪134。加速度计132被配置为确定线性加速度，并且陀螺仪134被配置为确定角速度。例如，加速度计132和陀螺仪134产生表示线性加速度和角速度或者线性加速度和角速度的变化的传感器数据。在一些实施方式中，每个万向节122包括一组传感器128。每组传感器128包括一个或多个加速度计132和一个或多个陀螺仪134。
在一些实施方式中，传感器128还包括磁力计。在特定实施方式中，万向节设备114的每个万向节122还包括磁力计。磁力计被配置为检测磁场的方向、强度或相对变化。磁力计的输出可用于确定交通工具的航向和/或位置。
在交通工具的操作期间，交通工具可以改变其方向(例如，路径、航向或路线)。例如，交通工具可以将其方向从第一方向(例如，原始方向)改变到第二方向(例如，更新方向)。响应于交通工具改变方向到第二方向，惯性测量单元102将万向节设备114的万向节122进行定位(例如，重新定位)以沿着第二方向(例如，交通工具的当前路径或航向)定向(例如，指向)附接到万向节122的传感器128。当交通工具从第一方向改变到第二方向时，惯性测量单元102基于由传感器128生成的传感器数据来定位万向节设备114的万向节122。
交通工具可能会再次改变其方向。例如，交通工具可以将其方向从第二方向改变到第三方向。响应于交通工具第二次改变方向，惯性测量单元102对万向节设备114的万向节122进行定位(例如，重新定位)以沿着第三方向(例如，交通工具的当前路径)定向(例如，指向)附接到万向节122的传感器128。当交通工具从第二方向改变到第三方向时，惯性测量单元102基于由传感器128生成的传感器数据来定位万向节设备114的万向节。尽管上述示例利用了方向的改变，但是万向节设备114可以感测交通工具的惯性的任何变化(诸如沿着相同方向或航向的速度变化)，并且惯性测量单元102可以响应于交通工具的惯性变化来定位万向节设备114。惯性测量单元102及其部件将参考后续附图进一步描述。
图2示出图1的惯性测量单元102的系统的示例的示意图200。在示意图200中，为清楚起见未示出万向节设备114。在图2所示的特定示例中，惯性测量单元102包括激励信号生成系统202、解算器系统204和控制系统206。这些系统中的每一个或其子系统单独地并与其他系统组合地改善了惯性测量单元102的功能，如将在后续附图中更详细地描述。另外，惯性测量单元102包括参考图1描述的逆变器112和马达124。
惯性测量单元102及其部件可以耦合到交通工具的其他装备。如图2所示，惯性测量单元102及其部件耦合到电源252和飞行计算机254。在一些实施方式中，电源252对应于交通工具的DC电源，例如电池或发电机。在其他实施方式中，电源252可以被包括在惯性测量单元102中，例如，作为内部电池。飞行计算机254可以包括或对应于飞行控制计算机(FCC)或引导系统，其被配置为控制交通工具，例如响应于用户输入或自主地引起交通工具的路线或方向的改变。
激励信号生成系统202被配置为生成激励信号并将激励信号输出到解算器系统204。激励信号被配置为使解算器126生成表示相应马达124的驱动轴的位置的输出信号，如参考图4进一步描述的。
激励信号发生系统202包括抖动发生器212和协调系统214。抖动发生器212被配置为生成抖动并将抖动添加到激励信号(基本激励信号)以生成抖动激励信号。抖动激励信号实现更精确的解调和更精确的万向节/马达控制，这导致更好的传感器输出和惯性测量单元102的更高精度，如参考图22-29进一步描述的。
协调系统214被配置为使激励信号(或抖动激励信号)与马达124的电流驱动切换协调以生成协调激励信号(或协调抖动激励信号)。为了说明，接通和断开向马达124提供电力的晶体管可以产生尖峰，分别为正尖峰和负尖峰。激励信号的波形可以与电流驱动切换协调(例如，从其偏移)，使得在每个波形期间发生从断开到接通以及从接通到断开的相同数量的转变。另外，电流驱动切换可以偏离激励信号的波形的峰值幅度。协调的激励信号降低了解算器输出的噪声和污染，这导致更好的传感器输出和惯性测量单元102的增加的精度。
解算器系统204被配置为响应于激励信号而生成表示马达124的驱动轴的位置的解算器输出。解算器输出是模拟信号，其被ADC转换成数字样本并被处理以确定驱动轴的位置(角度)。解算器系统204包括解算器126、解调系统222和双解算器组合系统224。
解调系统222被配置为解调由ADC输出的数字样本，如参考图7-17进一步描述的。在一些实施方式中，解调系统222执行递归中值分析以减少或消除输入到解调系统222的数字样本中的尖峰，例如由电流驱动切换和其他干扰引起的尖峰。另外或可替代地，解调系统222包括累加器以减少或消除解调系统222的解调输出中的尖峰。累加器还可以预先形成递归中值分析和掩码(例如，滤波)噪声数据以减少或消除解调输出中的尖峰。
双解算器组合系统224被配置为基于解调输出生成角度估计并且组合来自每个解算器的角度估计以确定驱动轴的位置，如参考图18和图19进一步描述的。双解算器组合系统224使用粗略解算器确定驱动轴在初始化过程(例如，初始化模式)期间的起始位置。起始位置以绝对值(0到360度)对应于驱动轴的初始位置。双解算器组合系统224使用更准确和精确的精细解算器输出来确定驱动轴在初始化过程之后的后续位置。在一些实施方式中，双解算器组合系统224包括漂移校正器以校正漂移。漂移校正器可以使用精细解算器输出来校正由粗略解算器确定的起始位置的初始误差(偏移)并校正精细解算器输出的积分误差。
控制系统206包括反馈控制系统232。反馈控制系统232被配置为接收来自飞行计算机254的飞行控制输入、来自解算器系统204的位置反馈以及来自解算器系统204的速度反馈(例如，每分钟转数(RPM)反馈)。位置反馈表示马达124的位置(角度)，并且速度反馈表示速率，例如以RPM为单位的马达速率。
飞行控制输入包括速度命令(例如，RPM命令)、位置命令或两者。反馈控制系统232基于飞行控制输入、位置反馈和速度反馈生成电流命令，如参考图30和31进一步描述的。控制系统206将电流命令转换为用于控制马达124的占空比设置(setting)或数值。在一些实施方式中，占空比设置由指示比较值和比较标准的设定点信号指示。
逆变器112包括被配置为应用可调节比较标准的PWM 242。PWM被配置为接收比较值和一个或多个比较标准，并基于比较值和一个或多个比较标准生成脉冲宽度调制信号的脉冲，如参考图33-35所述。脉冲宽度调制信号具有提高的控制精度或降低的控制粒度，并且用于更精确地从电源252向马达124提供功率。参考图3描述图2的惯性测量单元102的操作。
图3是示出惯性测量单元102的操作的示例的示意图300。示意图300对应于惯性测量单元102的单个马达124的操作并且其定位万向节设备114的特定万向节122(对应于马达124)的传感器128。在图3中，交叉阴影线表示可以彼此实现时间协调的操作或步骤。通过使用相同的时钟或计数器、通过使两个或更多个时钟或计数器同步、通过偏移两个或更多个时钟或计数器或者其组合，可以实现时间协调，如参考图27和图28进一步描述的。
在惯性测量单元102的操作期间，激励信号生成系统202生成抖动激励信号352，将抖动激励信号与惯性测量单元102的其他部件(例如一个或多个交叉阴影部件)进行协调，并且将抖动激励信号352提供给数模转换器(DAC)310。DAC 310将抖动激励信号352转换成模拟信号并将模拟抖动激励信号352提供给双速度解算器312的每个解算器342、344。例如，双速度解算器312包括1倍速解算器和16倍速解算器。每个解算器342、344生成输出，例如差分电压输出354。例如，如图3所示，粗略解算器342输出差分电压输出354A(即表示路线位置的粗略位置信号)并且精细解算器输出差分电压输出354B(即表示精细位置的精细位置信号)。
差分电压输出354由相应的差分电压传感器314、316测量，以生成差分电压信号356。由差分电压传感器314、316生成的差分电压信号356由相应的ADC 318、320采样。ADC318、320将电压值的数字样本(被称为ADC输出358)输出到电压调节线路322、324，这些电压调节线路校正惯性测量单元102的电压偏置。经调节的电压值360由解调系统222解调以生成解调输出362。角度估计线路326根据解调输出362生成用于两个解算器的角度估计364。角度估计364被用于基于解调输出362生成马达的估计位置366，例如马达的初始位置和后续位置。一个或多个估计位置366被用于确定马达的估计RPM 368。另外，可以调整(配衡(tare))估计位置366以考虑马达124，例如考虑换向和伺服偏移。调整(配衡)估计位置366生成磁转子位置和机械转子位置，例如配衡的位置输出。可以进一步基于磁转子位置和机械转子位置来确定估计RPM 368。马达124的估计位置366和估计RPM 368被提供给反馈控制系统232以用作用于控制马达124的反馈，即位置反馈和RPM反馈。
反馈控制系统232从飞行计算机254接收命令370，例如位置命令和RPM命令。反馈控制系统232基于位置命令和RPM命令生成速率限制位置命令。反馈控制系统232基于速率限制位置命令、位置反馈和RPM反馈生成电流命令372。电流命令372可以对应于扭矩命令或指示马达124的扭矩量。电流命令372被提供给电流跟踪器330以生成占空比值374。占空比值374可以表现为两相参考系(例如，直接和正交的两相参考系，其中正交对应于转矩)。可以将反Park/Clark变换332应用于占空比值374，以将占空比值374转换为三相马达的一个或多个占空比设置376，例如表现为三相马达的A、B和C通道(lane)(相位)的占空比。一个或多个占空比设置376(例如，设定点信号)被发送到PWM 242。
PWM 242接收一个或多个占空比设置376，每个占空比设置376指示比较值和两个比较标准。PWM 242可以接收用于每个通道(A、B和C)的一个占空比设置376，或者可以接收用于特定通道的一个占空比设置376并基于所接收的占空比设置生成用于每个其他通道的占空比设置376。基于在每个通道的两个比较标准的基础上对比较值和计数器值进行比较，PWM 242控制逆变器112的晶体管336(金属氧化物半导体场效应晶体管(MOSFET))的栅极驱动器334。
PWM 242被配置为生成(或使栅极驱动器344生成)脉冲宽度调制信号378。PWM 242为每个通道生成脉冲宽度调制信号378的脉冲(针对每个比较标准有一个脉冲)，并且脉冲激活和停用晶体管336(即电流驱动切换)。通过激活栅极驱动器334，PWM 242控制从电源252到马达124的功率输送。PWM 242和逆变器112将来自电源252的DC功率转换成三相AC功率信号380，其具有用于控制马达124的更高精度。
图4A-4C示出解算器的示例操作。图4A示出变压器402的示例的示意图，其中电线的两个线圈412、414(称为“绕组”)缠绕在磁芯周围。施加到输入线圈412的电流的变化在输出线圈414处产生变化的磁通量和变化的磁场。输出线圈414处的变化的磁场在输出线圈414中感应出电压。解算器使用可旋转变压器进行操作并且输出感应电压。
图4B示出解算器404的示例的示意图。解算器404是模拟传感器，其被配置为确定旋转部件的旋转位置。解算器404是有源传感器，即它接收激励信号(例如图3的抖动激励信号352)，其引起(感应出)输出信号。
解算器404包括形成可旋转变压器的三个线圈422-426。解算器404包括可旋转的初级线圈422(第一线圈)和两个次级线圈424、426(正弦和余弦线圈)。次级线圈424、426可以包括或对应于成对的极子，例如2n个极子。每个极子与另一个极子成角度地偏移，例如偏移90度。每对极子具有配置为输送正弦输出的一个极子和配置为输送余弦输出的另一极子。当初级线圈422旋转时，初级线圈422接收激励信号352并在次级线圈424、426中感应出电压。次级线圈424、426中的每一个可输出差分输出，例如图3的差分电压输出354。次级线圈424、426的电压之间的比率表示解算器404的角度430(其指示马达124的角度)。图4B中的解算器404是双极解算器，并且是单速度解算器，例如图3的粗略解算器342。
在多速度解算器中，多速度解算器(例如，精细解算器344)在多速度解算器(以及被跟踪的部件)的每次旋转中具有更高数量的电循环。例如，多速度解算器可以是多极解算器，并且可以将额外的极子对(线圈)添加到解算器404，以在初级线圈422(以及被跟踪的部件)的每一次机械旋转中产生更多的电循环。作为另一示例，多速度解算器的初级线圈422可以相对于被跟踪的部件进行齿轮传动，使得被跟踪的部件的一次机械旋转引起初级线圈422的多于一次的旋转。
图4C示出图3的双速度解算器312的信号的示例性曲线图462-468。图4C的曲线图462-468中的每一个对应于相同的时间间隔，其对应于双速度解算器312的解算器342、344的部分旋转。第一曲线图462描绘了在该时间间隔内供应给两个解算器342、344的激励信号452(AC信号)的电压。如图4C所示，激励信号452具有2442赫兹的频率。在其他实施方式中，激励信号是抖动激励信号(例如图3的抖动激励信号352)并且在图23中示出。出于说明性目的，在图4中描绘了激励信号452(基本激励信号)。
第二曲线图464描绘了在该时间间隔内粗略解算器342(例如，解算器404)的正弦次级线圈424的电压输出。第三曲线图466和第四曲线图468描绘了在该时间间隔内的精细解算器344的电压输出。如图4C所示，精细解算器344是16倍速解算器，并且第三曲线图466描绘了正弦次级线圈424的电压输出，而第四曲线图468描绘了精细解算器344的余弦次级线圈426的电压输出。与第二曲线图464的粗略解算器342的正弦次级线圈424的电压输出相比，第三曲线图466的精细解算器344的正弦次级线圈424的电压输出具有更高的电压、更高的循环频率，并且在该时间间隔内完成多个电循环。与第三曲线图466的精细解算器344的正弦次级线圈424的电压输出相比，第四曲线图468的余弦次级线圈426的精细解算器344的电压输出具有相同的循环频率，但相对于第三曲线图466发生偏移(例如，异相)。第四曲线图468的精细解算器344的余弦次级线圈426的电压输出也偏离第一曲线图462的激励信号452。参考图5-21描述解算器输出的处理，例如解调和角度组合。参考图22-28描述用于解算器404的激励信号的生成。
图5是示出用于处理图3的双速度解算器312的解算器输出的流程处理的示例的示意图500。如图5所示，解算器系统204包括两个处理链502、504，一个处理链用于双速度解算器312的每个解算器。处理链502、504包括ADC 318、320、解调线路514、524以及角度计算线路516、526。来自每个处理链502、504的输出被输入到输出线路532。
如图5所示，输出线路532包括角度组合线路542和漂移校正线路544。可以基于来自角度组合线路542和漂移校正线路544的输出来确定马达的驱动轴的位置。
在操作期间，图3的粗略解算器342(例如，第一解算器或单速度解算器)将粗略位置信号输出到第一ADC 318的输入端，并且图3的精细解算器344(例如，第二解算器或多速度解算器)将精细位置信号输出到第二ADC 320的输入端。在图5所示的示例中，ADC 318、320接收图3的差分电压信号356。在特定实施方式中，精细位置信号是16倍速。粗略位置信号和精细位置信号包括模拟正弦波和余弦波。在特定实施方式中，粗略位置信号和精细位置信号各自包括差分正弦信号和差分余弦信号。
ADC 318、320将解算器的模拟输出转换为数字样本。由ADC 318、320输出的数字样本由相应的解调线路514、524接收。解调线路514、524解调数字样本以产生正弦波和余弦波的幅度。在特定实施方式中，幅度包括符号信息，即，其“带有符号”并指示样本是正的还是负的。参考图6-17进一步描述解调的细节。
解调线路514、524的幅度输出由相应的角度计算线路516、526接收。角度计算线路516、526使用正弦和余弦幅度计算驱动轴的估计角度。在幅度包括符号信息的特定实施方式中，角度计算线路516、526使用arctan2(通常缩写为atan2)来计算解算器342、344的估计角度(其表示驱动轴的角度)。atan2函数是四象限反正切函数，其能够基于带有符号的幅度来确定驱动轴所处的象限。
来自每个角度计算线路516、526的驱动轴的估计角度被提供给输出线路532。在图5所示的示例中，角度组合线路542接收两个估计角度输出，并且漂移校正线路544接收多速度估计角度输出。
角度组合线路542组合来自每个角度计算线路516、526的估计角度(例如，图3的角度估计364)以确定驱动轴的起始位置(图3的初始估计位置366)和驱动轴的后续位置。在特定实施方式中，角度组合线路542使用来自第一角度计算线路526的估计角度输出来确定起始位置并使用来自第二角度计算线路526的估计角度输出来确定驱动轴的后续位置。可替代地，角度组合线路542使用两个估计角度输出来确定起始位置并使用来自第二角度计算线路526的估计角度输出来确定驱动轴的后续位置。
漂移校正线路544校正在组合两个估计角度时产生的误差。例如，当确定驱动轴的起始位置和后续位置包括多速度估计角度的微分时，可能将噪声和整数误差引入角度组合线路542的输出中。为了校正噪声和整数误差，角度组合线路542从角度组合线路542接收估计位置。漂移校正线路544基于来自第二角度计算器的多速度估计角度生成漂移校正输出。漂移校正线路544将漂移校正输出提供给角度组合线路542。角度组合线路542基于漂移校正输出调整后续输出(图3的后续估计位置366)。参考图6、图7和图18进一步描述角度组合线路542的细节，并且参考图6、图7和图19进一步描述漂移校正线路544的细节。
图6是示出用于处理图3的双速度解算器312的解算器输出的逻辑602的示例的概况的逻辑图600。逻辑图600描绘了解算器输出到ADC输出的转换、ADC输出的解调、基于解调输出的角度估计以及基于角度估计的组合位置输出的概况。关于图7-19更详细地描述逻辑图600的每个圆圈部分。图6和随后的图的逻辑及其部分可以由一个或多个专用电路(线路)、FPGA、固件(诸如FPGA的固件)、由处理器执行的软件或其组合来执行。另外，本文公开的逻辑(或其部分)可以由等效逻辑代替。例如，任何逻辑门都可以由一个或多个NOR逻辑门表示。
图7是示出用于解调和角度估计的逻辑702的示例的概况的逻辑图700。逻辑702描绘用于双速度解算器312的单个解算器的解调和角度估计。如图7所示，逻辑702对应于用于图3的精细解算器344(例如，16倍速)的解调和角度估计的逻辑。
逻辑702包括解调逻辑712和角度估计逻辑714。解调逻辑712被配置为经由ADC320接收解算器输出(例如，差分电压输出354)作为ADC输出358并将解调输出362输出到角度估计逻辑714，如参考图8-17进一步描述的。角度估计逻辑714被配置为接收解调输出362(解调幅度值)并计算解算器的角度估计364，如参考图18和图19进一步描述的。
在一些实施方式中，角度估计逻辑714被配置为基于函数atan2(例如，四象限反正切)来计算角度估计364。例如，角度估计逻辑714被配置为基于解调输出362(解调幅度值)的乘积并基于正弦和余弦反馈角度值742、744生成角度估计364。
通过基于函数atan2计算角度估计364，角度估计364指示马达所处的象限。为了说明，由atan2输出的角度是在0-360度内(而不是0到90度)。函数atan2使用带有符号的输入角度来确定具体象限(即0-90度、90-180度、180-270度或270-360度)。
在一些实施方式中，解调逻辑712还被配置为针对电压偏置和硬件的其他偏置进行调整(配衡)，如参考图8进一步描述的。在一些实施方式中，角度估计逻辑714还被配置为除了角度估计364之外还输出正弦和余弦值的估计角度输出。
在操作期间，解调逻辑712从ADC接收数字样本。例如，解调逻辑712从ADC 318、320中的一个接收ADC输出358。数字样本表示双速度解算器312的解算器342、344的正弦和余弦线圈424、426的电压。如图7所示，数字样本对应于来自精细解算器344的正弦和余弦输入。数字样本被解调以产生解调的正弦和余弦输出362。多个解调输出362可被称为解调反馈或解调反馈信号。在特定实施方式中，解调逻辑712生成先前三个解调输出362的中值，并输出该中值作为解调反馈信号的下一个解调输出362。参考图8-16进一步描述解调逻辑712的详细操作。
解调输出362乘以正弦和余弦反馈角度值742、744以生成乘积752、754。为了说明，正弦解调输出362乘以余弦反馈角度值744以生成第一乘积752。余弦解调输出362乘以正弦反馈角度值746以生成第二乘积754。正弦和余弦反馈角度值742、744可以由角度估计逻辑714生成为正弦和余弦估计角度值762、764并且被提供给逻辑702。例如，正弦和余弦估计角度值762、764是基于解调输出362生成的。为了说明，基于正弦反馈角度值742和正弦解调输出362的值(幅度)的第一乘积752来计算正弦估计角度值762。
角度估计逻辑714接收解调输出362与正弦和余弦反馈角度值742、744的乘积752、754并基于解调输出362生成角度估计364。例如，角度估计逻辑714基于函数atan2(即，四象限反正切)生成角度估计364。为了说明，通过将函数atan2应用于乘积752减去乘积754的积分的值(角度)，即积分(sine_amplitude*cos(θ)-cosine_amplitude*sin(θ)-0)，来计算特定角度估计364。在这种实施方式中，解调输出362是有符号的，即包括符号信息。如参考图7、图18和图19所解释的，由精细解算器344指示的角度估计364可以与由粗略解算器342指示的角度组合起来使用，以生成马达142的驱动轴的初始位置和后续位置。
在一些实施方式中，解调逻辑712、角度估计逻辑714或两者被配置为接收中断服务例程(ISR)输入730。ISR输入730是指示中断服务例程模式的布尔值。解调逻辑712、角度估计逻辑714或两者响应于接收到ISR输入730而停止生成输出。
图8是示出用于电压调节的逻辑802的示例的逻辑图800。逻辑802被配置为从传感器接收电压值，调节电压值以移除硬件偏置，并输出解调的输出值。在图8所示的特定示例中，逻辑802接收由对应于精细解算器344的正弦线圈424的差分电压传感器316测量的电压值，并计算精细解算器344的解调输出362。
逻辑802包括递归中值分析(RMVA)逻辑812、电压滤波器818和组合器816。RMVA逻辑812被配置为确定最后n个输入值或样本的中值(中间值)，其中n是大于1的整数。参考图9进一步描述RMVA逻辑812。
在操作期间，逻辑802接收来自ADC 320的多个电压值，其对应于由差分电压传感器316测量的精细解算器344(例如，16倍速解算器)的正弦线圈424处的电压。RMVA逻辑812接收多个电压值并将中值电压值814输出到组合器816。电压滤波器818(例如低通滤波器)基于中值电压值814和计数器输入852生成如图8所示的电压偏置输出820，sin_tare。电压偏置输出820对应于由惯性测量单元102的硬件的电压偏置或由惯性测量单元102的硬件施加的电压偏置。例如，电压偏置输出820可以校正与惯性测量单元102的FPGA相关的电压降。
在特定实施方式中，中值电压值814被转换成更高位的值，例如从16位值转换成32位值。从16位转换到32位(增加位数)减少或消除了由电压滤波器818引起的精度损失。例如，电压滤波器818的任何右移都不会导致精度损失。
组合器816基于中值电压值814和电压偏置输出820生成经调整的电压值822(例如，图3的调节电压值360)。如图8所示，经调整的电压值822是中值电压值814和电压偏置输出820之差。经调整的电压值822可以被转换成有符号整数并在解调之前移位。经调整的电压值822可以被输出到解调逻辑826并被存储为输入电压值824。
解调逻辑826基于输入电压值824、计数器输入852、宽度输入854和中心输入856生成解调输出362。解调输出362的生成和RMVA逻辑812以及解调逻辑826的示例参考图9-17进一步描述。
图9是示出用于输入(例如图7和图8的ADC输出358)的递归中值分析的RMVA逻辑812的示例的逻辑图900。RMVA逻辑812包括滑动窗口逻辑904，滑动窗口逻辑904被配置为接收输入并存储最后n个输入。滑动窗口逻辑904可以包括一个或多个寄存器(例如，存储器、高速缓存、缓冲器等)以存储最后n个输入。滑动窗口逻辑904可以执行零阶保持(ZOH)以存储最后n个输入。零阶保持(ZOH)将每个样本值保持一个采样间隔。当接收到新样本时，每个存储的样本移回一个位置，并且最后存储的样本被推出。在图9所示的示例中，滑动窗口逻辑904存储最后七个输入(p0-p6)。
RMVA逻辑812包括级联中值逻辑906，级联中值逻辑906被配置为确定最后n个输入的中值，即图8的中值电压值814。级联中值逻辑906包括多个逻辑块912-916，每个逻辑块被配置为确定最后n个输入的子集的中值。第一逻辑块912的输出被用作第二逻辑块914的输入，第二逻辑块914的输出被用作第三逻辑块916的输入，依此类推。最终逻辑块的输出(即图9所示的实施方式中的第三逻辑块916)是最后n个样本的中值。图9示出RMVA逻辑812的特定示例，其中多个逻辑块912-916各自确定三个输入的中值并且使用了三个逻辑块912-916。在其他实施方式中，可以使用多于三个逻辑块或少于三个逻辑块和/或每个逻辑块可以处理来自另一逻辑块的不同数量的输入。另外或可替代地，逻辑块912和914中的每一个可以确定3个样本的中间值，并且逻辑块916可以确定两个输出与单个样本的中值。
图9还示出了用于三值中值确定的逻辑922的示例，例如第一逻辑块912。逻辑922允许并行处理并且针对更大n值更快地确定中值。第一逻辑块912接收对应于样本和中值输出的组合的三个输入。在图9所示的第一逻辑块912中，第一逻辑块分别在输入1、2和3处接收样本五、六和七(p4-p6)。通过布尔条件(如图9中所示的大于条件)将样本彼此进行比较。使用三次比较是因为在所示示例中使用三个样本。这些比较产生布尔输出，其被用于控制开关输出。为了说明，逻辑922将第一输入([x])与第三输入([z])进行比较以生成指示第一输入([x])是否大于第三输入的第一布尔条件([xgz])。
逻辑922使用一系列开关(h-h5)来确定中值输出。每个开关(h-h5)接收两个输入样本值和相应的布尔条件。例如，第一开关(h2)接收第一输入([x])和第三输入([z])以及通过比较第一输入和第三输入生成的相应布尔条件，即第一条件([xgz])。基于第一条件指示为假(即x不大于z)，第一开关(h2)输出第三输入([z])。第二开关(h4)接收第二输入([y])、第一开关(h2)的输出(第三输入([z]))和对应于第二输入的布尔条件(例如，第二布尔条件或第三布尔条件)。基于对应于第二输入的布尔条件之一(即图9中的第二条件([ygz]))，第二开关(h4)将第二输入与第三输入进行比较。基于第一条件指示为真(即y大于z)，第二开关(h4)将第二输入([y])输出到第五开关((h3)，例如输出开关)。
第三开关(h)和第四开关(h5)的操作借鉴(mirror)第一开关(h2)和第二开关(h4)的操作。例如，第三开关(h)以接收相同的输入和相反顺序的条件，因此，第三开关(h)将基于第一条件的相反输出值输出到第四开关(h5)。为了说明，如果第一开关(h2)输出第三输出([z])，则第三开关(h)将输出第一输出([x])。第二开关(h4)和第四开关(h5)中的一个将始终输出第二输入([y])。
第五开关(h3)接收第二和第四开关(h4和h5)的输出，并基于对应于第二输入([y])的另一布尔条件对它们进行比较。第五开关(h3)基于第二输入([y])输出中间值，当第一输入([x])大于第二输入([y])时，顶部开关(h2和h4)将输出该中间值。当第二输入([y])大于第一输入([x])时，底部开关(h和h5)输出将是该中间值(假设布尔条件为真或高，则在每个开关处选择顶部输入)。与对最后n个输入进行排序(例如，通过排序函数)相比，RMVA逻辑812和逻辑922减少了固件、电路面积和处理速度。
图10是示出图8的解调逻辑826的示例的逻辑图1000。解调逻辑826被配置为基于图8的输入电压值824(包含在信号1012中)、计数器输入852、宽度输入854和中心输入856来生成解调输出362。解调逻辑826包括累加器逻辑1014、掩码逻辑1018和输出逻辑1026。
累加器逻辑1014被配置为基于输入电压值824输出累加输出1024。例如，累加器逻辑1014被配置为累加输入电压值824的数值并输出累加输出1024作为输入电压值824的累加。为了说明，累加包括将当前电压值824添加到先前电压值824的总和。另外，累加器逻辑1014被配置为基于翻转输入1022来确定和调整累加输出1024的符号。
在一些实施方式中，累加器逻辑1014对多个输入电压值824进行调整并滤波以确定特定的累加输出1024。例如，累加器逻辑1014被配置为基于计数使能输入1020确定要考虑(或滤除)多个输入电压值824中的哪个输入电压值824。选定的输入电压值824被累加并且滤除的输入电压值824被丢弃(不累加)。另外，累加器逻辑1014还被配置为响应于接收到复位输入1016而被复位。累加器逻辑1014的细节将参考图11进一步详细描述。
掩码逻辑1018被配置为基于计数器输入852、宽度输入854和中心输入856来生成计数使能输入1020。掩码逻辑1018的细节将参照图14进一步详细描述。
输出逻辑1026被配置为基于累加输出1024和计数器输入852来生成解调输出362。例如，输出逻辑1026被配置为基于计数器输入852将解调输出362确定为累加输出1024的中值。输出逻辑1026的细节将关于图16进一步详细地描述。
在操作期间，掩码逻辑1018基于计数器输入852、宽度输入854和中心输入856来生成获取数据输出(即，计数使能输入1020)。掩码获取数据输出(计数使能输入1020)的生成和掩码逻辑1018的示例将参考图14和图15进一步描述。
累加器逻辑1014接收包括多个输入电压值824的信号1012。累加器逻辑1014还接收复位输入1016、掩码获取数据输出(计数使能输入1020)和翻转输入1022。累加器逻辑1014基于多个输入电压值824、复位输入1016、掩码获取数据输出(计数使能输入1020)和翻转输入1022来生成累加输出1024。累加器逻辑1014基于翻转输入1022对多个输入电压值824进行整流，以生成整流值。基于复位输入1016和掩码获取数据输出(计数使能输入1020)将这些整流值输出为累加输出1024。累加输出1024的生成和累加器逻辑1014的示例将参考图11和图12进一步描述。
翻转输入1022是布尔值，其指示何时改变在整流中使用的方波的符号。翻转输入1022被配置为改变用于对多个输入电压值824进行整流的方波的符号。翻转输入1022跟踪解算器的激励信号(例如图3和图4的激励信号352、452中的一个)的正弦波的行为。例如，当计数器输入852的值小于计数器周期的一半(图10中示出为2^7-1)时，方波的符号为正，因为正弦波的前半部分正弦波(即0到180度)是正的。当计数器输入852的值大于计数器周期的一半时，方波的符号为负，因为正弦波的后半部分正弦波(即，181到360度)是负的。
图11是示出用于具有相位保留的整流的逻辑1102的示例的逻辑图1100。逻辑1102包括图10的翻转生成逻辑1104和累加器逻辑1014。翻转生成逻辑1104被配置为生成如参考图10所述的翻转输入1022。
累加器逻辑1014被配置为基于翻转输入1022对多个输入电压值824进行整流以生成整流值。累加器逻辑1014被配置为累加这些整流值以生成累加输出1024。如图11所示，累加器逻辑1014包括逆变器1112、多个开关1114、1118和1120以及加法器1116。
逆变器1112被配置为反转多个输入电压值824。例如，逆变器1112被配置为将多个输入电压值824乘以-1。多个开关1114、1118和1120被配置为分别基于控制输入(即，翻转输入1022、计数使能输入1020和复位输入1016)来输出数值。加法器1116被配置为将第一开关1114的输出与第三开关1120的延迟输出进行相加。单位延迟1122被配置为将第三开关1120的输出延迟一个样本。例如，单位延迟1122执行零阶保持。
在操作期间，翻转生成逻辑1104基于将计数器输入852与计数器中间值(例如，针对8位计数器842为2^7-1)进行比较来生成翻转输入1022。当计数器输入852大于计数器中间值时，翻转生成逻辑1104生成指示为真(例如，1)的翻转输入1022或翻转输入电压值824的符号。
第一开关1114接收信号1012的输入电压值824、来自逆变器1112的反相输入电压值824以及翻转输入1022。基于翻转输入指示1，其对应于激励信号的正弦波的后半部分(此处正弦波的幅度为负)，第一开关1114输出反相输入电压值824。因此，翻转生成逻辑1104、逆变器1112和第一开关1114用于对输入电压值824进行整流并保留激励信号的相位。翻转生成逻辑1104、逆变器1112和第一开关1114用于将输入电压值824乘以与激励信号同相的[1，-1]方波。
加法器1116从第一开关1114接收经整流的输入电压值1152，并将经整流的输入电压值1152与单位延迟1122的延迟输出1158组合以生成组合输出1154。组合输出1154被提供给第二开关1118。第二开关1118基于计数使能输入1020输出组合输出1154或延迟输出1158。当计数使能输入1020指示为真或获取数据时，第二开关1118输出组合输出1154，如图11所示。可替代地，当计数使能输入1020指示为假或不获取数据时，第二开关1118输出延迟输出1158。
第二开关1118的输出被提供给第三开关1120。当复位输入1016指示为真或复位累加器逻辑1014时，第三开关1120输出空值1124(例如，0)。当复位输入1016指示为假或不复位累加器逻辑1014时，第三开关1120输出第二开关1118的输出作为第三开关的输出1156。第三开关1120的输出1156被提供给单位延迟1122。单位延迟1122延迟第三开关1120的输出1156并将延迟输出1158提供给加法器1116和第二开关1118。延迟输出1158也被输出作为累加输出1024。
将延迟输出1158提供给加法器1116并且第二开关1118响应于计数使能输入1020指示为真而输出组合输出1154将用于在接收到新输入电压值824时迭代地增加延迟输出1158。因此，当延迟输出1158被输出作为累加输出1024时(即，在累加器逻辑1014被复位之前)，累加输出1024表示输入电压值824的累加，其对应于掩码逻辑1018输出指示获取或累加数据的计数使能输入1020的时间段。如图10所示并且参考图16和图17进一步描述，输出逻辑1026基于累加输出1024生成解调输出362，并基于计数器输入852输出解调输出362。
尽管已经将许多输入描述为控制逻辑门或开关的布尔输入，但是逻辑门或开关可以实现为晶体管并且接收表示布尔输入的逻辑高和低信号(例如，高电压和低电压)。
图12示出了在解调期间生成的示例性信号的示意图1200。示意图1200包括三个曲线图1202-1206。第一曲线图1202示出对应于解算器(例如图3的精细解算器344)的正弦波输出的ADC输出信号1212(解调器输入)。ADC输出信号1212包括图3的ADC输出358(或经调节的电压值360)。第二曲线图1204示出对应于第一曲线图1202的整流ADC输出信号1214。在第二曲线图中，整流ADC输出信号1214具有与ADC输出信号1212相同的相位。ADC输出信号1212被方波整流(例如，乘以方波)而不是被激励信号(例如，正弦波)整流，以在整流期间保留ADC输出信号1212的相位并提高精度。整流ADC输出信号1212包括或对应于图11的整流输入电压值1152，例如多个整流ADC输出。第三曲线图1206示出解调正弦幅度值的解调输出信号1216。解调正弦幅度值(包括符号信息，即正或负)被用于计算马达的驱动轴的位置，并且对应于图3的解调输出362。如第三曲线图所示，解调输出信号1216具有相对于ADC输出信号1212和整流ADC输出信号1214具有延迟(是异相的)。关于图13更详细地示出和解释了该延迟。
利用方波进行的整流可能在区域1222中引入误差，其中激励信号的幅度从正值变为负值(即，过零)并且ADC输出信号1212的幅度接近零。电压值的累加、掩码电压值、输出中值累加值或其组合减少或消除了该误差或缺陷，如解调输出信号1216所示，其在对应于区域1222的区域中不包括误差。
图13示出图3的粗略解算器342的信号的示例性曲线图1302和1304。第一曲线图1302包括由粗略解算器342输出的正弦值和余弦值的表征。第一曲线图1302可以表示由ADC318、320从图3的粗略解算器342的差分电压输出中采样的正弦值和余弦值1312、1314。在第一时间T1之前，粗略解算器342不移动。在第一时间T1之后，粗略解算器342开始移动并引起正弦值和余弦值1312、1314的变化。
第二曲线图1304包括对应于第一曲线图1302的正弦值和余弦值1312、1314的解调正弦值和余弦值1322、1324的表征。对正弦值和余弦值1312、1314进行解调以生成解调正弦值和余弦值1322、1324涉及去除或减弱激励信号，例如图3和图4的激励信号352、452之一。正弦值和余弦值1312、1314对应于与粗略解算器342相关联的图3的ADC输出358(或经调节的电压值360)。解调的正弦值和余弦值1322、1324对应于与粗略解算器342相关联的图3的解调输出362。与图12的信号1212-1216相比，数值1312、1314、1322和1324对应于粗略解算器342(与对应于精细解算器344的信号1212-1216形成对比)。
如第二曲线图1304所示，正弦值和余弦值1312、1314的变化在解调的正弦值和余弦值1322、1324中被向后反射两个周期，即，这些变化被延迟两个周期。它花费一个周期(例如，从正弦波或余弦波的峰值幅度到峰值幅度)来测量正弦值和余弦值1312、1314，并且花费第二周期来在解调期间处理测量值的中间值。为了说明，在从第一时间T1到第二时间T2的第一周期期间发生的正弦值和余弦值1312、1314的数值变化(由粗略解算器342的移动导致)未在解调的正弦值和余弦值1322、1324中反映出来，直到从第三时间T3到第四时间T4的第三周期。因此，与传统的解调系统相比，解调逻辑826施加相对小的延迟(两个周期)并且能够实现相对大的精度提高(多个数量级)，参考图20-25进一步描述。
图14是示出图10的掩码逻辑1018的示例的逻辑图1400。掩码逻辑1018被配置为基于计数器输入852、宽度输入854和中心输入856生成计数使能输入1020。如图14的示例所示，掩码逻辑1018包括多个组合器1410-1418、比较条件1422-1428和逻辑门1432-1436。
在操作期间，掩码逻辑1018接收宽度输入854、中心输入856和计数器输入852。掩码逻辑1018还接收或确定偏移输入1402。可以基于输入852-856的位数来确定偏移输入1402。例如，当输入852-856对应于8位值时，偏移输入1402的值是128，即2^(8-1)。在特定实施方式中，输入852-856是8位无符号整数值。中心输入856和宽度输入854之间的差异表示宽度输入854的一半。
掩码逻辑1018包括配置为生成布尔输出的两个逻辑链1404、1406。掩码逻辑1018基于来自两个逻辑链1404、1406的布尔输出的逻辑运算生成输出。如图14所示，掩码逻辑1018基于来自两个逻辑链1404、1406的布尔输出的“或”逻辑运算生成获取数据布尔输出。在其他实施方式中，可以使用其他逻辑运算，例如NOR、AND等。获取数据布尔输出的值(即，计数使能输入1020)指示累加器逻辑1014获取数据或不获取数据，如参考图10所述。
在操作期间，掩码逻辑1018接收三个输入852-856。在每次计数器842的计数器值例如基于时钟脉冲而增加时，计数器输入852的值可以改变。计数器输入852基于复位脉冲或达到最大计数器值而复位。宽度输入和中心输入854、856可以是恒定的并由用户输入或在操作之前固定。偏移输入1402可以由用户输入，在操作之前固定，或者基于输入852-856中的一个或多个来确定。
第一逻辑链1404的第一组合器1410生成中心输入856与宽度输入854的一半(即，[宽度]/2输入，其指示与定义数据窗口1514的中心输入856的偏差或增量，如图15所示)之间的差。第一比较器1422基于第一比较条件将计数器输入852与中心输入856和宽度输入854的一半之间的差进行比较。第二组合器1412生成中心输入856与宽度输入854的一半的和。第二比较器1424基于第二比较条件将计数器输入852与中心输入856和宽度输入854的一半的和进行比较。如图14所示，第一比较条件是大于或等于条件，而第二比较条件是小于或等于条件。在其他实施方式中，可以使用其他比较条件。比较器1422、1424的输出被输入到第一逻辑门1432。第一逻辑门1432基于第一逻辑门1432的逻辑规则将第一中介(intermediary)输出输出到第三逻辑门1436(输出逻辑门)。
第二逻辑链1406的第三组合器1414生成中心输入856与偏移输入1402的和。第四组合器1416生成中心输入856和偏移输入1402之和与宽度输入854的一半之间的差。第三比较器1426基于第三比较条件将计数器输入852与所述和与宽度输入854的一半之间的差进行比较。如图14所示，第三比较条件与第一比较条件相同。第五组合器1418生成中心输入856、偏移输入1402与宽度输入854的一半的和。第四比较器1428基于第四比较条件将计数器输入852与输入854、856和1402的和(即，中心输入856和偏移输入1402的和加上宽度输入854的一半)进行比较。如图14所示，第四比较条件与第二比较条件相同。比较器1426、1428的输出被输入到第二逻辑门1434。第二逻辑门1434基于第二逻辑门1434的逻辑规则将第二中介输出输出到第三逻辑门1436(输出逻辑门)。
第三逻辑门1436基于第三逻辑门1436的逻辑规则生成获取数据输出(计数使能输入1020)，并将获取数据输出(计数使能输入1020)提供给图10的累加器逻辑1014。如图14所示，第一和第二逻辑门的逻辑规则包括AND逻辑，而第三逻辑门1436的逻辑规则包括OR逻辑。在其他实施方式中，可以使用其他逻辑规则、附加逻辑门或两者来重新生成获取数据输出(计数使能输入1020)。
图15是示出用于解调的掩码数据和累加数据的示例的示意图1500。示意图1500示出了描绘累加器信号1522(表示第三开关1120的输出1156)和累加器逻辑1014的解调输出信号1524(表示累加输出1024)以及掩码区域1512的示例图。示意图1500还示出了在两个特定掩码区域1512之间的数据窗口1514中的宽度输入854和中心输入856。在示意图1500中，中心输入856位于对应于图14的第一逻辑链1404(由其输出生成)的循环(cycle)的第一数据窗口1514中，并且宽度输入和偏移输入854、1402位于对应于图14的第二逻辑链1406(由其输出生成)的循环的第二数据窗口1514中。该循环对应于正弦波的周期(period)，并且计数器输入852被复位。
当计数使能输入1020指示获取或累加数据滤波数据时，即在掩码区域1512之间的数据窗口1514中，累加器信号1522增加。当计数使能输入1020指示避免获取或积累数据时，累加器信号1522在掩码区域1512期间不增加。在停止在掩码区域1512中获取数据之后，累加器逻辑1014在掩码区域1512(即，每个第二掩码区域1512)期间输出解调输出信号1524(其值)。在输出解调输出信号1524的值之后，在掩码区域1512期间，累加器逻辑1014被复位(即，累加器信号1522的值恢复为0)。因此，在图15所示的示例中，累加器逻辑1014在一个循环的两个数据窗口1514期间累加数据，并且在每个循环中输出累加输出1024一次。
图16是示出图10的输出逻辑1026的示例的逻辑图1600。输出逻辑1026被配置为基于累加输出1024和计数器输入852输出由累加器逻辑1014确定的累加输出1024值的中值作为解调输出362。累加器逻辑1014和输出逻辑1026的操作可以由累加器(例如，累加器线路)执行。
如图16的示例所示，输出逻辑1026包括开关1612和RMVA逻辑812。与图8和图9的RMVA逻辑812相比，该RMVA逻辑812被配置为响应于或基于布尔输入值1628输出数值。RMVA逻辑812响应于指示为真的布尔输入值1628输出解调输出362。
输出逻辑1026还被配置为基于计数器输入852生成布尔输入值1628。如图16所示，单位延迟1622将计数器输入852延迟一个样本以使时序与RMVA逻辑812的输入同步。基于延迟计数器值1626与比较条件1624的比较生成布尔输入值1628。如图16所示，比较条件1624是等于零的条件，并且当延迟计数器值1626满足比较条件1624(即，等于零)时，布尔输入值1628指示为真。当延迟的计数器值1626不满足比较条件1624(即，不等于零)时，布尔输入值1628指示为假。
在操作期间，输出逻辑1026接收计数器输入852。计数器输入852被提供给开关1612，并且开关1612基于计数器输入852输出累加输出1024或延迟累加器输出1654。如图16所示，开关1612基于计数器输入852满足不等于零的条件输出延迟累加器输出1654。开关1612的输出1652被提供给单位延迟1614。单位延迟1614将输出1652保持对应于一个或多个样本的时间段以生成延迟累加器输出1654。延迟累加器输出1654被提供给开关1612和RMVA逻辑812。
当计数器输入852等于零时，累加输出1024的值被复位为零，如参考图11所解释的。当计数器输入852不等于零时，输出逻辑1026存储延迟累加器输出1654值，直到再次由延迟单元1614接收到累加输出1024(即，当计数器输入852等于0时)。单位延迟1614(例如，寄存器或影子寄存器)将延迟累加器输出1654的值保持一个循环，即，直到在下一个解算器激励信号循环开始(即，当计数器输入852等于0)时接收到新的累加输出1024。延迟累加器输出1654的值对应于累加输出1024被复位为零之前的累加输出1024的先前最终累加器值。因为RMVA逻辑812获取延迟累加器输出1654的值，而延迟累加器输出1654由开关1612和延迟单元1614保持(即，在计数器输入852为零后的一个样本后由RMVA逻辑812采样)，所以RMVA逻辑812在累加输出1024被复位为零之前接收累加输出1024的先前最终累加器值。
RMVA逻辑812确定最后n个延迟累加器输出1654的中间值，并且响应于布尔输入值1628指示为真，输出最后n个延迟累加器输出1654的中间值作为解调输出362。在一些实施方式中，图8的RMVA逻辑812对于最后n个输入使用与图16的RMVA逻辑812相同的数字n。在其他实施方式中，图8的RMVA逻辑812对于最后n个输入使用与图16的RMVA逻辑812不同的数字n。在特定实施方式中，RMVA逻辑812基于最后三个延迟累加器输出1654确定中值解调输出1656。
图17是示出解调线路的累加器输出的示例的图1700。累加器(例如，图10的累加器逻辑1014和输出逻辑1026)可以生成多个中介值和输出值。如图17所示，累加器生成累加器信号1522(通过累加对应于第三开关1120的输出1156的值)，生成解调输出信号1524(对应于累加输出1024)，并生成解调正弦输出362(对应于解调输出信号1524的中值或中值解调输出1656)，如参考图10-16所述。解调输出信号1524和解调正弦输出362包括符号信息(即，正或负)。
图18是示出用于组合双速度解算器312的解算器输出的逻辑1802的示例的逻辑图1800。逻辑1802被配置为组合来自双速度解算器312的每个解算器342、344的输出，以确定第一域中的初始位置或绝对初始位置，并且仅基于精细解算器确定后续位置。仅基于精细解算器确定后续位置(例如，从初始位置的位置变化)增加了超越基于粗略解算器的输出确定后续位置的双速度解算器的精度。逻辑1802的操作可以由图5的角度组合线路542执行。逻辑1802基于来自精细解算器344的精细位置信号接收第二域中的角度估计364，在图18中被称为第二域角度估计1812。从精细解算器344接收的第二域角度估计1812在与精细解算器344相关联的第二域(例如，16倍速域)中。逻辑1802对第二域角度估计1812进行差分以确定第二域中的位置变化(速度)。例如，从第二域角度估计1812的当前位置值1816中减去先前位置值1814，以生成位置变化值1818。位置变化值1818可以被转换为32位有符号整数并且被延迟以考虑用于执行逻辑1802的线路的处理流水线或流程。位置变化值1818被右移4位(除以16)以将位置变化值1818转换到第一域中，以生成经转换的位置变化值1820(例如，图3的精细解算器344的经变换的精细位置信号)。经转换的位置变化值1820表示由精细解算器344确定的关于第一域的位置变化。
逻辑1802接收基于粗略解算器342的粗略位置信号确定的估计初始位置1822。估计初始位置1822对应于粗略解算器342的角度估计364的第一或初始角度估计。估计初始位置1822表示由粗略解算器342确定的初始位置，并且位于第一域中。开关1826(例如，初始化开关)被配置为当布尔输入1824(init_rslv)指示为真(即，双速度解算器312处于初始化模式)时输出估计初始位置1822。开关1826被配置为当布尔输入1824(init_rslv)指示为假(即，双速度解算器312不处于初始化模式中)时输出位置反馈(例如，先前确定的位置，例如延迟组合估计角度1844)。
由组合器1830(例如，加法器或其他算术线路)组合经转换的位置变化值1820和估计初始位置1822，以生成组合估计角度1832(例如，马达的估计位置)。组合估计角度1832包括或对应于图3的估计位置366。在一些实施方式中，组合器1830还接收漂移校正值1828，并且被配置为进一步基于漂移校正值1828生成组合估计角度1832。在这样的实施方式中，组合估计角度1832(例如通过零阶保持)被延迟，以生成延迟组合估计角度1844。延迟组合估计角度1844被提供给图5的漂移校正线路544，以生成漂移校正值1828。漂移校正值1828的生成参考图19进行描述。对于第一或初始组合估计角度1832(即，初始位置)，漂移校正值1828为零，因为漂移校正线路544尚未接收到组合估计角度1832并开始提供漂移校正值1828。
组合估计角度1832被提供作为逻辑1802的输出。在一些实施方式中，逻辑1802基于组合估计角度1832生成一个或多个附加输出。例如，组合估计角度1832与用于转子的换向的转子偏移1852进行组合。为了说明，用于马达124的换向的转子偏移1852解决了解算器和马达124的转子磁体之间的不对准。另外或可替代地，组合估计角度1832与用于转子的伺服控制的转子偏移1862(例如，转子伺服偏移)进行组合。为了说明，用于马达124的伺服控制的转子偏移1862解决了万向节(例如，图1的万向节122中的一个)相对于地平线向上或与重力相反地指向的状态的偏移。在特定实施方式中，转子偏移1852、1862是恒定值并且由用户输入。
这些转子偏移1852、1862通常被称为对解算器输出进行配衡(taring)。对解算器输出进行配衡有助于提高精度，并且在传统的双解算器中通常需要精度配衡。然而，配衡具有减少效应(减少改进)，并且当减少由于激励信号和电流驱动切换的时间协调引起的噪声时、当将抖动添加到激励信号时或两者，可以使用不太精确的配衡，如参考图22-28所述。可以将配衡输出1856、1866提供给其他部件以调整转子的换向和伺服控制。例如，伺服偏移输出1866可以被提供给图2的反馈控制系统232，用于惯性测量单元102的初始化，如参考图32所述。作为另一示例，配衡输出1856、1866可以指示马达124的估计位置。为了说明，当组合估计角度1832指示图3的双速度解算器312的位置时，组合估计角度1832可以被调整以指示马达124的位置。组合估计角度1832被调整/配衡以指示马达或其部件的估计位置(例如，图3的机械或磁转子位置)。另外或可替代地，配衡输出1856、1866可用于确定马达124的估计RPM 368。
独立于后续粗略解算器342位置输入，逻辑1802生成后续位置输出(在确定初始位置之后或在初始化过程之后的输出)。为了说明，当布尔输入1824指示初始化过程完成时(例如，当布尔输入1824等于零时)，开关1826“过滤掉”后续粗略解算器342位置输入(即，估计初始位置1822)并提供先前计算的角度(延迟组合估计角度1844)。换句话说，逻辑1802仅基于精细解算器344的后续精细解算器344输出来确定位置的后续变化。
图19是示出双速度解算器312的漂移校正器的逻辑1902的示例的逻辑图1900。逻辑1902的操作可以由图5的漂移校正线路544执行。逻辑1902被配置为基于延迟组合估计角度1844、第二域角度估计1812和180度偏置值1918来生成漂移校正值1828。
逻辑1902接收双速度解算器312的精细解算器344的角度估计364作为第二域角度估计1812。逻辑1902还接收延迟组合估计角度1844(例如，由图18的逻辑1802生成的组合估计角度1832的延迟版本)。延迟组合估计角度1844在与马达124和粗略解算器342相关联的第一域(例如，1倍速域)中。逻辑1902将延迟组合估计角度1844转换到与双速度解算器312的精细解算器344相关联的第二域(例如，16倍速域)。如图9所示，延迟组合估计角度1844被左移4位(乘以16)以生成经转换的估计角度1914(例如，经变换的初始位置输出)。
从第二域角度估计1812中减去经转换的估计角度1914和180度偏置值1918以生成误差值1920。在图9所示的实施方式中，逻辑1902使用32位整数，并且180度偏置值1918对应于值2^31-1(或2^(位数-1)-1)。180度偏置值1918提供免受噪声和整数数学误差影响的保护，该噪声和整数数学误差导致在初始化期间解算器342、344的不正确对准。该噪声和整数数学误差可能由第二域角度估计1812的微分引起。
可以将误差值1920转换为有符号整数，例如32位有符号整数。比例增益1922和积分增益1924由比例增益线路和积分增益线路应用于误差值1920。在一些实施方式中，基于误差值1920生成比例增益1922和积分增益1924。如图19所示，通过将误差值1920右移15位(除以32768)来生成比例增益1922，并且由开关1926生成积分增益1924。开关1926基于将误差值1920与大于或等于零的比较条件进行比较而输出具有值1或-1的积分增益1924。
比较增益1922和积分增益1924由组合器1928组合(相加)以生成漂移校正值1828。漂移校正值1828可以被存储，被提供给逻辑1802或两者。例如，漂移校正值1828被提供给逻辑1802的组合器1830以确定下一个组合估计角度1832，如参考图18所述。下一个组合估计角度1832调整或校正后续组合估计角度1832(后续位置的组合估计角度1832)，以解决在为初始位置生成组合估计角度1832时使用的粗略解算器输出的较低精度。因此，逻辑1902可以校正或减少在双速度解算器(例如图3的双速度解算器312)中组合不同速度的解算器时发生的误差。
图20包括示出解算器系统204的估计角度2002和马达的实际角度2004的示意图2000。估计角度2002可以包括或对应于图3的估计位置366或图18的组合估计角度1832。可替代地，估计角度2002可以包括或对应于经调整(配衡)的估计位置366(例如，图18的配衡输出1856、1858之一)或图18的组合估计角度1832。示意图2000示出了在初始化过程或模式期间和之后由解算器系统204输出的估计角度2002。
在图20的第一时间T1处，解算器系统204被激活并开始初始化模式或过程。在初始化模式或过程期间，解算器系统204基于粗略解算器输出在图20的第二时间T2处生成估计角度2002的初始位置输出2012。在图20的第二时间T2之后，解算器系统204开始利用漂移校正线路544来校正估计角度2002。在图20的第三时间T3处，漂移校正线路544已针对粗略解算器342的初始误差进行调整并且被锁定到固定马达的位置上。在第三时间T3之后，解算器系统204生成估计角度2002的后续位置输出2014。在图20的第四时间T4处，马达开始移动。在图20的第五时间T5处，马达停止移动。
图21包括示意图2100，其描绘了图20的示意图2000的放大视图。示意图2100更好地说明了解算器系统204的延迟和精度。示意图2100描绘了在漂移校正线路544已针对粗略解算器342的初始误差进行调整并且被锁定到固定马达的位置上之后的第三时间T3处的小误差。如参考图20所述，在第四时间T4处，马达开始移动。然而，由于如参考图12和图13描述的解调处理延迟，解算器系统204不检测该移动并输出对应于该移动的角度估计直到图21的第五时间T5。在第五时间T5之后，解算器系统204开始跟踪在第四时间T4处发生的马达的移动。示意图2100示出了0.01弧秒的精度。
图22A是示出使用没有抖动的激励信号(例如，图4的激励信号452)基于解算器输出确定的角度的示意图2202。图22A描绘了马达在约0.02秒处的激活和在约0.0375秒处的停用。在图22A中，马达的驱动轴的估计角度2002以大约1.23弧秒的精度跟踪驱动轴的实际角度2004。马达在大约0.06秒处被重新激活并恢复移动，并且解算器系统204继续跟踪马达。
图22B是示出基于由没有抖动的激励信号生成的解算器输出而生成的ADC输出2252的示意图2204。ADC输出2252基本上是对称且均匀的，并且ADC输出2252在相对长的时间段内锁存到单个位(bit)。在相对长的时间段内锁存到单个位可防止过采样提高精度，因为它会导致累加值不为零和/或不改变。
图23是示出包含抖动的激励信号(诸如图3的抖动激励信号352)的示例的示意图2300。在图23中，抖动激励信号352仍像正常正弦波一样重复，但是抖动激励信号352的幅度具有局部变化。例如，抖动激励352的幅度在基本激励信号452的正弦波的过程中具有正弦波动(例如，一次谐波)。为了说明，振幅在从峰到谷的过渡期间有时增加，并且在从谷到峰的过渡期间有时减小。如图23所示，基于激励信号452的高阶偶次谐波对激励信号452进行抖动，以产生抖动激励信号352。因此，抖动激励信号352包括相对于激励信号452的“微型正弦波”偏差。由于使用高阶偶次谐波(例如，16次谐波)，该抖动不影响或改变正弦波的平均幅度，因为基本激励信号452和偶次谐波具有相同的相位并且因为谐波信号具有与基本激励信号452相同的函数。因此，抖动不会引入导致额外误差和精度降低的噪声。
图24是示出基于由抖动激励信号生成的解算器输出而生成的ADC输出2402的示意图2400。与图22B的基于没有抖动的激励信号生成的ADC输出2252相比，基于抖动激励信号生成的ADC输出2402具有更大的可变性，并且ADC输出2402不会长时间地或过多地锁定到相同的值。因此，累加输出1024可以波动并且为零。因此，估计角度2002可以从高估和低估实际角度2004而波动，如图25所示。
图25是示出在基于图23的抖动激励信号352生成的解算器输出的基础上确定的角度的示意图2500。在图25中，马达的驱动轴的估计角度2002跟踪驱动轴的实际角度2004。抖动激励信号352使得估计角度2002在高估和低估驱动轴的实际角度2004之间切换。因此，通过对估计角度2002求平均(例如，在1秒间隔内求平均)，抖动激励信号352使解算器系统204能够提供0.01弧秒的精度。与图22A的估计角度2002的精度相比，0.01弧秒的精度表示精度的多个数量级的增加。
图26是示出用于激励信号生成的逻辑2602的示例的逻辑图2600。逻辑2602被配置为生成要提供给有源传感器(例如，图3的双速度解算器312)的激励信号。例如，逻辑2602将数字差分输出输出到DAC 310，DAC 310将数字差分输出转换成提供给解算器342、344的旋转初级线圈422的激励信号。可以通过图2的激励信号生成系统202(例如，激励信号生成线路)执行逻辑2602的操作。
逻辑2602使得能够生成不同类型的激励信号，包括图3的抖动激励信号352或图4的激励信号452。逻辑2602包括配置为生成激励信号的一个或多个逻辑链。如图26所示，逻辑2602包括三个逻辑链2612-2616。每个逻辑链2612-2616用于生成激励信号的一部分。在其他实施方式中，逻辑2602可以包括额外的逻辑链或更少的逻辑链。在图26所示的示例中，逻辑2602包括逻辑链2612-2616，其中两个(逻辑链2612和2614)是有源的。
第一逻辑链2612被配置为生成一阶谐波(即，基本激励信号452)。第二逻辑链2614被配置为生成抖动。如图26所示，第二逻辑链2614被配置为生成基本激励信号的高阶偶次谐波。高阶偶次谐波的示例是16次谐波。可以使用其他高阶偶次谐波，这取决于ADC和DAC的采样速率、硬件的频率或其组合。例如，其他实施方式可以利用8次谐波、10次谐波、12次谐波、18次谐波、20次谐波、24次谐波、32次谐波、64次谐波等，或其组合。第三逻辑链2616被配置为生成基本激励信号的低阶奇次谐波。如图26所示，第三逻辑链2616被配置为产生成基本激励信号452的三次谐波。添加一个或多个低阶奇次谐波趋于使激励信号“变方(square)”。可以单独使用其他低阶奇次谐波或者与三次谐波组合使用其他低阶奇次谐波，以使激励信号变方。使激励信号变方可以增加传感器输出的信噪比。
在操作期间，第一逻辑链2612生成基本激励信号452。如图26所示，第一逻辑链2612生成基本激励信号452作为差分信号(包括正信号分量和负信号分量)。第一逻辑链2612接收两个输入：在输入端2652处的正弦函数和在输入端2654处的正弦函数的幅度设置(amplitude setting)。在一些实施方式中，第一逻辑链2612减少正弦函数的位数、幅度设置或两者。另外或可替代地，第一逻辑链2612通过添加用户定义值(例如图26中的0.1)来对幅度设置进行移位。第一逻辑链2612将正弦函数乘以经移位的幅度设置以生成中介(intermediary)正弦波。
第一逻辑链2612基于中介正弦波生成差分输出(例如，正输出和负输出)。例如，第一逻辑链2612包括转换逻辑2622，该转换逻辑2622被配置为基于为中介正弦波的每个值生成正值和负值来生成差分输出。
在一些实施方式中，转换逻辑2622还被配置为将正输出和负输出转换为无符号值并进一步减少正输出和负输出的位数以供图3的DAC 310处理。当正输出和负输出具有比DAC 310被配置为处理的位数更多的位时，减少正输出和负输出的位数不会降低惯性测量单元102的精度。另外，第一转换逻辑2622基于中间电压偏置值2630的相加来调整正输出和负输出。在图26中，中间电压偏置值2630是2^11-1，并且DAC 310是12位DAC。
第一逻辑链2612将第一逻辑链2612的正输出和负输出提供给组合器2624、2626。第一逻辑链2612的正输出和负输出对应于基本激励信号452(或抖动激励信号352的一次谐波)。
第二逻辑链2614生成要添加到由第一逻辑链2612生成的激励信号(与其组合)的抖动。第二逻辑链2614接收两个输入：输入端2662处的正弦函数的高阶偶次谐波和输入端2664处的正弦函数的高阶偶次谐波的幅度设置。在一些实施方式中，第二逻辑链2614减少正弦函数的高阶偶次谐波的位数、高阶偶次谐波的的幅度设定或两者。另外或可替代地，第二逻辑链2614通过添加用户定义值(例如，图26中的0.01)来对幅度设置进行移位。第二逻辑链2614将正弦函数的高阶偶次谐波乘以经移位的幅度设置，以生成高阶偶次谐波信号2666(即，抖动激励信号352的抖动的示例)。
第二逻辑链2614基于高阶偶次谐波信号2666生成差分输出(例如，正输出和负输出)。例如，第二逻辑链2614包括转换逻辑2622，该转换逻辑2622被配置为基于为高阶偶次谐波信号2666的每个值生成正值和负值来生成差分输出。
第二逻辑链2612(或转换逻辑2622)可以将正输出和负输出转换为无符号值，并且可以类似于第一逻辑链2602那样进一步减少正输出和负输出的位数，以供DAC 310处理。
第三逻辑链2606的操作类似于第二逻辑链2614的操作。在特定实施方式中，第三逻辑链2602的幅度设置为零，即，逻辑2602不使用三次谐波来生成激励信号。
组合器2624、2626对逻辑链2612-2616的输出进行组合。例如，组合器2624将第一逻辑链2612和第二逻辑链2614的正输出相加以生成正组合输出。组合器2624将第一逻辑链2612和第二逻辑链2614的负输出相加以生成负组合输出。逻辑2602经由输出端子2642、2644向DAC 310提供正组合输出和负组合输出。DAC 310将这些组合输出转换为抖动激励信号352。在其他实施方式中，组合器2624、2626可以减去第三逻辑链2616的输出。
在一些实施方式中，逻辑2602包括用于初始化过程的逻辑。如图26所示，逻辑2602包括开关2632、2634、布尔输入2636(图26中标记为冻结)和中间电压初始化值2638。在图26所示的示例中，DAC 310是12位DAC，并且中间电压值是12位值的一半(2^11-1)。开关2632、2634被配置为基于布尔输入2636在输出组合器2624、2626的组合激励信号输出或中间电压初始化值2638之间切换。如图26所示，逻辑2602不以初始化模式操作，如由开关2632、2634的位置所指示。
在一些实施方式中，使用存储数值的表(例如，查找表)来生成正弦函数输入。在特定实施方式中，用于正弦函数输入的查找表是共享的，即，一个正弦查找表生成用于三个逻辑链2612-2616的正弦函数输入。另外，如本文进一步描述的，正弦查找表可以与惯性测量单元102的其他部件和逻辑共享。例如，正弦查找表可以通过循环调度(Round-Robinscheduling)与其他部件和逻辑共享。在其他实施方式中，使用一系列算术逻辑运算(例如，加法和移位运算)或泰勒展开来计算正弦函数输入。
图27是示出解算器驱动器电路2702的示例的电路图2700。解算器驱动器电路2702生成差分激励信号(例如图3和图4的激励信号352、452)并经由端子2712和2714将该差分激励信号发送到解算器。解算器驱动器电路2702可以包括或对应于图2的激励信号生成系统202。在一些实施方式中，差分激励信号与马达的电流驱动切换实现时间协调。
解算器驱动器电路2702包括低精度ADC 2704和高精度ADC 2706。作为示例，低精度ADC 2704可以是10位或12位ADC，并且高精度ADC 2706是16位ADC。在其他实施方式中，可以使用其他尺寸的ADC。低精度ADC 2704和高精度ADC 2706被配置为使激励信号(或抖动激励信号352)与图2和图3的PWM 242、ADC 318、320和解调系统222进行时间协调。
低精度ADC 2704被配置为接收解算器输出并生成差分激励信号。低精度ADC 2704将差分激励信号提供给解算器。例如，低精度ADC 2704经由端子2712和2714将差分信号提供给图3的双速度解算器312的特定解算器。低精度ADC 2704还被配置为生成串行外围接口(SPI)激励信号2742并将SPI激励信号2742发送到惯性测量单元102的部件，例如其FPGA。
高精度ADC 2706被配置为接收解算器输出并生成SPI反馈信号2744。SPI反馈信号2744被提供给惯性测量单元102的部件，例如其FPGA。SPI激励和反馈信号2742、2744实现惯性测量单元102的部件之间的时间协调。可以基于解算器反馈生成SPI激励和反馈信号2742、2744。例如，基于正的正弦和余弦反馈(并且独立于负的正弦和余弦反馈)生成SPI激励信号2742，并且基于差分正弦和余弦反馈生成SPI反馈信号2744。
在操作期间，解算器驱动器电路2702在端子2722和2724处从双速度解算器312的特定解算器(例如，解算器342、344中的一个)接收差分正弦反馈。解算器驱动器电路2702在端子2732和2734处从该特定解算器接收差分余弦反馈。差分正弦和余弦反馈用于生成差分解算器激励信号和反馈信号。因为差分激励信号和SPI激励信号2742是基于解算器反馈生成的，所以DAC 310、双速度解算器312、差分电压传感器314、316或其组合可以是时间协调的。因为SPI反馈信号2744是基于解算器反馈生成的并且指示解算器系统204的正时(例如，输入和输出的正时)，所以解调系统222、双解算器组合系统224、反馈控制系统232、PWM 242或其组合可以彼此时间协调，并且这些部件由SPI激励信号2742进行时间协调。为了说明，SPI激励和反馈信号2742、2744指示数据和时钟数据(例如，何时对数据进行采样)，从而实现部件之间的同步。另外或可替代地，PWM 242可以通过计数器或时钟同步与上述部件实现时间协调，如参考图33-35所述。
图28是示出马达驱动器电路2802的示例的电路图2800。马达驱动器电路2802耦合到电源和马达，例如图1和图2的电源252和马达124。图28中所示的马达驱动器电路2802对应于用于三相马达的逆变器，例如图1的逆变器112。在这种实施方式中，电源252为马达驱动器电路2802提供DC电力。马达驱动器电路2802将DC电力转换成AC信号并将AC信号提供给马达，例如将AC电力信号380提供给马达124，如参考图3所述。在其他实施方式中，马达124可以具有多于三相或少于三相。对于包括具有多个万向节122的万向节设备114的惯性测量单元102，逆变器112可以具有用于驱动相应万向节122的每个马达124的马达驱动器电路2802。
马达驱动器电路2802包括布置在三个半桥中的六个晶体管2822-2826、2832-2836。在其他实施方式中，六个晶体管2822-2826、2832-2836可以被布置在全桥中。六个晶体管2822-2826、2832-2836被配置为控制对特定马达124的功率输送。第一、第二和第三晶体管2822-2826对应于上晶体管，并且第四、第五和第六晶体管2832-2836对应于低晶体管。第一和第四晶体管2822、2832对应于马达的第一相(第一通道(lane))。第二和第五晶体管2824、2834对应于马达的第二相(第二通道)，并且第三和第六晶体管2826、2836对应于马达的第三相(第三通道)。在一些实施方式中，六个晶体管2822-2826、2832-2836包括或对应于N沟道MOSFET。六个晶体管2822-2826、2832-2836可以包括或对应于图3的晶体管336。
在一些实施方式中，马达驱动器电路2802包括配置为确定马达驱动器电路2802的电流的一个或多个高带宽电流传感器2812。如图28所示，马达驱动器电路2802包括两个高带宽电流传感器2812。在其他实施方式中，马达驱动器电路2802包括多于两个高带宽电流传感器2812或少于两个高带宽电流传感器2812。在图28所示的特定示例中，高带宽电流传感器2812包括或对应于霍尔效应电流传感器。高带宽电流传感器2812被配置为执行马达驱动器电路2802的电流的连续内置测试。
在一些实施方式中，马达驱动器电路2802包括配置为确定马达驱动器电路2802的电压的一个或多个电压传感器2814。如图28所示，马达驱动器电路2802包括三个电压传感器2814，每个电压传感器耦合到上晶体管2822-2826的输出端子(例如，源极)。如图28所示，电压传感器2814被配置为确定上晶体管2822-2826的输出端的电压，其可以对应于提供给马达的电压。图28还示出上晶体管2822-2826的第一晶体管2822的示意图。该示意图示出三个端子2862-2866。晶体管2822包括第一端子2862(例如，漏极)、第二端子2864(例如，栅极)和第三端子2866(例如，源极)。
马达驱动器电路2802包括栅极驱动器2842以驱动六个晶体管的栅极(第二端子2864)。栅极驱动器2842被配置为生成激活信号并将激活信号提供给六个晶体管2822-2826、2832-2836的栅极(第二端子2864)。例如，栅极驱动器2842响应于PWM脉冲信号生成高和低逻辑信号，并将高和低逻辑信号提供给六个晶体管2822-2826、2832-2836的栅极(第二端子2864)，其控制对马达的三相电力输送。
马达驱动器电路2802可以包括用于上晶体管2822-2826的自举电源线路2844。例如，当上晶体管2822-2826包括N沟道MOSFET时，自举电源线路2844用于驱动上晶体管2822-2826。
马达驱动器电路2802经由上晶体管2822-2826和下晶体管2832-2836之间的输出端(例如经由输出端2852)耦合到图1的马达124。如图28所示，上晶体管2822-2826的第三端子2866(例如，源极)和下晶体管2832-2836的第一端子2862(例如，漏极)耦合到马达。
在一些实施方式中，马达驱动器电路2802由FPGA控制并且与解算器激励实现时间协调。例如，马达驱动器电路2802由图2的PWM 242控制，如参考图32-35所述。另外或可替代地，马达驱动器电路2802与解算器感测实现时间协调。与解算器激励和感测的时间协调降低了解算器输出中的噪声和误差，并且提高了马达的驱动轴的确定精度。例如，时间协调减少了由马达驱动器切换引起的电磁干扰。
图29是示出用于速度反馈和位置反馈的级联反馈逻辑2902的示例的示意图2900。级联反馈逻辑2902包括外环2912和内环2914。外环2912和内环2914指的是对应于作为电流命令2940的结果生成的位置和速度反馈2924、2936的反馈回路。电流命令可以包括或对应于图3的电流命令372。
外环2912对应于位置反馈回路，并且被配置为基于接收的位置命令2922生成速率命令2930。位置命令2922和位置反馈2924用于生成中介信号(例如，误差信号)。控制增益被应用于中介信号以生成速率命令2930。速率命令2930指示速率，例如位置的变化率。速率命令2930(由级联反馈逻辑2902生成)可以指示类似于速度命令2932(从飞行计算机接收)的速度，但速率命令2930可以与速度命令2932具有不同的单位。例如，速率命令2930的单位可以是每秒弧度，而速度命令2932的单位可以是RPM。
内环2914被配置为基于速度命令2932(例如，RPM命令)限制速率命令2930以生成受限速率命令2934。速度反馈2936(例如，RPM反馈)被应用于受限速率命令。受限速率命令2934和第二控制增益(例如，RPM增益2938(Krpm))被应用以生成电流命令2940。内环2914输出电流命令2940，并且例如通过图3的电流跟踪器330将电流命令2940转换为PWM 242的占空比值。
在操作期间，外环2912从图2的飞行计算机254接收位置命令2922，并从解算器系统204接收位置反馈2924。外环2912基于从位置命令2922中减去位置反馈2924而生成误差信号。控制增益被应用于误差信号以生成速率命令2930。例如，误差信号乘以比例增益2926，并且误差信号(或其积分)乘以积分增益2928。外环2912将速率命令2930提供给内环2914。
内环2914基于速度命令2932对速率命令2930进行速率限制。例如，当速度命令2932指示比速率命令2930更低的RPM时，速率命令2930减小。为了说明，当由速度命令2932指示的RPM对应于比速率命令2930的位置变化值更小(更慢)的位置变化值时，内环2914将速率命令2930的位置变化值减小到速度命令2932的位置变化值。内环2914从受限速率命令2934中减去从图2的解算器系统204接收的速度反馈2936，以生成第二误差信号。基于将第二控制增益应用于第二误差信号来生成电流命令2940。例如，第二误差信号乘以RPM增益2938。内环2914向图1的逆变器112提供表示图1的马达124的扭矩的电流命令2940，该逆变器112基于电流命令2940控制图1的马达124的操作。级联反馈逻辑2902的内环2914可能难以实现，尤其是对于低阻尼系统，例如用于定位图1的万向节122的马达124。
图30是示出用于组合速度和位置反馈控制的逻辑3002的示例的逻辑图3000。与图29的示意图2900相比，逻辑3002包括用于组合位置和速度反馈的单个反馈回路。与示意图2900不同，逻辑3002使用速度反馈2936进行阻尼，而不是作为单独的反馈回路。另外，逻辑3002在应用反馈之前生成速率限制位置命令3034(例如，组合的速度和位置命令)。与图29的级联反馈逻辑2902相比，逻辑3002为低阻尼马达(例如，用于定位图1的万向节122的马达124)提供改进的控制和较低的复杂度。
在操作期间，逻辑3002从图2的飞行计算机254接收位置命令2922和速度命令2932。逻辑3002基于速度命令2932对位置命令2922进行速率限制以生成速率限制位置命令3034。例如，当速度命令2932(被转换为表示相对于先前位置的最大位置变化的位置值)指示的相对于先前位置的位置变化小于由位置命令2922的位置值指示的相对于先前位置的第二位置变化时，位置命令2922的位置值减小。
在生成误差信号3012(或应用控制增益)之前生成速率限制位置命令3034。逻辑3002通过从速率限制位置命令3034中减去位置反馈2924来生成误差信号3012。例如，基于位置反馈2924的位置值来调整速率限制位置命令3034的位置值以生成位置误差。
逻辑3002将控制增益应用于误差信号3012。例如，逻辑3002将误差信号3012乘以比例增益2926，并将误差信号3012乘以积分增益2928。逻辑3002基于误差信号3012与增益2926、2928的两个乘积的总和生成经调整的误差信号3014。在特定实施方式中，第一乘积对应于误差信号3012的导数乘以比例增益2926。
另外，逻辑3002可以基于速度反馈2936来衰减经调整的误差信号3014。逻辑3002将速度反馈2936乘以RPM增益2938(例如，阻尼因子)以生成RPM阻尼值3016。逻辑3002从经调整的误差信号3014中减去RPM阻尼值3016以衰减经调整的误差信号3014。例如，对经调整的误差信号3014进行阻尼操作将生成阻尼误差信号。逻辑3002基于阻尼误差信号生成电流命令2940。例如，逻辑3002对阻尼误差信号进行积分以生成电流命令2940。与图29的级联反馈逻辑2902相比，逻辑3002以较低的复杂度(例如，没有多个或嵌套的控制回路)为低阻尼马达提供改进的控制和稳定性。
图31和图32是示出包括多个操作模式的用于组合速度和位置反馈的逻辑的示例的逻辑图。如图31和图32所示，为了清楚起见，已经简化了图表。例如，图31的示意图的一些逻辑框是空白的并且关于图32进行讨论，反之亦然。另外，为了清楚起见，在描述中省略了一些转换、移位、保持和常数值。在图31和图32中，转换逻辑框用字母“C”表示位转换，“si”表示有符号/无符号转换，移位逻辑框用三字符串表示，包括字母“S”、方向(即“L”或“R”)和多个位，绝对值逻辑框由“abs”表示，并且保持或延迟单元由“1/z”表示。
参考图31，其示出包括直接速度命令模式的用于组合速度和位置反馈控制的逻辑3102的示例的逻辑图3100。与图30的逻辑3002相比，逻辑3102被配置为以直接速度模式或以位置和速度模式操作。通过利用直接速度模式以及位置和速度模式，逻辑3102可以通过调整马达124的扭矩或速度来控制马达124。逻辑3102包括直接速度命令模式逻辑3112、位置命令逻辑3114、速度命令逻辑3116、速率限制器逻辑3118、误差生成逻辑3120、组合比例增益逻辑3122、组合积分增益逻辑3124和输出逻辑3126。
直接速度命令模式逻辑3112被配置为基于速度命令2932生成导出位置命令3132。导出位置命令3132指示相对于先前位置的位置增量变化。直接速度模式可以包括或对应于直接RPM命令模式。直接RPM命令模式包括或对应于飞行计算机254仅在图3的命令370中提供速度命令2932(RPM命令)的模式。在从第一模式(位置和速度模式)切换到第二模式(直接速度模式)之后，直接速度命令模式逻辑3112被配置为输出由图2的解算器系统204确定的马达的位置(例如，估计位置366)而不是导出位置命令3132。通过在切换模式之后输出估计位置366，直接速度命令模式逻辑3112实现马达的平滑操作(例如，减少或消除来自切换模式的抖动)。直接速度命令模式逻辑3112的操作可以由直接速度线路执行。作为示例，直接速度线路包括一个或多个组合器、乘法器、延迟元件、开关等，以执行直接速度命令模式逻辑3112的操作，如图31所示。
位置命令逻辑3114被配置为例如从图2的飞行计算机254接收位置命令2922，并且当处于第一模式时将位置命令2922输出到速率限制器逻辑3118。位置命令逻辑3114被配置为当处于第二模式时输出导出位置命令3132。例如，位置命令逻辑3114包括开关3134，该开关被配置为基于指示逻辑3102以第二模式操作的布尔输入将导出位置命令3132提供给速率限制器逻辑3118。因此，当以第二模式操作时，输出逻辑3126基于速度命令2932并独立于位置命令2922生成电流命令2940。
速度命令逻辑3116被配置为接收速度命令2932并将速度命令2932提供给速率限制器逻辑3118。在一些实施方式中，速度命令逻辑3116被配置为将速度命令2932转换为无符号整数并将速度命令2932的值转换为绝对值。另外或可替代地，可以针对解算器调整速度命令2932。例如，可以通过将速度命令2932乘以常数值来调整速度命令2932，以考虑马达的RPM与解算器速度之间的差异。
速率限制器逻辑3118被配置为当处于第一模式时基于位置命令2922和速度命令2932生成速率限制位置命令3034。速率限制器逻辑3118被配置为当处于第二模式时基于速度命令2932生成速率限制位置命令3034。在一些实施方式中，速率限制器逻辑3118还被配置为在初始化模式下进行操作，如参考图32所述。
误差生成逻辑3120被配置为基于图2的解算器系统204的速率限制位置命令3034和位置反馈2924生成误差信号3012(表示位置误差)。例如，误差生成逻辑3120通过从速率限制位置命令3034中减去位置反馈2924来生成误差信号3012。误差生成逻辑3120的操作可以由误差信号生成线路来执行。作为示例，误差信号生成线路包括组合器，如图31所示。
组合比例增益逻辑3122被配置为将比例增益2926应用于误差信号3012。组合比例增益逻辑3122被配置为将误差信号3012和比例增益2926的乘积输出到输出逻辑3126。在特定实施方式中，比例增益2926乘以误差信号3012的导数以产生乘积。组合积分增益逻辑3124被配置为将积分增益2928应用于误差信号3012。组合积分增益逻辑3124被配置为将误差信号3012和积分增益2928的乘积输出到输出逻辑3126。
输出逻辑3126被配置为基于比例增益2926和积分增益2928生成电流命令2940。例如，输出逻辑3126被配置为将两个乘积相加以生成经调整的误差信号3014。输出逻辑3126被配置为基于经调整的误差信号3014生成电流命令2940。例如，输出逻辑3126被配置为对经调整的误差信号3014进行积分以生成电流命令2940。在特定实施方式中，可以基于最大电流值和最小电流值来限制被积分的经调整的误差信号3014以生成电流命令2940。输出逻辑3126经由输出端子3130输出电流命令2940。
在一些实施方式中，逻辑3102还包括阻尼逻辑3128。阻尼逻辑3128生成阻尼值3016，该阻尼值被应用于经调整的误差信号3014以生成阻尼误差信号3138。在这样的实施方式中，阻尼误差信号3138被积分以生成电流命令2940。此外，逻辑3102可以包括开关(未示出)以控制阻尼模式，即当施加或不施加阻尼时。可以通过阻尼线路来执行阻尼逻辑312的操作。作为示例，阻尼线路包括一个或多个组合器、乘法器、延迟元件、开关等，以执行阻尼逻辑3128的操作，如图31所示。
参考图32，其示出包括初始化模式的用于组合速度和位置反馈控制的逻辑3202的示例的逻辑图3200。逻辑3202包括与图31的逻辑3102类似的逻辑，并且另外包括初始化逻辑3204。初始化逻辑3204包括跟踪逻辑3212和初始条件(ic)逻辑3214。
初始化逻辑3204被配置为接收和生成初始化输入。例如，跟踪逻辑3212被配置为接收位置跟踪使能输入3222和RPM跟踪使能输入3224。跟踪逻辑3212基于位置跟踪使能输入3222或RPM跟踪使能输入3224指示为真(或跟踪使能)而生成跟踪输入3226作为输出。
ic逻辑3214被配置为基于位置跟踪使能输入3222、RPM跟踪使能输入3224、初始化滤波器输入3228、伺服偏移输出1866和RPM脉冲跟踪使能输入3230来生成ic输入3232作为输出。
与逻辑3102相比，逻辑3202包括附加开关3242-3248。开关3422-3428被配置为响应于初始化输入3222-3232中的一个或多个而输入初始化值(例如，0或空值)。例如，第一开关3242接收初始化滤波器输入3228并输出由解算器确定的马达的位置，或者基于初始化滤波器输入3228输出位置命令2922。为了说明，当处于初始化模式时，马达的估计位置366被提供给速率限制器逻辑3118，并且在初始化模式之后，位置命令2922被提供给速率限制器逻辑3118。
另外，速率限制器逻辑3118还被配置为接收由图2的解算器系统204确定的马达的目前或当前位置(例如，图3的估计位置366)和ic使能输入。速率限制器逻辑3118被配置为响应于指示为真的ic使能输入而输出马达的当前位置作为速率限制位置命令3034。在特定实施方式中，基于ic输入3232和关断输入3236生成ic使能输入。例如，OR逻辑门基于ic输入3232和关断输入3236生成ic使能输入。为了说明，当ic输入3232或关断输入3236指示为真时，ic使能输入指示为真，并且速率限制器逻辑3118输出由解算器确定的马达的当前位置(例如，估计位置366)作为速率限制位置命令3034。
第二开关3244接收跟踪输入3226并基于跟踪输入3226输出零值或经调整的误差信号3014(或阻尼误差信号3138)。第三开关3246接收冻结输入3234并基于冻结输入3234输出零值或经调整的误差信号3014(或阻尼误差信号3138)。因此，如果跟踪输入3226或冻结输入3234为真，则第三开关3246输出零而不是经调整的误差信号3014(或阻尼误差信号3138)。
第四开关3248接收基于ic输入3232和关断输入3236生成的布尔输出。基于该布尔输出，第四开关3248输出零值或电流命令。在图32所示的示例中，该布尔输出由OR逻辑门输出，因此如果ic输入3232或关断输入3236为真，则开关3248输出零。为了说明，逻辑3202在初始化和关断模式期间输出指示零电流的电流命令2940。
在其他实施方式中，可以使用等效逻辑。例如，第二和第三开关3244和3246可以由单个开关和逻辑门代替，类似于第四开关3248和相应的OR逻辑门。
图33是示出具有可调比较标准的PWM操作的示例的示意图3300。PWM(例如图2的PWM 242)接收包括比较值和至少一个比较标准的设定点信号。该至少一个比较标准包括布尔条件。例如，布尔条件包括或对应于大于条件、小于条件、大于或等于条件或者小于或等于条件。在其他实施方式中，在单独的信号中接收比较值和至少一个比较标准。PWM 242被配置为控制对受控部件的电力输送。受控部件可以包括发光二极管、占空比控制器、时钟信号发生器、降压转换器、伺服器、步进马达、单相马达或多相马达。
在图33中，计数器3302(例如，增减(up-down)计数器)被配置为从零向上计数到特定数字，然后从该特定数字向下计数到零。如图33所示，计数器3302向上计数到8192，并且由计数器3302生成的计数器信号3304由虚线描绘。PWM 242包括比较器，用于将计数器信号3304的计数器值与由设定点信号指示的比较值3322(CMP)进行比较。在一些实施方式中，计数器3302与图8的计数器842同步。计数器842和3302的同步使得马达的电流驱动切换能够与图2的解算器系统204的激励信号同步(例如，偏移)，并且使得能够掩码受电流驱动切换影响的数据。
图33描绘了针对五个不同设定点信号3312-3320的PWM 242的操作。第一设定点信号3312包括比较值3322和两个比较标准3324、3326。PWM 242通过处理设定点信号3312-3320来确定比较值3322和两个比较标准3324、3326。例如，PWM 242右移第一设定点信号3312以得到比较值3322。PWM 242使用第一设定点信号3312的两个最低有效位(LSB)来确定两个比较标准3324、3326。如图1所示，第一设定点信号3312具有值16384。右移第一设定点信号3314的值16384为比较值3322生成数值4096。在二进制中，16384的两个LSB是“00”。PWM242确定两位值“00”对应于大于的第一比较标准3324和大于的第二比较标准3326。PWM 242可以通过用逻辑处理该两位值或通过执行表查找来确定该两位值对应于或指示两个比较标准3324、3326。
响应于比较值3322相对于计数器3302的值满足比较标准3324、3326，PWM 242向晶体管的栅极提供高信号(或导致提供高信号)。提供高信号到晶体管将激活晶体管。如图33所示，当值为4096的比较值3322大于计数器3302的值时(例如，当计数器值减小到低于值为4096的比较值3322时)，PWM 242激活晶体管。在图33中，对于第一设定点信号3312，晶体管在值为4095的计数器值处被激活。激活晶体管将基于第一设定点信号3312生成PWM信号的脉冲的脉冲边沿。
响应于比较值3322相对于计数器3302的值不满足比较标准3324、3326，PWM 242向晶体管的栅极提供低信号(或导致提供低信号)。向晶体管提供低信号将停用晶体管。当值为4096的比较值3322小于计数器3302的值时(例如，当计数器值增加到高于值为4096的比较值3322时)，PWM 242停用晶体管。在图33中，对于第一设定点信号3312，晶体管在值为4096的计数器值处被停用，这意味着当计数器值为4095时晶体管导通。晶体管的导通时间(以及PWM信号的脉冲的脉冲宽度)由图33中用交叉阴影线形成的三角形的区域示出，并且对应于比较值3322大于针对第一设定点信号3312的计数器3302的值的时间段。第一设定点信号3312的晶体管导通时间为8190个计数，即对应于计数器值从4095至0并从0返回至4095的计数。
PWM 242接收第二设定点信号3314。第二设定点信号3314具有值16385。右移第二设定点信号3314的值16385为比较值3322生成数值4096。在二进制中，16385的两个LSB是“01”。PWM 242确定两位值“01”对应于大于或等于的第一比较标准3324和大于的第二比较标准3326。如图33所示，当值为4096的比较值3322等于计数器3302的值时，即在计数器值为4096时，PWM 242激活晶体管。激活晶体管将基于第二设定点信号3314生成PWM信号的第二脉冲的脉冲边沿。当值为4096的比较值3322等于(不再大于)计数器3302的值时，PWM 242停用晶体管。在图33中，PWM 242在值为4096的计数器值处停用晶体管。停用晶体管将基于第二设定点信号3314生成PWM信号的第二脉冲的第二脉冲边沿。晶体管的导通时间(以及PWM信号的脉冲的脉冲宽度)由图33中用交叉阴影线形成的三角形区域示出。与第一设定点信号3312的接通时间相比，第二设定点信号3314的接通时间高出一个计数(即，8192中的1)。为了说明，第二设定点信号3314指示晶体管导通时间为8191个计数，即，对应于4096到0和0到4095的计数器值的计数。
在传统的PWM中，比较标准是恒定的(例如，仅大于或仅大于或等于)。因此，为了增加脉冲的脉冲宽度，比较值被改变(类似于在第一和第五设定点信号3312、3320之间从4096变化到4097的比较值)。改变比较值3322将接通时间或脉冲宽度增加两个计数。例如，将比较值3322从4096增加到4097(具有大于的恒定比较标准)会将导通时间计数增加2，即从4096的8190个计数增加到4097的8192个计数。为了说明，对于值为4097的比较值3322，晶体管导通时间从4097开始到0并且从0返回到4097。因此，PWM 242具有降低的粒度和马达124的更精细的精度和控制。
PWM 242接收第三设定点信号3316。第三设定点信号3316具有值16386。右移第二设定点信号3314的值16385为比较值3322生成数值4096。在二进制中，16386的两个LSB是“10”。PWM 242确定两位值“10”对应于大于或等于的第一比较标准3324和大于的第二比较标准3326。第三设定点信号3316与第二设定点信号3314相同地操作，以基于第三设定点信号3316生成PWM信号的第三脉冲。在多通道实施方式中，例如参考图34所述，第三设定点信号3316可以增加对受控部件的功率输送，同时将第二通道的可调比较标准增加1个计数。
PWM 242接收第四设定点信号3318。第四设定点信号3318具有值16387。在二进制中，16387的两个LSB是“11”。PWM 242确定两位值“11”对应于大于或等于的第一比较标准3324和大于或等于的第二比较标准3326。如图33所示，当值为4096的比较值3322等于计数器3302的值时，即在计数器值为4096时，PWM 242激活晶体管。激活晶体管将基于第四设定点信号3318生成PWM信号的第四脉冲的脉冲边沿。当值为4096的比较值3322小于(不再等于或大于)计数器3302的值时，即当计数器值为4097时，PWM 242停用晶体管，这意味着当计数器值为4096时晶体管导通。停用晶体管将基于第四设定点信号3318生成PWM信号的第四脉冲的第二脉冲边沿。与第二设定点信号3314的导通时间相比，第四设定点信号3318的导通时间高出一个计数(即，8192中的1)。为了说明，第二设定点信号3314指示晶体管导通时间为8191个计数，而第四设定点信号3318指示晶体管导通时间为8192个计数，即对应于4096至0和0至4096的计数器值的计数。
PWM 242接收第五设定点信号3320。第五设定点信号3320具有值16388。在二进制中，将16388右移2位将给出比较值3322的值4097。16388的两个LSB是“00”。PWM 242确定两位值“00”对应于大于的第一比较标准3324和大于的第二比较标准3326。与第四设定点信号3318相比，第五设定点信号3320以不同的比较值3322和不同的比较标准3324、3326进行操作，但产生与第四设定点信号3318相同数量的导通时间计数。在其他实施方式中，两个LSB的每个位可以对应于特定的比较规则或条件。例如，具有值0的位可以指示大于条件，并且具有值1的位可以指示大于或等于条件。
如图33所示，用于调整比较标准的导通时间增加0.01250微秒，而不是用于调整比较值的0.0250微秒。因此，PWM 242通过调整比较标准3324、3326而具有减小的粒度和增加的精度和控制。在图33所示的示例中，PWM 242具有40MHz的频率。解算器系统204的频率(2441.2Hz)等于PWM 242的频率除以PWM 242的周期(8192)的两倍。
在其他实施方式中，可以使用并且可以通过设定点信号的1个LSB指示单个可调比较标准。在这种实施方式中，PWM 242对于设定点信号的每1值调整仍具有1个计数器值或0.01250微秒的粒度。作为示例说明，响应于第一设定点信号3312的值增加1，PWM 242将与第二设定点信号3314类似地操作。响应于第一设定点信号3312的值增加2，PWM 242将与第五设定点信号3320(而不是第三设定点信号3316)类似地操作。因此，与针对两个可调比较标准将设定点信号右移两位相比，具有单个可调比较标准的设定点信号被右移一位。另外，具有一个可调比较标准的设定点信号将具有从0到16384的值范围，相比之下，具有两个可调比较标准的设定点信号具有从0到32768的值范围。这种实施方式可以在不使用多通道控制的情况下实现，例如，LED、单相马达等。
如图33所示，设定点信号3312-3320指示每个周期到PWM 242的所示操作的变化。在受控部件的操作期间，PWM 242可以在每个周期接收设定点信号，并且设定点信号可以指示或可以不指示受控部件的占空比相对于先前周期的先前设定点信号的变化。可替代地，PWM 242可以响应于占空比值的变化接收指示不同占空比的设定点信号，并且可以保持当前设定点信号(即，比较值3322及其比较标准3324、3326)，直到接收到新的设定点信号。
图34是示出具有可调比较标准的两通道PWM操作的示例的示意图3400。示意图3400示出了A通道和B通道的操作。在特定实施方式中，A通道对应于第一相的上晶体管，而B通道对应于第二相的下晶体管。例如，上晶体管对应于图28的2822，而下晶体管对应于图28的2834。
A通道的操作类似于关于图33描述的PWM操作。B通道的操作类似于A通道，但是为反相。当特定比较值3422(CMPB)满足关于图33的计数器3302的值的B通道的比较标准3424、3426(例如，小于或者小于或等于)时，B通道为低(例如，连接到地)。
当A通道为高并且B通道为低时，在受控部件(例如马达)两端产生电压差，并且将电流提供给受控部件。A通道为高并且B通道为低可以通过闭合或激活上晶体管2822和下晶体管2834来实现。激活晶体管2822和2834允许电流从电池(或其他电源)流出，通过上晶体管2822至马达124，越过马达124至下晶体管2834，并通过下晶体管2834接地。与关于图33描述的PWM 242的脉冲相比，通过每个通道的设定点信号的组合来生成用于A通道和B通道的PWM 24的脉冲。换句话说，特定通道的每个设定点信号生成两个不同脉冲的脉冲边沿(而不是如图33中的单个脉冲的两个脉冲边沿)。在图33中，提供给受控部件(例如，马达)的脉冲对应于交叉阴影三角形。在图34中，提供给受控部件(例如，马达)的脉冲对应于虚线矩形。在图34所示的实施方式中，设定点信号3312-3320中的每个设定点信号生成第一脉冲的第一脉冲边沿和第二脉冲的第二脉冲边沿，并且设定点信号3412-3420中的相应设定点信号生成第一脉冲的第二脉冲边沿和第二脉冲的第一脉冲边沿。
B通道接收第一设定点信号3412。第一设定点信号3412具有值16384。将第一设定点信号3412的值16384右移两位(即，除以4)指示B通道的比较值3422(CMPB)为4096。16384的两个LSB是“00”，并且对于B通道，两个LSB指示小于或等于的第一比较标准3424和小于或等于的第二比较标准3426。B通道为低，而比较值3422小于或等于计数器3302的值，如图34中的水平阴影线所示。
响应于比较值3422相对于计数器3302的值不满足比较标准3424、3426，PWM 242向下晶体管2834的栅极提供低信号(或导致提供低信号)。向下晶体管2834提供低信号将停用下晶体管2834。当值为4096的比较值3422小于或等于计数器3302的值时(例如，当计数器值减小到低于比较值3322的值4096时)，PWM 242停用下晶体管2834。在图34中，对于第一设定点信号3412，下晶体管2834在计数器值4095处被停用，这意味着当计数器值为4096时下晶体管2834导通。激活上晶体管2822将基于第一设定点信号3312、3412生成PWM信号的第一脉冲的第一脉冲边沿，并且停用下晶体管2834将基于第一设定点信号3312、3412生成PWM信号的第一脉冲的第二脉冲边沿。
下晶体管2834的导通时间由图34中用交叉阴影线形成的三角形的区域示出，并且对应于比较值3422小于或等于第一设定点信号3412的计数器3302的值的时间段。下晶体管2834的导通时间由第一设定点信号3412和先前的设定点信号(未示出)指示。设定点信号3412-3420对应于下晶体管2834的关断时间，并且设定点信号3312-3320对应于上晶体管2822的导通时间。
响应于比较值3422相对于计数器3302的值满足比较标准3424、3426，PWM 242向下晶体管2834的栅极提供高信号(或导致满足高信号)。向下晶体管2834的高信号将激活下晶体管2834。如图34所示，当值为4096的比较值3422小于或等于计数器3302的值时(例如，当计数器值达到值为4096的比较值3422时)，PWM 242激活下晶体管2834。在图34中，对于第一设定点信号3412，下晶体管2834在计数器值4096处被激活。激活下晶体管2834将基于第一设定点信号3312、3412生成PWM信号的第二脉冲的第一脉冲边沿，并且停用上晶体管2822将基于第一设定点信号3312、3412生成PWM信号的第二脉冲的第二脉冲边沿。
PWM信号的第一和第二脉冲指示马达接通时间并且对应于A通道和B通道的接通时间的重叠(交叉阴影三角形)。第一和第二脉冲由图34中的虚线矩形指示。如图34所示，与第一设定点信号3312、3412的第一脉冲相关联的第一马达接通时间为25ns，而与第一设定点信号3312、3412的第二脉冲相关联的第二马达接通时间为25ns。因此，与A通道和B通道的第一设定点信号3312、3412相关联的总马达接通时间为50纳秒。
B通道接收具有数值16383的第二设定点信号3414。将第二设定点信号3414的值16383右移两位(即，除以4)指示比较值3422为4095。16383的两个LSB为“11”，并且对于B通道，两个LSB指示小于的第一比较标准3424和小于的第二比较标准3426。因为比较标准3424、3426改变并且比较值3422改变，所以B通道关断的时间没有改变。然而，因为A通道的一个比较标准(即，第一比较标准3324)在对应的第二设定点信号3314中改变，所以相对于第一设定点信号3312、3412的50ns的先前总马达通道时间，第二设定点信号3314、3414的总马达接通时间(占空比)增加25ns。如图34所示，对于75ns的总马达接通时间，与第二设定点信号3314、3414的第一脉冲相关联的第一马达接通时间为50ns，并且与第一设定点信号3314、3414的第二脉冲相关联的第二马达接通时间为25ns。
B通道接收具有值16382的第三设定点信号3416。将第三设定点信号3416的值16382右移两位(即，除以4)指示比较值3322为4095。16382的两个LSB为“10”，并且对于B通道，两个LSB指示小于的第一比较标准3424和小于或等于的第二比较标准3426。如参考图33所解释的，A通道没有改变来自第二设定点信号3312的比较标准3324、3326或比较值3322。因为第二设定点信号3416的第二比较标准3426在B通道上改变，所以B通道关断的时间增加，并且相对于第二设定点信号3314、3414的75ns的先前总马达接通时间，马达124的接通时间(占空比)增加25ns。如图34所示，对于100ns的总马达接通时间，第三设定点信号3316、3416的第一和第二马达接通时间为50ns。
B通道接收具有值16381的第四设定点信号3418。将第四设定点信号3418的值16381右移两位(即，除以4)指示比较值为4095。16381的两个LSB为“01”，并且对于B通道，两个LSB指示小于的第一比较标准3424和小于或等于的第二比较标准3426。因为比较标准3424、3426改变并且比较值3422改变，所以B通道为低的时间没有改变。然而，因为A通道的一个比较标准(即，第二比较标准3326)在相应的第四设定点信号3318中改变，所以相对于第三设定点信号3316、3416的100ns的先前总马达接通时间，马达124的接通时间(占空比)增加了25ns。如图34所示，对于125ns的总马达接通时间，与第四设定点信号3318、3418的第一脉冲相关联的第一马达接通时间为75ns，并且与第四设定点信号3318、3418的第二脉冲相关联的第二马达接通时间为50ns。
B通道接收具有值16381的第五设定点信号3420。将第五设定点信号3420的值16380右移两位(即，除以4)指示比较值3422为4095。16380的两个LSB为“00”，并且对于B通道，两个LSB指示小于或等于的第一比较标准3424和小于或等于的第二比较标准3426。因为第一比较标准3424在B通道上改变，所以B通道为低的时间增加，并且相对于第四设定点信号3318、3418的125ns的先前总马达接通时间，马达124接通时间(占空比)增加25ns。如图34所示，对于150ns的总接通马达时间，与第五设定点信号3320、3420的第一脉冲相关联的第一马达接通时间为75ns，并且与第五设定点信号3320、3420的第二脉冲相关联的第二马达接通时间为75ns。
如图34所示，PWM 242接收多个设定点信号，每个信号针对一个通道。例如，A通道接收指示数值16385的第二设定点信号3314，并且B通道接收指示数值16383的第二设定点信号3414。在其他实施方式中，PWM 242接收指示占空比值374和至少一个比较标准的单个设定点信号。PWM 242基于占空比(duty cycle)值374计算每个通道的比较值3322、3422。例如，PWM 242使用以下等式计算每个通道的比较值3322、3422：CMPA＝DutyCycle*CTRPRD*4和CMPB＝(1-DutyCycle)*CTRPRD*4，其中CTRPRD是最大计数器值(8192)。
在一些实施方式中，PWM 242被配置为控制每个通道的两个晶体管。在特定实施方式中，PWM 242被配置为提供死带控制，即，PWM 242延迟通道的特定晶体管的激活，以防止该通道的两个晶体管被同时激活。例如，PWM 242延迟特定通道的上晶体管的激活，以允许特定通道的下晶体管被停用。这种延迟称为死区时间(dead time)或死钟(dead tick)。PWM242被配置为进一步基于死钟设置或死钟的确定数量来激活晶体管，如参考图35所述。
图35是示出具有可调比较标准和死带(dead band)控制的PWM的逻辑3502的示例的逻辑图3500。PWM逻辑3502被配置为控制图3的晶体管336(例如，晶体管2822-2826和2832-2836)并向图1的马达124提供电力。在图35中，PWM逻辑3502控制具有相位或通道A、B和C的三相马达。PWM逻辑3502被配置为基于比较值和至少一个比较标准来确定何时激活晶体管336，如参考图33和图34所述。在图35中，PWM逻辑3502被配置为进一步基于死区时间输入3512和驱动使能输入3514来确定何时激活晶体管336。例如，PWM逻辑3502可以调整通道的接通时序以提供死带，使得特定通道的上晶体管和下晶体管不同时接通。
PWM逻辑3502包括用于每个通道的比较逻辑块3504。每个比较逻辑块3504被配置为进一步基于死区时间输入3512和驱动使能输入3514生成两个输出：高激活输出3506和低激活输出3508。高激活输出3506和低激活输出3508包括布尔输出，例如由逻辑0或1指示的真或假。与图33和图34中确定的接通时间相比，高激活输出3506和低激活输出3508可以包括或对应于死区激活输出或经调整的激活输出。提供死带控制可以减少由特定设定点信号指示的总接通时间，但是死带控制不会增加或减小接通时间控制的粒度或者指示可调比较标准的设定点信号的精度。
死区时间输入3512(DT)被配置为调整晶体管336的接通时序。死区时间输入3512的值基于根据电流命令、用户设置或两者确定的dead_ticks(死钟)的数量。例如，用户可以为死钟的数量输入常数值。作为另一示例，可以基于电流命令2940、电源的电压或两者来确定死钟的数量。另外，死钟可以是正的或负的，并且可以是就任一晶体管而言，即，更早或更晚地导通上晶体管或下晶体管。
驱动使能输入3514(DE)被配置为使特定的通道或相位能够由PWM 242进行操作或控制。驱动使能输入3514是布尔输入或布尔值。如图35所示，基于通道驱动使能输入3516(例如，[DEA])和关断输入3518([notSD])来确定驱动使能输入3514。这些输入3516、3518中的每一个可以包括布尔值。通道驱动使能输入3516被配置为控制使马达的特定通道或相位有效或受控。关断输入3518被配置为断开所有晶体管336以停用马达124。如图35所示，驱动使能输入3514被生成为接收通道驱动使能输入3516和关断输入3518的AND逻辑门的输出。为了说明，当通道驱动使能输入3516和关断输入3518指示真或逻辑高时，驱动使能输入3514指示真或高并且特定通道被启用以由PWM逻辑3502控制。
PWM逻辑3502包括栅极驱动器3522、3524，这些栅极驱动器被配置为基于来自每个通道的高激活输出3506和低激活输出3508生成栅极高和低输出3532、3534。栅极驱动器3522、3524可以包括或对应于图3的栅极驱动器334。栅极高和低输出3532、3534包括布尔输出，例如由逻辑0或1指示的真或假。
在操作期间，每个比较逻辑块3504基于计数器3302、比较值3322、一个或多个比较标准(例如，比较标准3324、3326)生成相应通道的接通时间，如参考图33和图34所述。比较逻辑块3504基于死区时间输入3512调整特定通道的接通时间。例如，针对死区时间输入3512值的每个死钟，比较逻辑块3504将A通道为高(例如，AH)的接通时间减少2个点或计数。为了说明，A通道的上晶体管2822比图33和图34中确定的情况推迟一个计数(一个死钟)导通并且提前一个计数(一个死钟)关断，使得上晶体管不与A通道的下晶体管2832同时导通。可替代地，比较逻辑块3504将A通道为低(例如，AL)的接通时间减少2个死钟或计数。
栅极驱动器3522、3524基于每个通道的高激活输出3506和低激活输出3508生成栅极高输出3532和栅极低输出3534。栅极高输出3532和栅极低输出3534指示哪个上晶体管和下晶体管导通或有效。如图35所示，栅极驱动器3522、3524一次激活一个上晶体管(高晶体管)和一个下晶体管。作为说明性示例，栅极驱动器3522、3524将栅极高输出3532和栅极低输出3534提供给线路，该线路生成用于激活和停用晶体管336的逻辑高信号和低信号(例如，高电压和低电压)。
图36示出了使用双解算器确定旋转位置的方法3600。方法3600可以由图1的解算器126、图2的解算器系统204、解调系统222、双解算器组合系统224、图3的双速度解算器312、粗略解算器342、精细解算器344、图5的输出线路532、角度组合线路542、漂移校正线路544或其组合来执行。
方法3600包括在3602处接收来自粗略解算器的粗略位置信号和来自精细解算器的精细位置信号。粗略位置信号表示马达的驱动轴的粗略位置，并且精细位置信号表示马达的驱动轴的精细位置。粗略解算器可以包括或对应于图3的342。粗略位置信号可以包括或对应于图3的差分电压输出354、差分电压信号356、ADC输出358、图13的正弦值和余弦值1312、1314或其组合，并且精细位置信号可以包括或对应于图3的差分电压输出354、差分电压信号356、ADC输出358、图12的ADC输出信号1212或其组合。
图36的方法3600还包括在3604处基于粗略位置信号生成指示驱动轴的初始位置的初始位置输出。初始位置输出可以包括或对应于图20的初始位置输出2012，并且驱动轴的初始位置可以包括或对应于图20的实际角度2004。在一些实施方式中，初始位置输出对应于双速度解算器312的初始化模式的输出。
图36的方法3600还包括在3606处基于精细位置信号生成指示驱动轴的后续位置的后续位置输出。后续位置输出可以包括或对应于图20的后续位置输出2014，并且驱动轴的后续位置可以包括或对应于图20的实际角度2004。在一些实施方式中，后续位置输出对应于双速度解算器312的常规操作模式(即，非初始化模式)的输出。
在一些实施方式中，基于由解算器接收的激励信号生成粗略位置信号和精细位置信号。在特定实施方式中，激励信号包括或对应于抖动激励信号，例如图3和图23的抖动激励信号352。另外或可替代地，激励信号(或抖动激励信号352)与马达的电流直接切换是时间协调的。例如，激励信号偏离马达124的电流驱动切换，如参考图2和图3所述。为了说明，激励信号452和与马达124相关联的电流驱动切换信号同步，使得激励信号452的峰值幅度偏离电流驱动切换信号。
在一些实施方式中，基于初始位置输出和精细位置信号生成后续位置输出，其中后续位置输出独立于后续粗略位置信号而生成，如参考图18和图19所述。
在一些实施方式中，生成初始位置输出包括基于粗略位置信号确定驱动轴的起始位置，并基于初始化模式输入提供起始位置作为初始位置输出，如参考图18和图19所述。例如，逻辑1802基于响应于布尔输入1824(init_rslv)指示为真而从开关1826提供的估计初始位置1822(指示基于粗略解算器342的解算器输出354确定的起始位置)来生成组合估计位置1832。
在一些实施方式中，生成后续位置输出包括对精细位置信号进行差分并将差分精细位置信号转换成与粗略位置信号相关联的第一域。生成后续位置输出还包括基于初始位置输出、差分精细位置信号和漂移校正值生成估计后续位置，并且包括基于该估计后续位置输出后续位置，如参考图18所述。例如，逻辑1802通过从第二域角度估计1812的当前位置值1816减去先前位置值1814以生成位置值1818的变化来对第二域角度估计1812(基于来自精细解算器344的精细位置信号的第二域中的角度估计364)进行差分。逻辑1802将位置值1818的变化转换为位置值1820的转换变化(converted change)，并将位置值1820的该转换变化提供给组合器1830。组合器1830基于位置值1820的该转换变化、延迟组合估计位置1844(例如，初始位置输出或初始组合估计位置1832)和漂移校正值1828生成后续组合估计位置1832。
在一些实施方式中，生成漂移校正值包括将初始位置输出转换到与精细位置信号相关联的第二域，并基于经转换的初始位置输出、精细位置信号和180度偏置偏移值生成误差值。生成漂移校正值还包括基于误差值、比例增益和积分增益来确定漂移校正值，如参考图19所述。例如，逻辑1902将延迟的组合估计位置1844从1倍速域转换成16倍速，并从第二域角度估计1812中减去经转换的估计角度1914和180度偏置偏移1918以生成误差值1920。逻辑1902基于误差值1920、比例增益1922和积分增益1924生成漂移校正值1828。在特定实施方式中，误差值1920被右移以应用比例增益1922，并且积分增益1924基于误差值1920对应于1或-1。
在一些实施方式中，基于连续数学(contiguous math)生成初始位置输出和多个后续位置输出(包括所述后续位置输出)。例如，解算器系统204基于连续函数(其中输入参数一次改变一个)生成位置输出。
在一些实施方式中，包括所述后续位置输出的多个后续位置输出独立于模式切换或计数器跳跃而生成。例如，解算器系统204在没有切换模式或复位计数器的情况下生成对应于马达的完整旋转(0到360度)的输出的多个后续位置输出。解算器系统204不需要对马达的每个半部分或每个象限具有单独的模式，并且当马达从0度旋转到360度时在模式之间切换。
在一些实施方式中，方法3600还包括将来自精细解算器的精细位置信号从第二域变换到与粗略解算器相关联的第一域，并且进一步基于经变换的精细位置信号生成后续位置输出。例如，第二域角度估计1812被差分以产生位置值1818的变化；通过将位置值1818的变化右移4位以生成位置值1820的转换变化(变换的精细位置信号)，位置值1818的变化被从第二域变换到第一域，如参考图18所述。
在一些实施方式中，方法3600还包括将初始位置输出变换为与精细解算器相关联的第二域，并进一步基于所变换的初始位置输出生成后续位置输出。例如，通过将延迟组合估计位置1844左移4位以生成转换估计角度1914(变换的初始位置输出)，延迟组合估计位置1844被从第一域变换到第二域，如参考图19所述。
图37示出了脉冲宽度调制的方法3700。方法3700可以由图1的逆变器112、图2的PWM 242、图35的PWM逻辑3502或其组合来执行。方法3700包括在3702处接收比较值和比较标准。比较值可以包括或对应于图33的比较值3322或图34的比较值3422，并且比较标准可以包括或对应于图33的比较标准3324、3326、3424或3426中的比较标准。在一些实施方式中，比较值和比较标准被包括在设定点信号中，例如图33和图34的设定点信号3312-3320和3412-3420。
图37的方法3700还包括在3704处基于比较标准将比较值与计数器值进行比较。计数器值可以包括或对应于图33的计数器值或计数器信号。可以从计算器(例如图33的计数器3302)接收该计数器值。
图37的方法3700还包括在3706处响应于比较值相对于计数器值满足比较标准，将控制信号发送到第一晶体管的栅极以生成脉冲宽度调制信号的脉冲的脉冲边沿。该控制信号可以包括或对应于图35的高和低激活输出3506、3508或者栅极高和低输出3532、3534中的一个。第一晶体管的栅极可以包括或对应于图3的晶体管336或图28的晶体管2822-2826或2832-2836中的任何一个的栅极。脉冲宽度调制信号378的脉冲边沿可以包括或对应于图3的脉冲宽度调制信号378的第一边沿或第二边沿。
在一些实施方式中，图37的方法3700包括接收指示比较值、比较标准和第二比较标准的设定点信号，并基于第二比较标准将比较值与第二计数器值进行比较。方法3700还包括响应于比较值相对于第二计数器值满足第二比较标准，将第二控制信号发送到第一晶体管的栅极以生成脉冲宽度调制信号的脉冲的第二脉冲边沿，如参考图33和图34所述。例如，PWM 242接收第一设定点信号3312并在基于第二比较标准3326将比较值3322与计数器3302的值进行比较的基础上生成第一脉冲的第二脉冲边沿。
在一些实施方式中，图37的方法3700包括基于设定点信号的一个或多个第一位/比特(bit)来确定比较值，并基于设定点的一个或多个第二位/比特(bit)来确定比较标准和第二比较标准，如参考图33和图34所述。例如，PWM 242接收第一设定点信号3312，并通过右移第一设定点信号3312所指示(例如，由第一设定点信号的所有位指示)的第一设定点信号3312的值来生成比较值3322，并且通过确定第一设定点信号3312的LSB的值并基于LSB的值检索比较标准3324、3326来生成比较值。
在一些实施方式中，确定比较值包括将设定点信号右移一个或多个位，如参考图33和图34所述。在一些实施方式中，设定点信号的一个或多个第二位对应于设定点信号的一个或多个最低有效位，如参考图33和图34所述。在一些实施方式中，图37的方法3700包括基于设定点信号的一个或多个最低有效位从表中选择比较标准，如参考图33和图34所述。
在一些实施方式中，图37的方法3700包括接收指示第二比较值和第二比较标准的第二设定点信号，并基于第二比较标准将第二比较值与第二计数器值进行比较。方法3700还包括响应于第二比较值相对于第二计数器值满足第二比较标准，将第二控制信号发送到第二晶体管的栅极以生成脉冲宽度调制信号的第二脉冲的脉冲边沿，如参考图33和图34所述。例如，PWM 242接收第二设定点信号3314并在基于第二设定点信号3314的第一比较标准3324将比较值3322与计数器3302的值进行比较的基础上生成第二脉冲的第一脉冲边沿。
在一些实施方式中，图37的方法3700包括接收指示第二比较值和第二比较标准的第二设定点信号，并基于第二比较标准将第二比较值与第二计数器值进行比较。方法3700还包括响应于第二比较值相对于第二计数器值满足第二比较标准，将第二控制信号发送到第二晶体管的栅极以生成脉冲宽度调制信号的脉冲的第二脉冲边沿，如参考图33和34所述。例如，PWM 242接收第一设定点信号3312并在基于第二比较标准3426将比较值3422与计数器3302的值进行比较的基础上生成第一脉冲的第二脉冲边沿。
图38示出用于反馈控制的方法3800。方法3800可以由图2的控制系统205、反馈控制系统232、图30的逻辑3002、图31的逻辑3102、图32的逻辑3202或其组合来执行。方法3800包括在3802处接收受控部件的位置命令和受控部件的速度命令。受控部件可以包括或对应于图1的马达124、马达124的驱动轴、万向节122、传感器128或其组合。位置命令可以包括或对应于图29-32的位置命令2922。速度命令可以包括或对应于图29-32的速度命令2932。在一些实施方式中，位置命令指示马达的角度，而速度命令指示马达的RPM。
图38的方法3800还包括在3804处基于速度命令和位置命令生成速率限制位置命令。速率限制位置命令可以包括或对应于图30-32的速率限制位置命令3034。在一些实施方式中，图38的方法3800包括将电流命令转换成占空比值并基于占空比值控制马达，如参考图3和图33-35所述。
图38的方法3800包括在3806处接收指示受控部件的位置的位置反馈。该位置反馈可以包括或对应于图29-32的位置反馈2924。在一些实施方式中，该位置反馈是基于解算器输出生成的。例如，该位置反馈可以由实施图36的方法3600的解算器、通过实施图39的方法3900的解调电路或两者生成。
图38的方法3800还包括在3808处将控制增益应用于误差信号以生成经调整的误差信号。误差信号基于位置反馈和速率限制位置命令。控制增益可以包括或对应于图29-32的比例增益2926、积分增益2928或两者。误差信号可以包括或对应于误差信号3012，并且经调整的误差信号可以包括或对应于图30-32的经调整的误差信号3014。
图38的方法3800还包括在3810处基于经调整的误差信号输出电流命令。该电流命令可以包括或对应于图29-32的电流命令2940。在一些实施方式中，电流命令用于控制马达并指示马达的扭矩，如参考图3所述。例如，电流命令2940被提供给电流跟踪器330，并且电流跟踪器330基于电流命令2940生成占空比值374，如参考图3所述。PWM 242接收指示占空比设置376的占空比值374的设定点信号，并基于设定点信号将AC功率信号380提供给马达120。
在一些实施方式中，基于速度命令和位置命令生成速率限制位置命令包括基于速度命令生成阈限(例如，阈值)并且将位置命令的值减小到速度命令的值以生成限制位置命令，如参考图30-32所述。
在一些实施方式中，图38的方法3800包括基于位置反馈和速率限制位置命令生成误差信号。在一些这样的实施方式中，生成误差信号包括从由速率限制位置命令指示的位置减去由位置反馈信号指示的位置，如参考图30-32所述。
在一些实施方式中，将控制增益应用于误差信号以生成经调整的误差信号包括将比例增益应用于误差信号并将积分增益应用于误差信号。另外或可替代地，将控制增益应用于误差信号以生成经调整的误差信号包括将误差信号乘以比例增益以生成第一乘积，将误差信号的积分乘以积分增益以生成第二乘积，并将第一乘积和第二乘积相加以生成经调整的误差信号，如参考图30-32所述。
在一些实施方式中，图38的方法3800包括基于速度反馈(例如图29-32的速度反馈2936)来衰减经调整的误差信号。在一些这样的实施方式中，基于阻尼误差信号(例如图31的阻尼误差信号3138)生成电流命令，并且生成阻尼误差信号包括将第二控制增益应用于经调整的误差信号，如参考图30-32所述。
在特定实施方式中，将第二控制增益应用于经调整的误差信号包括对速度反馈进行微分以生成微分速度反馈，将微分速度反馈乘以第二控制增益以生成阻尼值，并从经调整的误差信号中减去阻尼值，其中从经调整的误差信号中减去阻尼值生成阻尼误差信号，并且其中电流命令是基于阻尼误差信号生成的，如参考图30-32所述。例如，速度反馈2936被微分并乘以rpm增益2938以生成阻尼值3016。从经调整的误差信号3014中减去阻尼值3016以生成阻尼误差信号3138；并且阻尼误差信号3138受最小值和最大值限制，并且受限制的阻尼误差信号3138被积分以生成电流命令2940，如参考图30-32所述。
图39示出了解调解算器输出的方法3900。方法3900可以由解算器系统204、解调系统222、双解算器组合系统224、图5的解调线路514、524、配置为执行图7-11、图14、图16、图18和图19的逻辑的操作的一个或多个电路或固件或其组合来执行。方法3900包括在3902处从模数转换器(ADC)接收多个ADC输出。多个ADC输出是基于解算器输出生成的。ADC可以包括或对应于图3的ADC 318、320中的一个。解算器可以包括或对应于图1的解算器126、图3的双速度解算器312、粗略解算器342、精细解算器344或其组合。ADC输出可以包括或对应于图3的ADC输出358或经调节的电压值360。
图39的方法3900还包括在3904处基于方波对多个ADC输出进行整流。在一些实施方式中，方波包括幅度为1和-1的方波。方波可以基于计数器值在幅度之间切换，例如基于计数器输入852确定的翻转输入1022，如参考图10-12所述。
图39的方法3900包括在3906处基于经整流的多个ADC输出确定对应于解算器输出的解调幅度值。解调幅度值可以包括或对应于图3的解调幅度值362。在一些实施方式中，解调幅度值可以通过递归中值滤波来生成，如参考图9和图16所述。
图39的方法3900还包括在3908处基于解调幅度值生成位置输出。位置输出可以包括或对应于图3的角度估计364或位置估计366。在一些实施方式中，位置输出指示马达124的驱动轴的位置(角度)，如参考图3所述。在一些实施方式中，解调幅度值包括符号信息(例如，是有符号的整数)，并且角度估计364、位置估计366或两者是基于函数atan2计算的。另外或可替代地，可以基于共享的正弦表线路生成位置输出。
在一些实施方式中，生成解调幅度值包括基于经整流的多个ADC输出生成累加值，计算最后n个累加值的中值，并输出该中值作为解调幅度值中的特定解调幅度值，如参考图16所述。
在一些实施方式中，对多个ADC输出进行整流包括基于方波将多个ADC输出相乘。在特定实施方式中，方波针对低于特定计数器值(例如中值计数器值)的计数器值具有为1的幅度，并且针对高于该特定计数器值的计数器值具有为-1的幅度，如参考图10-12所述。
在一些实施方式中，基于方波将多个ADC输出相乘包括改变多个ADC输出中的特定ADC输出的符号以生成反相ADC输出，基于翻转输入选择该特定ADC输出或反相ADC输出，以及输出所选择的ADC输出作为特定的整流ADC输出，如参考图11所述。
在一些实施方式中，图39的方法3900包括掩码与与解算器相关联的马达的电流驱动切换对准的ADC输出的子集，以生成经滤波的ADC输出集合。方法3900还包括在数据窗口1514中基于经滤波的ADC输出集合确定解调幅度值，如参考图14和图15所述。
在一些实施方式中，掩码的ADC输出集合包括在与解算器相关联的激励信号的第一谐波的峰值幅度附近发生的ADC输出，如参考图14和图15所述。另外，解调幅度值中的每个解调幅度值对应于激励信号的第一谐波的周期，如参考图14-16所述。
在一些实施方式中，图39的方法3900包括递归地对多个ADC输出进行滤波以生成中值ADC输出，如参考图8和图9所述。在这种实施方式中，对多个ADC输出进行整流包括对中值ADC输出进行整流。
在一些实施方式中，解算器接收具有零均值抖动的抖动激励信号，并基于抖动激励信号生成解算器输出。在这种实施方式中，ADC对解算器输出进行过采样以生成ADC输出。
图40示出生成用于传感器设备的激励信号的方法4000。方法4000可以由图2的激励信号生成系统202、抖动生成器212、协调系统214、图26的逻辑2602、图27的解算器驱动器电路2702或其组合来执行。方法4000包括在4002处生成基本激励信号的高阶偶次谐波。高阶偶次谐波可以包括或对应于图26的高阶偶次谐波信号2666。基本激励信号可以包括或对应于图23的基本激励信号452。
图40的方法4000还包括在4004处基于组合高阶偶次谐波和基本激励信号生成抖动激励信号。抖动激励信号可以包括或对应于图3和图23的抖动激励信号352。
图40的方法4000还包括在4006处将抖动激励信号输出到传感器设备。在一些实施方式中，传感器设备包括解算器。在特定实施方式中，解算器包括双解算器或双速度解算器，例如图3的双速度解算器312。在其他实施方式中，传感器设备可包括或对应于同步有源换能器(例如，线性可变差分变压器)或其他有源传感器。另外，该传感器可以被包括在图1的惯性测量单元102中。
在一些实施方式中，抖动激励信号包括或对应于数字信号并包括数字样本。在这样的实施方式中，DAC(例如DAC 310)将抖动激励信号转换为模拟信号，并将抖动激励信号提供给传感器设备。
在一些实施方式中，基本激励信号对应于正弦波信号，并且抖动激励信号与正弦波信号具有零均值偏差。例如，16阶谐波信号包括基本激励信号的每个正弦波的16个正弦波。因此，高阶偶次谐波和基本激励信号的组合信号产生抖动激励信号352，其中在基本激励信号452的每个正弦波期间，抖动激励信号352的平均幅度不偏离基本激励信号452的平均幅度，如图23所示。
在一些实施方式中，方法4000还包括生成基本激励信号。例如，图2的激励信号发生器系统202生成基本激励信号452并将基本激励信号452提供给组合器2624、2626，如参考图26所述。在特定实施方式中，基于正弦函数和幅度设置来生成激励信号。例如，激励信号发生系统202(例如，其第一逻辑链2612)通过从正弦查找表中检索一个值并将该值乘以幅度设置来生成基本激励信号452。在一些这样的实施方式中，查找表与一个或多个其他部件进行共享，基于循环调度(Round-Robin scheduling)来访问查找表。
在一些实施方式中，方法4000还包括基于正弦函数的16次谐波和第二幅度设置来生成高阶偶次谐波。例如，激励信号发生系统202的第二逻辑链2614基于正弦函数的谐波和幅度设置生成高阶偶次谐波信号2666，并将高阶偶次谐波信号2666提供给组合器2624、2666，如参考图26所述。
在一些实施方式中，方法4000还包括生成低阶奇次谐波信号并组合低阶奇次谐波、高阶偶次谐波和基本激励信号以生成抖动激励信号。在其他实施方式中，组合器被配置为组合高阶偶次谐波和基本激励信号以生成抖动激励信号。
在一些实施方式中，方法4000还包括对抖动激励信号与马达的电流切换进行时间协调。在特定实施方式中，对抖动激励信号与马达的电流切换进行时间协调包括使电流切换从基本激励信号的峰值和谷值偏移，如参考图27、图28和图33-35所述。另外或可替代地，对抖动激励信号与马达的电流切换进行时间协调包括在基本激励信号的波形期间执行偶数个电流切换，如参考图33所述。在特定实施方式中，在波形期间发生的电流切换次数具有与电流开关激活和电流开关停用相同的数量。
在一些实施方式中，方法4000还包括对抖动激励信号与马达的电流切换进行时间协调。在特定实施方式中，对抖动激励信号与马达的电流切换进行时间协调包括从基本激励信号的峰值和谷值偏移电流切换，如参考图33所述。另外或可替代地，抖动激励信号与解算器的输出的采样速率同步。
在一些实施方式中，马达耦合到传感器并且抖动激励信号偏移于马达的电流驱动切换。在一些这样的实施方式中，方法4000还包括对用于生成抖动激励信号的第一时钟和配置为控制马达的PWM的第二时钟进行时间协调，使得马达的电流驱动切换偏移于抖动激励信号。例如，图8的计数器842和图33的3302可以同步。
在一些实施方式中，ADC耦合到解算器。在一些这样的实施方式中，方法4000还包括由ADC接收来自解算器的输出信号并对输出信号进行过采样(oversampling)。在特定实施方式中，第一时钟与ADC的第二时钟同步。在其他实施方式中，ADC基于第一时钟(例如图8的计数器842)对输出信号进行过采样。
参考图41，其为飞行器4102的说明性实施例的框图4100。如图41所示，飞行器4102(例如，宇宙飞船、卫星或空间站)包括框架4118、内部4122和多个系统4120。系统4120可包括推进系统4124、电气系统4126、环境系统4128、液压系统4130和惯性测量单元102中的一个或多个。在其他实施方式中，相比于图41中所示的系统4120，飞行器4102可以包括额外的系统或更少的系统。
惯性测量单元102包括图1的逆变器112和万向节设备114。逆变器112可以包括图2的PWM 242、图3的电流跟踪器330、栅极驱动器334、晶体管336、图28的马达驱动器电路2802，或其组合。逆变器112可以包括线路和固件，配置为执行图33中描述的操作、图34中描述的操作、图35的PWM逻辑3502的操作，或其组合。
万向节设备114可包括图1的万向节122、马达124、解算器126、传感器128，图2的激励信号生成系统202、解算器系统204、控制系统206、解调系统222、反馈控制系统232，图3的DAC 310、双速度解算器312、差分电压传感器314、316、ADC 318、320、电压调节线路322、324、角度估计线路326，图5的解调线路514、524、角度计算线路516、526、角度组合线路542，以及漂移校正线路544，或其组合。
另外或可替代地，万向节设备114可包括线路和固件，其被配置为执行图6的逻辑602、图7的逻辑702、图8的逻辑802、图9的RMVA逻辑812、图10的解调逻辑826、图11的累加器逻辑1014、图11的逻辑1102、图14的掩码逻辑1018、图16的输出逻辑1026，图18的逻辑1802、图19的逻辑1902、图26的逻辑2602、图30的逻辑3002、图31的逻辑3102、图32的逻辑3202或其组合的操作。惯性测量单元102可以被包括在飞行器4102内或者耦合到飞行器4102的外表面。
惯性测量单元102被配置为启用飞行器4102的惯性导航，如上面参考图1-40所述。例如，惯性测量单元102(例如，其一个或多个部件)被配置为执行方法3600-4000中的一个或多个方法的一个或多个操作。作为另一示例，惯性测量单元102被配置为执行存储在存储器中的计算机可执行指令(例如，一个或多个指令的程序)。这些指令在被执行时促使惯性测量单元102执行方法3600-4000中的一个或多个方法的一个或多个操作。例如，处理器接收来自粗略解算器的粗略位置信号和来自精细解算器的精细位置信号，基于粗略位置信号生成初始位置输出，并且基于精细位置信号生成后续位置输出，如参考图36所述。
本文描述的示例的说明旨在提供对各种实施方式的结构的一般理解。这些说明不旨在用作利用本文所述结构或方法的装置和系统的所有元件和特征的完整描述。在阅读本公开后，许多其他实施方式对于本领域技术人员而言是显而易见的。可以利用本公开内容并且从本公开中得出其他实施方式，使得可以在不脱离本公开的范围的情况下进行结构和逻辑替换和改变。例如，方法操作可以以与图中所示不同的顺序执行，或者可以省略一个或多个方法操作。因此，本公开和附图应被视为说明性的而非限制性的。
此外，尽管本文已说明和描述了特定实例，但应认识到，经设计以实现相同或类似结果的任何后续布置可替代所示的特定实施方式。本公开旨在涵盖各种实施方式的任何和所有后续改编或变化。在阅读本说明书后，上述实施方式和本文未具体描述的其他实施方式的组合对于本领域技术人员而言是显而易见的。
在理解了不会用于解释或限制权利要求的范围或含义的情况下提交了本公开的摘要。另外，在前面的具体实施方式中，出于简化本公开的目的，各种特征可以组合在一起或者以单个实施方式描述。上述示例说明但不限制本公开。还应该理解，根据本公开的原理可以进行多种修改和变化。如随附权利要求所反映的，所要求保护的主题可以涉及少于任何所公开示例的所有特征。因此，本公开的范围由随附权利要求及其等同物限定。
此外，本公开包括根据以下条款所述的实施例：
条款1.一种脉冲宽度调制控制电路(242，3502)，包括：
第一晶体管(336,2822)，其包括耦合到电源(252)的第一端子(2862)和耦合到受控部件(124)的第一输入端(2852)的第二端子(2866)；和
信号发生器(334,2842,3522,3524)，其耦合到所述第一晶体管的栅极(2864)，所述信号发生器被配置为：
接收(3702)比较值(3322,3422)和比较标准(3324,3326,3424,3426)；
基于所述比较标准将所述比较值与计数器值(3304)进行比较(3704)；和
响应于所述比较值相对于所述计数器值满足所述比较标准，将控制信号(3532,3534)发送(3706)到所述第一晶体管的所述栅极以生成脉冲宽度调制信号(380)的脉冲的脉冲边沿。
条款2.如条款1所述的脉冲宽度调制控制电路，还包括第二晶体管(336,2824)，所述第二晶体管包括耦合到所述电源的第一端子(2862)、耦合到所述受控部件的第二输入端(2852)的第二端子(2866)以及耦合到所述信号发生器的栅极(2864)。
条款3.如条款1所述的脉冲宽度调制控制电路，还包括第三晶体管(336,2826)，所述第三晶体管包括耦合到所述电源的第一端子(2862)、耦合到所述受控部件的第三输入端(2852)的第二端子(2866)以及耦合到所述信号发生器的栅极(2864)。
条款4.如条款1所述的脉冲宽度调制控制电路，还包括第四晶体管(336,2832)，所述第四晶体管包括经由所述第一晶体管耦合到所述电源的第一端子(2862)，耦合到所述受控部件，并且包括耦合到地的第二端子(2864)，以及耦合到所述信号发生器的栅极(2864)。
条款5.如条款1所述的脉冲宽度调制控制电路，其中所述比较值和所述比较标准被包括在设定点信号(3312-3320,3412-3420)中，并且其中所述比较标准包括大于条件、大于或等于条件、小于条件，或者小于或等于条件。
条款6.如条款5所述的脉冲宽度调制控制电路，所述信号发生器还被配置为基于所述设定点信号的移位操作来确定所述比较值。
条款7.如条款5所述的脉冲宽度调制控制电路，所述信号发生器还被配置为基于所述设定点信号的一个或多个位来确定所述比较标准。
条款8.如条款1所述的脉冲宽度调制控制电路，所述信号发生器包括比较器，所述比较器被配置为基于所述比较标准将所述计数器值与所述比较值进行比较。
条款9.如条款1所述的脉冲宽度调制控制电路，其中所述受控部件包括发光二极管、占空比控制器、时钟信号发生器、降压转换器、伺服器、步进电动机、单相电动机，或多相电动机。
条款10.一种脉冲宽度调制方法(3700)，该方法包括：
接收(3702)比较值和比较标准(3324,3326,3424,3426)；
基于所述比较标准将比较值与计数器值(3304)进行比较(3704)；和
响应于所述比较值相对于所述计数器值满足所述比较标准，将控制信号(378,3532,3534)发送(3706)到第一晶体管(336,2822-2826,2832-2836)的栅极(2864)以生成脉冲宽度调制信号(380)的脉冲的脉冲边沿。
条款11.如条款10所述的方法，还包括：
接收指示所述比较值、所述比较标准和第二比较标准(3326,3426)的设定点信号(3312-3320,3412-3420)；
基于所述第二比较标准将所述比较值与第二计数器值(3304)进行比较；和
响应于所述比较值相对于所述第二计数器值满足所述第二比较标准，将第二控制信号(378)发送到所述第一晶体管的所述栅极以生成所述脉冲宽度调制信号的所述脉冲的第二脉冲边沿。
条款12.如条款11所述的方法，还包括：
基于所述设定点信号的一个或多个第一位确定所述比较值；和
基于所述设定点信号的一个或多个第二位确定所述比较标准和所述第二比较标准。
条款13.如条款12所述的方法，其中确定所述比较值包括将所述设定点信号右移一个或多个位。
条款14.如条款12所述的方法，其中所述设定点信号的所述一个或多个第二位对应于所述设定点信号的一个或多个最低有效位。
条款15.如条款14所述的方法，还包括基于所述设定点信号的所述一个或多个最低有效位从表中选择所述比较标准。
条款16.如条款10所述的方法，还包括：
接收指示第二比较值(3322,3422)和第二比较标准(3324,3424)的第二设定点信号(3312-3320,3412-3420)；
基于所述第二比较标准将所述第二比较值与第二计数器值(3304)进行比较；和
响应于所述第二比较值相对于所述第二计数器值满足所述第二比较标准，将第二控制信号(378)发送到第二晶体管(336,2822-2826,2832-2836)的栅极(2864)以生成所述脉冲宽度调制信号的第二脉冲的脉冲边沿。
条款17.一种系统(102)，包括：
马达(124)；和
脉冲宽度调制控制电路(242,3502)，其耦合到所述马达并且被配置为将脉冲宽度调制信号(380)输出到所述马达，所述脉冲宽度调制控制电路包括：
第一晶体管，包括耦合到电源的第一端子和耦合到所述马达的第一输入端的第二端子；和
信号发生器，其包括耦合到所述第一晶体管的栅极的第一节点，所述信号发生器被配置为：
接收指示比较值和比较标准的设定点信号；
基于所述比较标准将所述比较值与计数器值进行比较；和
响应于所述比较值相对于所述计数器值满足所述比较标准，将控制信号发送到所述第一晶体管的所述栅极以生成所述脉冲宽度调制信号的脉冲的脉冲边沿。
条款18.如条款17所述的系统，还包括：增减计数器(3302)，其被配置为生成所述计数器值。
条款19.如条款17所述的系统，其中所述马达包括三相马达(124)，其中所述第一输入端对应于所述三相马达的第一相，并且其中所述脉冲宽度调制信号的所述脉冲边沿被配置为引起所述三相马达的所述第一相的激活。
条款20.如条款17所述的系统，所述马达和所述脉冲宽度调制控制电路被包括在万向节惯性测量单元(102)中。

Claims (15)

1.一种脉冲宽度调制控制电路(242,3502)，包括：
第一晶体管(336,2822)，其包括耦合到电源(252)的第一端子(2862)和耦合到受控部件(124)的第一输入端(2852)的第二端子(2866)；和
信号发生器(334,2842,3522,3524)，其耦合到所述第一晶体管的栅极(2864)，所述信号发生器被配置为：
接收(3702)比较值(3322,3422)和比较标准(3324,3326,3424,3426)；
基于所述比较标准将所述比较值与计数器值(3304)进行比较(3704)；和
响应于所述比较值相对于所述计数器值满足所述比较标准，将控制信号(3532,3534)发送(3706)到所述第一晶体管的所述栅极以生成脉冲宽度调制信号(380)的脉冲的脉冲边沿。
2.根据权利要求1所述的脉冲宽度调制控制电路，还包括第二晶体管(336,2824)，所述第二晶体管包括耦合到所述电源的第一端子(2862)、耦合到所述受控部件的第二输入端(2852)的第二端子(2866)以及耦合到所述信号发生器的栅极(2864)。
3.根据权利要求1所述的脉冲宽度调制控制电路，还包括第三晶体管(336,2826)，所述第三晶体管包括耦合到所述电源的第一端子(2862)、耦合到所述受控部件的第三输入端(2852)的第二端子(2866)以及耦合到所述信号发生器的栅极(2864)。
4.根据权利要求1所述的脉冲宽度调制控制电路，还包括第四晶体管(336,2832)，所述第四晶体管包括经由所述第一晶体管耦合到所述电源的第一端子(2862)，耦合到所述受控部件，并且包括耦合到地的第二端子(2864)，以及耦合到所述信号发生器的栅极(2864)。
5.根据权利要求1所述的脉冲宽度调制控制电路，其中所述比较值和所述比较标准被包括在设定点信号(3312-3320,3412-3420)中，并且其中所述比较标准包括大于条件、大于或等于条件、小于条件，或者小于或等于条件。
6.根据权利要求5所述的脉冲宽度调制控制电路，所述信号发生器还被配置为基于所述设定点信号的移位操作来确定所述比较值。
7.根据权利要求5所述的脉冲宽度调制控制电路，所述信号发生器还被配置为基于所述设定点信号的一个或多个位确定所述比较标准。
8.根据权利要求1所述的脉冲宽度调制控制电路，所述信号发生器包括比较器，所述比较器被配置为基于所述比较标准将所述计数器值与所述比较值进行比较。
9.根据权利要求1所述的脉冲宽度调制控制电路，其中所述受控部件包括发光二极管、占空比控制器、时钟信号发生器、降压转换器、伺服器、步进电机、单相电机，或者多相电动机。
10.一种脉冲宽度调制方法(3700)，该方法包括：
接收(3702)比较值和比较标准(3324,3326,3424,3426)；
基于所述比较标准将所述比较值与计数器值(3304)进行比较(3704)；和
响应于所述比较值相对于所述计数器值满足所述比较标准，将控制信号(378,3532,3534)发送(3706)到第一晶体管(336,2822-2826,2832-2836)的栅极(2864)以生成脉冲宽度调制信号(380)的脉冲的脉冲边沿。
11.根据权利要求10所述的方法，还包括：
接收指示所述比较值、所述比较标准和第二比较标准(3326,3426)的设定点信号(3312-3320,3412-3420)；
基于所述第二比较标准将所述比较值与第二计数器值(3304)进行比较；和
响应于所述比较值相对于所述第二计数器值满足所述第二比较标准，将第二控制信号(378)发送到所述第一晶体管的所述栅极以生成所述脉冲宽度调制信号的所述脉冲的第二脉冲边沿。
12.根据权利要求11所述的方法，还包括：
基于所述设定点信号的一个或多个第一位确定所述比较值；和
基于所述设定点信号的一个或多个第二位确定所述比较标准和所述第二比较标准。
13.根据权利要求12所述的方法，其中确定所述比较值包括将所述设定点信号右移一个或多个位。
14.根据权利要求12所述的方法，其中所述设定点信号的所述一个或多个第二位对应于所述设定点信号的一个或多个最低有效位。
15.根据权利要求14所述的方法，还包括基于所述设定点信号的所述一个或多个最低有效位从表中选择所述比较标准。
CN201910226566.9A 2018-03-23 2019-03-25 利用可调节比较标准的脉冲宽度调制的系统和方法 Pending CN110299903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/934,235 US10673368B2 (en) 2018-03-23 2018-03-23 System and method for pulse-width modulation using an adjustable comparison criterion
US15/934,235 2018-03-23

Publications (1)

Publication Number Publication Date
CN110299903A true CN110299903A (zh) 2019-10-01

Family

ID=65904086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910226566.9A Pending CN110299903A (zh) 2018-03-23 2019-03-25 利用可调节比较标准的脉冲宽度调制的系统和方法

Country Status (5)

Country Link
US (1) US10673368B2 (zh)
EP (1) EP3553937B1 (zh)
JP (1) JP7411335B2 (zh)
KR (1) KR102636837B1 (zh)
CN (1) CN110299903A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911061B2 (en) * 2018-03-23 2021-02-02 The Boeing Company System and method for demodulation of resolver outputs
US10830591B2 (en) 2018-03-23 2020-11-10 The Boeing Company System and method for dual speed resolver
US10913550B2 (en) 2018-03-23 2021-02-09 The Boeing Company System and method for position and speed feedback control
JP7126212B2 (ja) * 2020-02-19 2022-08-26 有限会社ワイエスデイ 駆動装置、変調波レゾルバ装置、及び変調波レゾルバ装置の駆動方法
WO2023164150A1 (en) * 2022-02-24 2023-08-31 Formfactor, Inc. Single wire serial communication using pulse width modulation in a daisy chain architecture

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1137162A1 (en) * 2000-03-23 2001-09-26 STMicroelectronics S.r.l. Analog/digital PWM control circuit of a winding
EP0775384B1 (en) * 1994-06-10 2001-10-17 SatCon Technology Corporation Digital pulse width modulator with integrated test and control
CN1713095A (zh) * 2004-06-24 2005-12-28 松下电器产业株式会社 Pwm电路控制方法
US20060132110A1 (en) * 2004-12-21 2006-06-22 Primarion, Inc. Fine resolution pulse width modulation pulse generator for use in a multiphase pulse width modulated voltage regulator
US20080084234A1 (en) * 2006-10-04 2008-04-10 Zhao-Jun Wang Method and apparatus for pulse width modulation
CN101288227A (zh) * 2005-08-17 2008-10-15 沃福森微电子股份有限公司 用于pwm放大器的反馈控制器
CN102427350A (zh) * 2011-11-29 2012-04-25 上海新进半导体制造有限公司 一种pwm信号移相电路及控制方法
CN103858346A (zh) * 2011-09-29 2014-06-11 密克罗奇普技术公司 可变频率比率多相位脉冲宽度调制产生
US20160336957A1 (en) * 2015-05-15 2016-11-17 Gabriele Bernardinis Circuit and method for pulse width modulation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151570A (en) 1976-03-22 1979-04-24 Ampex Corporation Automatic scan tracking using a magnetic head supported by a piezoelectric bender element
US4099109A (en) * 1976-10-01 1978-07-04 Westinghouse Electric Corp. Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system
US4740738A (en) 1986-09-17 1988-04-26 Westinghouse Electric Corp. Reluctance motor control system and method
JPS6447121A (en) * 1987-08-18 1989-02-21 Mitsubishi Electric Corp Pulse width modulation signal generating circuit
US5347277A (en) 1992-09-30 1994-09-13 Allen-Bradley Company, Inc. Dual phase resolver to digital converter
JP4073676B2 (ja) * 2001-03-21 2008-04-09 株式会社リコー Ｄａ変換器及びｄａ変換方法
US6681649B2 (en) 2002-04-03 2004-01-27 Honeywell International Inc. Inertial control and measurement system
JP4335123B2 (ja) 2004-11-26 2009-09-30 ファナック株式会社 制御装置
JP4837354B2 (ja) * 2005-09-30 2011-12-14 ルネサスエレクトロニクス株式会社 Ｐｗｍ信号生成装置及びｐｗｍ信号生成方法並びにモータ制御装置及びモータ制御方法
JP5689704B2 (ja) 2010-08-08 2015-03-25 日本電産サンキョー株式会社 モータ制御装置およびモータ制御方法
JP5644409B2 (ja) 2010-11-19 2014-12-24 株式会社明電舎 電動機の位置制御装置
US8638053B2 (en) * 2011-10-21 2014-01-28 Allegro Microsystems, Llc Motor control circuit and method that synchronize a speed of an electric motor to an external clock signal
JP5246458B1 (ja) 2012-02-24 2013-07-24 株式会社安川電機 モータ制御装置
CA2906997A1 (en) * 2013-03-15 2014-09-18 Freefly Systems Inc. Method and system for enabling pointing control of an actively stabilized camera
JP6447121B2 (ja) 2014-12-26 2019-01-09 株式会社リコー 画像処理装置、画像処理方法、撮像システム、画像処理システム、およびプログラム
KR20160123708A (ko) 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
JP6233553B1 (ja) 2016-03-25 2017-11-22 日本精工株式会社 電動パワーステアリング装置
US9848152B1 (en) 2016-09-27 2017-12-19 Omnivision Technologies, Inc. Analog dithering to reduce vertical fixed pattern noise in image sensors
US10132661B2 (en) 2016-11-21 2018-11-20 Lockheed Martin Corporation System and method of dithering a sensor assembly
US10913550B2 (en) 2018-03-23 2021-02-09 The Boeing Company System and method for position and speed feedback control
US10830591B2 (en) 2018-03-23 2020-11-10 The Boeing Company System and method for dual speed resolver

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0775384B1 (en) * 1994-06-10 2001-10-17 SatCon Technology Corporation Digital pulse width modulator with integrated test and control
EP1137162A1 (en) * 2000-03-23 2001-09-26 STMicroelectronics S.r.l. Analog/digital PWM control circuit of a winding
CN1713095A (zh) * 2004-06-24 2005-12-28 松下电器产业株式会社 Pwm电路控制方法
US20060132110A1 (en) * 2004-12-21 2006-06-22 Primarion, Inc. Fine resolution pulse width modulation pulse generator for use in a multiphase pulse width modulated voltage regulator
CN101288227A (zh) * 2005-08-17 2008-10-15 沃福森微电子股份有限公司 用于pwm放大器的反馈控制器
US20080084234A1 (en) * 2006-10-04 2008-04-10 Zhao-Jun Wang Method and apparatus for pulse width modulation
CN103858346A (zh) * 2011-09-29 2014-06-11 密克罗奇普技术公司 可变频率比率多相位脉冲宽度调制产生
CN102427350A (zh) * 2011-11-29 2012-04-25 上海新进半导体制造有限公司 一种pwm信号移相电路及控制方法
US20160336957A1 (en) * 2015-05-15 2016-11-17 Gabriele Bernardinis Circuit and method for pulse width modulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
上传人：雨农， CYPRESS: "cypress 最新5系列PSoC芯片手册", pages 1 - 28, Retrieved from the Internet <URL:https://www.doc88.com/p-4733401249958.html> *

Also Published As

Publication number Publication date
US10673368B2 (en) 2020-06-02
EP3553937B1 (en) 2021-05-05
JP2019205155A (ja) 2019-11-28
KR20190111838A (ko) 2019-10-02
EP3553937A1 (en) 2019-10-16
KR102636837B1 (ko) 2024-02-14
JP7411335B2 (ja) 2024-01-11
US20190294200A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
CN110299885A (zh) 用于位置和速度反馈控制的系统和方法
CN110299903A (zh) 利用可调节比较标准的脉冲宽度调制的系统和方法
US10830591B2 (en) System and method for dual speed resolver
US10911061B2 (en) System and method for demodulation of resolver outputs
KR940001571B1 (ko) 디지탈 pwm 펄스 발생기
US10414519B1 (en) System and method for generation of dithered excitation signals
CN101729013B (zh) 基于无位置传感器无刷直流电机ip核的电机控制系统
CN204696972U (zh) 一种用于电机控制的微控制器
CN104898521A (zh) 一种用于电机控制的微控制器
CN109739122B (zh) 一种半波激励快速锁相方法
US8924179B2 (en) Assembly and method for determining an angular position
US20110304488A1 (en) Filter for the suppression of noise in resolver-to-digital converters
KR101865325B1 (ko) 2축 김발용 bldc 모터의 회전자 위치 검출 방법
KR101696291B1 (ko) 산업용 전기 차량의 저 분해능 자기식 엔코더를 사용한 속도 측정 방법
SU732954A1 (ru) Преобразователь угла поворота вала в код
JPS5958314A (ja) デジタル回転検出器
SU1684870A1 (ru) Вентильный генератор
CN112087169A (zh) 一种旋转变压器的解码方法和装置、控制系统和方法
SU1013998A1 (ru) Преобразователь угла поворота вала в код
SU1173319A1 (ru) Цифровой измеритель скорости
CN115683175A (zh) 一种旋转变压器的软件解码电路
FI121202B (fi) Laitteisto ja menetelmä kulman määrittämiseksi resolverilla
JPS6371618A (ja) レゾルバ・デジタル変換器
JPS6333617A (ja) レゾルバ・デジタル変換器
JPH11257997A (ja) レゾルバにおける三角波による電流制御励磁方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination