SU1173319A1

SU1173319A1 - Цифровой измеритель скорости

Info

Publication number: SU1173319A1
Application number: SU843703223A
Authority: SU
Inventors: Алексей Елисеевич Алехин
Priority date: 1984-02-22
Filing date: 1984-02-22
Publication date: 1985-08-15

Description

1

Изобретение относитс к технике контрол и регулировани и ,может быть использовано дл измерени низких и сверхнизких скоростей вращени и линейных перемещений различного рода валов и механизмов подач металлорежущих станков.

Цель изобретени - повышение точности измерени .

На фиг.1 представлена блок-схема дифрового измерител скорости; на фиг.2 - его временные диаграммы.

Устройство содержит фазовращатель 1 двухфазного питани , соединенный с контролируемым объектом и св занньш через формирователь 2 с входом первого делител 3 частоты, генератор 4 эталонной частоты,последОвательно соединенные многовходовую схему Ш1И 5, согласующий делитель 6 частоты и частотомер 7, первьй канал 8 измерени , состо щий из последовательно соединенных триггера 9, двухвходовой схемы И 10 и накпительного счетчика 11, подсоединенного выходом к одному из входов триггера 9, две трехвходовых схемы И 12 и И 13 и два инвертора 14 и 15, соединенных выходами с двум входами второй трехвходовой схемы И 13, а входами с первым входом и выходом триггера 9, при этом выход триггера 9 подключен к первому входу первой трехвходовой схем(ы И 1 второй вход которой св зан с первым входом триггера 9, вл ющимс первым входом канала измерени 8, при этом выход генератора 4 эталонной частоты подключен к другим входам двухвходовой 10 и трехвходовых схем И 12 и 13, вл ющимс вторым входом первого канала 8 измерени , а выходы трехвходовых схем И 12 и И 13- подключены к первым двум входам многовходовой схемы ИЛИ 5, т-фазный делитель 16 частоты и соответствующее число m каналов измерени , причем вход т-фазного делител 16 частоты соединен с выходом первого делител 3 частоты, а выходы - с первыми входами соответствующих каналов измерени , вторые входы которых соединены с выходом генератора 4 эталонной частоты, а выходы m каналов измерени соединены с входами многовходовой схемы ИЛИ 5, имеющей 2т входов. Фазовращатель может быть выполнен в виде

733192

сельсина, линейного вращающегос трансформатора (типа СКВТ или ВТ), индуктосина, револьвера, а в качестве линейного фазовращател может

5 быть вз т линейный индуктосин типа ДЖ-11 или ДЛП двухфазного питани головки датчика с выходной обмоткой, расположенной на линейке. На фиг.2 прин ты следующие обоз0 начени : 17 - напр жение, снимаемое с выхода первого делител 3 частоты ,18-23 - диаграммы делени частоты многофазным делителем 16 частоты; 24-31 - выходные напр жени

5 га-фазного делител частоты, например при m 8J 24, 32 и 33 - напр жени на входе первого канала измерени , на первых входах схем И 10 и 12 и на выходе схем И 12 соответственно дл первого канала измерени ; 25,.34 и 35 - аналогичные напр жени дл второго канала измерени (КИ);26,36 и 37 - третьего КИ-, 27, 38 и 39 - четвертого КИ; 28, 40 и

5 41 - п того КИ; 29, 42 и 43-шестого КИ; 30, 44 и-45 - седьмого КИ и 3146 и 47 - восьмого КИ, 48 - суммарг . ный сигнал на выходе схемы ИЛИ 5. Устройство работает следующим образом.

На вход фазовращател 1 на две его обмотки, сдвинутые одна относительно другой на 90, подаютс два синусоидальных напр жени , сдвину-

тых по фазе на 90 эл. град. Напр жение с выхода фазовращател 1, отфильтрованное и преобразованное в пр моугольные импульсы высокочастотным формирователем 2, подаетс через первый делитель 3 частоты (емкостью N) на вход т-фазного делител 16 частоты (емкость одного канала N).

Канал измерени скорости работает следующим образом.

Нулевым потенциалом 24 с выхода делител 16 частоты на выходе триггера 9 с раздельными входами устанавливаетс положительный потенциал 32. При этом подготавливаетс элемент И 12, открываетс элемент И 10, и на накопительный счетчик 11 поступают импульсы напр жени генератора 4 эталонной частоты.

55 Длительность положительного пр моугольного импульса 32, формируемого на выходе триггера 9, устанавливаетс равной полупериоду напр жени с выхода т-фазного делител 16 частоты при нулевой скорости подвижной части фазовращател . При этом полупериод напр жени текущей частоты равен полупериоду питающего фазовращатель напр жени . Дл этого емкость накопительного счетчика должна удовлетвор ть условию

EL f

N,N2 IfT

где f -.частота выходного сигнала

фаз овращател

(, - частота питающего напр же/ ни фазовращател .

Во второй половине периода напр жений 24 с выхода т-фазного делител 16 частоты положительным потенциалом открываетс элемент И 12, и импульсы 33 напр жени генератора 4 эталонной частоты поступают на первый вход суммирующего элемента ИЛИ 5. Накопительный счетчик, отсчитав число импульсов 3 генератора 4 эталонной частоты, устанавливает последним импульсом на выходе триггера 9 нулевой потенциал, при этом элементы И 10 и 12 данного канала 8 измерени закрываютс , а на первый вход элемента ИЛИ 5 за один интервал измерени с выхода т-фазного делител 16 частоты поступает (Tg-T)fr импульсов 33 (f частота выходного сигнала генератора эталонной частоты).

I

С приходом нулевого потенциала 24 следующего периода напр жени снимаемого с выхода Ш-фазного делител 16 частоты на выходе триггера 9 вновь устанавливаетс положительный потенциал,и процесс измерени скорости в этом периоде повтор етс .

Указанный канал измерени аналр10 гично работает и при смене направлени движени подвижной части датчика с той лишь разницей, что в работу в этом режиме вступает втора трехвходова схема И 13, подключенна первыми двум .входами к

входу и выходу триггера 9 через инверторы 14 и 15, а схема И 12 в этом режиме не работает.

На временных диаграммах 34-47

20 показана работа и остальных т-1 каналов измерени с разнесением их работы по времени т-фаэным делителем 16 частоты.

Сигналы, снимаемые со всех каналов измерени , суммируютс в схеме ИЛИ 5 (48) и поступают через согласующий (усредн ющий) делитель 6 частоты на вход частотомера 7, по которому осуществл етс измерение,

30 а отдельный выход со схемы ИЛИ 5 может быть использован в системе автоматического регулировани скорости вращени или линейных перемещений , например, механизма подач .

, станка или скорости вращени шшш- . дел станка.

л 5j

Q.

Claims

ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СКОРОСТИ, содержащий генератор эталонной частоты, три цепи последовательно соединенных между собой элементов; первая из которых состоит из фазовращателя, формирователя импульсов и первого делителя частоты, вторая - из многовходовой схемы ИЛИ, согласующего делителя частоты и частотомера, а третья, образующая канал измерения, состоит из последовательно соединенных триггера, двухвходовой схемы И и накопитель-, ного счетчика, подсоединенного вы,ходом к одному из входов триггера. двух'трехвходовых схем И и двух инверторов, соединенных выходами с ,двумя входами второй трехвходовой схемы И, а входами - с первым вхо дом и выходом триггера, при этом выход триггера подключен к первому входу первой трехвходовой схемы И, а .второй вход схемы И связан с первым входом триггера, являющимся первым входом первого канала измерения, при этом выход генератора эталонной частоты подключен к другим входам двухвходовой и трехвходовой схем И, являющимся вторым входом первого канала измерения, а выходы трехвхо- § довых схем И подключены к первым двум входам многовходовой схемы ИЛИ, отличающийся тем, что, с целью повышения точности измерения в него дополнительно введен m - фазный делитель частоты й ш ка налов измерения, причем вход m фазного делителя частоты соединен ’ с выходом первого делителя частоты, а выходы - с первыми входами соответствующих каналов измерения, вторые входы которых соединены с выхо- > (дом генератора эталонной частоты, а 'выходы каналов измерения - с входами схемы ИЛИ, имеющей 2т входов.