JP6356140B2 - スロープ補償モジュール - Google Patents

スロープ補償モジュール Download PDF

Info

Publication number
JP6356140B2
JP6356140B2 JP2015542803A JP2015542803A JP6356140B2 JP 6356140 B2 JP6356140 B2 JP 6356140B2 JP 2015542803 A JP2015542803 A JP 2015542803A JP 2015542803 A JP2015542803 A JP 2015542803A JP 6356140 B2 JP6356140 B2 JP 6356140B2
Authority
JP
Japan
Prior art keywords
slope compensation
voltage
output
smps
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015542803A
Other languages
English (en)
Other versions
JP2016503643A (ja
JP2016503643A5 (ja
Inventor
ハートノ ダーマワスキタ，
ハートノ ダーマワスキタ，
ショーン ステイシー スティードマン，
ショーン ステイシー スティードマン，
クリスチャン ニコラエ グローザ，
クリスチャン ニコラエ グローザ，
マリーレナ マンシオイウ，
マリーレナ マンシオイウ，
ジョン ロバート シャレー，
ジョン ロバート シャレー，
ジーク ランドストラム，
ジーク ランドストラム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JP2016503643A publication Critical patent/JP2016503643A/ja
Publication of JP2016503643A5 publication Critical patent/JP2016503643A5/ja
Application granted granted Critical
Publication of JP6356140B2 publication Critical patent/JP6356140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/04—Modifying slopes of pulses, e.g. S-correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

（関連の特許出願）
本出願は、２０１２年１１月１５日に出願された、Ｈａｒｔｏｎｏ Ｄａｒｍａｗａｓｋｉｔａ、Ｓｅａｎ Ｓｔａｃｙ Ｓｔｅｅｄｍａｎ、Ｃｒｉｓｔｉａｎ Ｎｉｃｏｌａｅ Ｇｒｏｚａ、Ｍａｒｉｌｅｎａ Ｍａｎｃｉｏｉｕ、Ｊｏｈｎ Ｒｏｂｅｒｔ ＣｈａｒａｉｓおよびＺｅｋｅ Ｌｕｎｄｓｔｒｕｍによる「Ｓｌｏｐｅ Ｃｏｍｐｅｎｓａｔｉｏｎ Ｍｏｄｕｌｅ」という題名の共同所有された米国仮特許出願第６１／７２６，９７７号に対して優先権を主張する。上記文献は、全ての目的のために本明細書において参照することによって援用される。
（技術分野）
本開示は、スロープ補償モジュールに関し、特に、例えば、限定ではないが、コンパレータおよび演算増幅器等の他のモジュールと組み合わせて、マイクロコントローラ内で使用し、スイッチモード電力供給装置回路および類似用途を制御するためのスロープ補償モジュールに関する。
（背景）
リアルタイムアナログ閉ループシステムならびに周波数ジェネレータおよび／またはパルス幅変調器等の他の用途のための回路を有する、マイクロコントローラの必要性が、存在する。従来のスイッチモード電力供給装置実施形態では、ユーザは、レジスタおよび／またはキャパシタ等の外部コンポーネントを提供し、スイッチモード電力供給装置用途においてスロープ値を設定しなければならず、故に、選択は、固定される。言い換えると、印刷回路基板上のコンポーネントを物理的に変更せずに、調節または変更されることができない。特に、他の周辺デバイスおよび外部デバイスと組み合わせて、マイクロコントローラ制御スイッチモード電力供給装置または他の用途を形成するとき、特に、マイクロコントローラ内で使用するためのスロープ補償モジュールの必要性が、存在する。
コモン（ｃｏｍｍｏｎ）スイッチモード電力供給装置（ＳＭＰＳ）制御方法論は、「ピーク電流モード制御」（ＰＣＭＣ）と呼ばれる。ＰＣＭＣでは、ＳＭＰＳ電力インダクタ電流は、アナログコンパレータによって監視される。コンパレータ閾値は、ピーク電流限界を設定する。ピーク電流は、平均電流に関連する（いくつかの仮定を伴う）。平均電流とピーク電流との間の比率は、ユーザのＰＷＭデューティサイクルが、５０％を上回るときに変化し得る。５０％を上回るデューティサイクルは、サブサイクル振動に関する問題を有する。これらの振動を停止することは、ＰＷＭデューティサイクルが増加するにつれて、ピーク電流限界を低下させる、「スロープ補償」の追加を要求する。ピーク電流の減少は、ＰＷＭデューティサイクルの増加に伴って、同一の平均電流を維持するように設計される。５０％を上回るデューティサイクルでは、インダクタ電流は、次のサイクルの開始までにゼロに戻らない場合がある。本不安定性を防止するために、従来のアナログＰＷＭコントローラは、スロープ補償を使用して、電流基準値へと下向きスロープを変調させ、電源回路を安定させる。しかしながら、適切なスロープ補償の成分値の選択は、非常に狭くかつ具体的範囲のＳＭＰＳ動作条件に対してのみ最適化され得る。
（要約）
したがって、広範な動作範囲のＰＭＷデューティサイクルにわたって、かつＳＭＰＳ用途等のためのマイクロコントローラと組み合わせ使用され得る、向上されたスロープ補償モジュールの必要性が、存在する。
ある実施形態によると、スイッチモード電力供給装置（ＳＭＰＳ）コントローラ内の電流モード制御と併用するためのスロープ補償モジュールであって、入力と出力との間に結合されるスロープ補償キャパシタと、スロープ補償キャパシタと並列に結合されるスロープ補償スイッチと、スロープ補償キャパシタの出力側およびスロープ補償スイッチに結合される定電流源とを備えてもよく、スロープ補償スイッチが開放され得ると、スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、線形減少（負スロープ）ランプ電圧を発生させる、スロープ補償モジュールが、開示される。
さらなる実施形態によると、スロープ補償スイッチが閉鎖されると、スロープ補償キャパシタは、放電し得る。さらなる実施形態によると、定電流源は、スロープ補償スイッチが第１の位置にあり得るとき、スロープ補償キャパシタの出力側から分断されてもよく、スロープ補償スイッチが第２の位置にあり得るとき、スロープ補償キャパシタの出力側に結合されてもよい。さらなる実施形態によると、線形減少（負スロープ）ランプ電圧は、自動的に、フィードバックループ誤差電圧を調節するように適合されてもよい。さらなる実施形態によると、定電流源は、複数の選択可能定電流値を有する、プログラム可能定電流源を備えてもよい。さらなる実施形態によると、スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタを備えてもよい。
別の実施形態によると、スロープ補償モジュールを有する、スイッチモード電力供給装置（ＳＭＰＳ）コントローラは、電圧基準と、電圧基準に結合される第１の入力と、ＳＭＰＳフィルタキャパシタからの出力電圧に結合するために適合される第２の入力とを有する、演算増幅器と、演算増幅器の出力に結合される入力と、出力とを有する、スロープ補償モジュールであって、スロープ補償モジュールの入力と出力との間に結合されるスロープ補償キャパシタと、スロープ補償キャパシタと並列に結合されるスロープ補償スイッチと、スロープ補償キャパシタの出力側に結合される定電流源とを備え得る、スロープ補償モジュールと、電圧コンパレータであって、スロープ補償モジュールの出力に結合される第１の入力と、電流信号を測定する、電流／電圧回路に結合するために適合される第２の入力とを有する、電圧コンパレータと、周期ジェネレータと、リセット支配ラッチであって、周期ジェネレータの出力に結合される設定入力と、電圧コンパレータの出力に結合されるリセット入力と、スロープ補償スイッチに結合され、その開閉を制御し得る、出力とを備え得、リセット支配ラッチの出力はまた、制御信号を提供し得る、リセット支配ラッチとを備えてもよく、周期ジェネレータは、あるパルス周期において、リセット支配ラッチの設定入力に複数のパルスを提供してもよく、パルスが、リセット支配ラッチの設定入力において受信され得る度に、その出力は、第１の論理レベルから第２の論理レベルになってもよく、リセット支配ラッチの出力が、第２の論理レベルにあり得るとき、スロープ補償スイッチは、開放してもよく、スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調させるための線形減少（負スロープ）ランプ電圧を発生させてもよく、電圧コンパレータの第１の入力に結合され得る、スロープ補償フィードバック誤差電圧が、電圧コンパレータの第２の入力におけるＳＭＰＳインダクタを通る電流を表す電圧未満であり得るとき、リセット支配ラッチの出力は、第１の論理レベルに戻ってもよく、スロープ補償スイッチは、閉鎖し、それによって、スロープ補償キャパシタを放電させ、電圧コンパレータの第１の入力を演算増幅器からのフィードバック誤差電圧に戻してもよい。
さらなる実施形態によると、定電流源は、複数の選択可能定電流値を有する、プログラム可能定電流源であってもよい。さらなる実施形態によると、バッファ増幅器は、演算増幅器の出力とスロープ補償キャパシタおよびスイッチとの間に結合されてもよい。さらなる実施形態によると、ループ補償ネットワークは、演算増幅器の出力と第２の入力との間に結合されてもよい。さらなる実施形態によると、ＳＭＰＳインダクタを通る電流を表す電圧は、電流／電圧センサを用いて発生されてもよい。さらなる実施形態によると、電流／電圧センサは、ＳＭＰＳインダクタの電流経路内の電流変圧器と、電流変圧器に結合される整流器ダイオードと、レジスタに結合される負荷レジスタとを備えてもよい。さらなる実施形態によると、電流／電圧センサは、ＳＭＰＳインダクタの電流経路内のレジスタと、レジスタに結合されるダイオードとを備えてもよい。さらなる実施形態によると、周期ジェネレータは、複数のパルス周期時間のうちの１つを選択するためにプログラム可能であってもよい。
さらなる実施形態によると、スロープ補償スイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。さらなる実施形態によると、スロープ補償スイッチコントローラは、リセット支配ラッチの出力とスロープ補償スイッチとの間に結合されてもよく、スロープ補償スイッチコントローラは、スロープ補償スイッチのためのプログラム可能開放遅延を提供してもよい。さらなる実施形態によると、スロープ補償スイッチコントローラは、スロープ補償スイッチのためのプログラム可能最小閉鎖時間を提供してもよい。さらなる実施形態によると、ＳＭＰＳフィルタキャパシタからの出力電圧は、抵抗分圧器を通して提供されてもよい。さらなる実施形態によると、定電流源は、ＳＭＰＳコントローラの試験の間、較正のために適合されてもよい。さらなる実施形態によると、スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタであってもよい。さらなる実施形態によると、スロープ補償キャパシタは、ＳＭＰＳコントローラの試験の間、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタであってもよい。
さらなる実施形態によると、デジタルプロセッサは、プログラム可能であり得る、定電流源と、プログラム可能であり得る、周期ジェネレータとに結合されてもよく、デジタルプロセッサは、それぞれ、定電流源および周期ジェネレータに定電流値およびパルス周期時間を提供してもよい。さらなる実施形態によると、ＳＭＰＳコントローラは、マイクロコントローラを備えてもよい。さらなる実施形態によると、定電流源は、スロープ補償スイッチを用いて、スロープ補償キャパシタの出力側に結合されてもよい。さらなる実施形態によると、定電流源は、スロープ補償スイッチが第１の位置にあり得るとき、スロープ補償キャパシタの出力側から分断され、スロープ補償スイッチが第２の位置にあり得るとき、スロープ補償キャパシタの出力側に結合されてもよい。
さらに別の実施形態によると、アナログパルス幅変調（ＰＷＭ）ジェネレータは、第１の電圧基準に結合される入力を有するキャパシタと、キャパシタの入力および出力と並列に結合されるスイッチと、キャパシタの出力に結合される定電流源と、キャパシタの出力に結合される第１の入力と、第２の電圧基準に結合された第２の入力と、スイッチの開閉を制御する出力とを有する、第１の電圧コンパレータと、キャパシタの出力に結合される第１の入力と、スイッチモード電力供給装置（ＳＭＰＳ）からの電圧に結合するために適合される第２の入力と、スイッチモード電力供給装置の電源スイッチを制御するためのパルス幅変調（ＰＷＭ）制御信号を提供する出力とを有する、第２の電圧コンパレータとを備えてもよく、キャパシタの出力における電圧が、第１の電圧基準からの電圧未満であり得るとき、スイッチは、開放してもよく、それによって、キャパシタおよび定電流源は、線形負スロープ電圧波形を用いて、第１の電圧基準からの電圧を変調させてもよく、第１の電圧基準と第２の電圧基準との間の電圧差は、ＰＷＭ制御信号の周期を判定してもよく、ＳＭＰＳからの電圧とキャパシタの第２のノードにおける電圧との間の電圧差は、ＰＷＭ制御信号のデューティサイクルを判定してもよい。
さらなる実施形態によると、定電流源は、複数の選択可能定電流値を有する、プログラム可能定電流源であってもよい。さらなる実施形態によると、キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のキャパシタであってもよい。さらなる実施形態によると、第１の電圧基準は、デジタル／アナログコンバータ（ＤＡＣ）であってもよく、プログラム可能な第１の基準電圧値を提供してもよい。さらなる実施形態によると、第１の電圧基準は、固定されてもよい。さらなる実施形態によると、第１の電圧基準は、変調波形信号であってもよい。さらなる実施形態によると、バッファ増幅器は、第１の電圧基準の出力とキャパシタの入力との間に結合されてもよい。さらなる実施形態によると、定電流源は、スイッチが第１の位置にあり得るとき、キャパシタの出力から分断され、スイッチが第２の位置にあり得るとき、キャパシタの出力に結合されてもよい。
さらに別の実施形態によると、スイッチモード電力供給装置（ＳＭＰＳ）コントローラ内にスロープ補償を提供するための方法は、基準電圧を提供するステップと、基準電圧とＳＭＰＳフィルタキャパシタからの電圧との間の差異であり得る誤差電圧を提供し得る出力を有する演算増幅器を用いて、基準電圧とＳＭＰＳフィルタネットワークからの出力電圧を比較するステップと、演算増幅器の出力に結合されるスロープ補償キャパシタを提供するステップと、スロープ補償キャパシタと並列に結合されるスロープ補償スイッチを提供するステップと、スロープ補償キャパシタおよびスロープ補償スイッチに結合される定電流源を提供するステップと、スロープ補償キャパシタからのスロープ補償誤差電圧とＳＭＰＳインダクタ内で測定された電圧表現を比較するステップと、周期ジェネレータの出力に結合される設定入力と、電圧コンパレータの出力に結合されるリセット入力と、スロープ補償スイッチの開閉を制御し得、制御信号を供給するための出力とを有する、リセット支配ラッチを提供するステップと、あるパルス周期において、周期ジェネレータからの複数のパルスをリセット支配ラッチの設定入力に提供するステップであって、パルスが、リセット支配ラッチの設定入力において受信され得る度に、その出力は、第１の論理レベルから第２の論理レベルになり得る、ステップと、リセット支配ラッチの出力が第２の論理レベルにあり得るとき、スロープ補償スイッチを開放するステップと、演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少（負スロープ）ランプ電圧を発生させるステップと、スロープ補償誤差電圧が、ＳＭＰＳインダクタを通る電流を表す電圧未満であり得るとき、リセット支配ラッチの出力を第１の論理レベルに戻し、スロープ補償スイッチを閉鎖するステップとを含んでもよい。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
スイッチモード電力供給装置（ＳＭＰＳ）コントローラ内の電流モード制御と併用するためのスロープ補償モジュールであって、前記スロープ補償モジュールは、
入力と出力との間に結合されたスロープ補償キャパシタと、
前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、
前記スロープ補償キャパシタの出力側および前記スロープ補償スイッチに結合された定電流源と
を備え、
前記スロープ補償スイッチが開放されると、前記スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、線形減少（負スロープ）ランプ電圧を発生させる、スロープ補償モジュール。
（項目２）
前記スロープ補償スイッチが閉鎖されると、前記スロープ補償キャパシタは、放電する、項目１に記載のスロープ補償モジュール。
（項目３）
前記定電流源は、前記スロープ補償スイッチが第１の位置にあるとき、前記スロープ補償キャパシタの出力側から分断され、前記スロープ補償スイッチが第２の位置にあるとき、前記スロープ補償キャパシタの出力側に結合される、項目１に記載のスロープ補償モジュール。
（項目４）
前記線形減少（負スロープ）ランプ電圧は、自動的に、フィードバックループ誤差電圧を調節するように適合されている、項目１に記載のスロープ補償モジュール。
（項目５）
前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源を備える、項目１に記載のスロープ補償モジュール。
（項目６）
前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタを備える、項目１に記載のスロープ補償モジュール。
（項目７）
スロープ補償モジュールを有するスイッチモード電力供給装置（ＳＭＰＳ）コントローラであって、前記ＳＭＰＳコントローラは、
電圧基準と、
前記電圧基準に結合された第１の入力と、ＳＭＰＳフィルタキャパシタからの出力電圧に結合するために適合された第２の入力とを有する演算増幅器と、
前記演算増幅器の出力に結合された入力と、出力とを有するスロープ補償モジュールであって、前記スロープ補償モジュールは、
前記スロープ補償モジュールの入力と出力との間に結合されたスロープ補償キャパシタと、
前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、
前記スロープ補償キャパシタの出力側に結合された定電流源と、
を備える、スロープ補償モジュールと、
電圧コンパレータであって、前記電圧コンパレータは、
前記スロープ補償モジュールの出力に結合された第１の入力と、
電流信号を測定する電流／電圧回路に結合するために適合された第２の入力と、
を有する、電圧コンパレータと、
周期ジェネレータと、
リセット支配ラッチであって、前記リセット支配ラッチは、
前記周期ジェネレータの出力に結合された設定入力と、
前記電圧コンパレータの出力に結合されたリセット入力と、
前記スロープ補償スイッチに結合され、前記スロープ補償スイッチの開閉を制御する出力と、
を備え、
前記リセット支配ラッチの出力はまた、制御信号を提供する、リセット支配ラッチと
を備え、
前記周期ジェネレータは、あるパルス周期において、複数のパルスを前記リセット支配ラッチの設定入力に提供し、パルスが前記リセット支配ラッチの設定入力で受信される度に、前記リセット支配ラッチの出力は、第１の論理レベルから第２の論理レベルになり、
前記リセット支配ラッチの出力が前記第２の論理レベルにあるとき、前記スロープ補償スイッチは、開放し、前記スロープ補償キャパシタは、定電流源を通して回路コモンに充電し、それによって、前記演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調させるための線形減少（負スロープ）ランプ電圧を発生させ、
前記電圧コンパレータの第１の入力に結合されている前記スロープ補償フィードバック誤差電圧が、前記電圧コンパレータの第２の入力におけるＳＭＰＳインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力は、前記第１の論理レベルに戻り、前記スロープ補償スイッチは、閉鎖し、それによって、前記スロープ補償キャパシタを放電させ、前記電圧コンパレータの第１の入力を前記演算増幅器からのフィードバック誤差電圧に戻す、ＳＭＰＳコントローラ。
（項目８）
前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源である、項目７に記載のＳＭＰＳコントローラ。
（項目９）
前記演算増幅器の出力と前記スロープ補償キャパシタおよびスイッチとの間に結合されたバッファ増幅器をさらに備える、項目７に記載のＳＭＰＳコントローラ。
（項目１０）
前記演算増幅器の出力と第２の入力との間に結合されたループ補償ネットワークをさらに備える、項目７に記載のＳＭＰＳコントローラ。
（項目１１）
前記ＳＭＰＳインダクタを通る電流を表す電圧は、電流／電圧センサを用いて発生される、項目７に記載のＳＭＰＳコントローラ。
（項目１２）
前記電流／電圧センサは、前記ＳＭＰＳインダクタの電流経路内の電流変圧器と、前記電流変圧器に結合された整流器ダイオードと、前記レジスタに結合された負荷レジスタとを備える、項目１１に記載のＳＭＰＳコントローラ。
（項目１３）
前記電流／電圧センサは、前記ＳＭＰＳインダクタの電流経路内のレジスタと、前記レジスタに結合されたダイオードとを備える、項目１１に記載のＳＭＰＳコントローラ。
（項目１４）
前記周期ジェネレータは、複数のパルス周期時間のうちの１つを選択するためにプログラム可能である、項目７に記載のＳＭＰＳコントローラ。
（項目１５）
前記スロープ補償スイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、項目７に記載のＳＭＰＳコントローラ。
（項目１６）
前記リセット支配ラッチの出力と前記スロープ補償スイッチとの間に結合されたスロープ補償スイッチコントローラをさらに備え、前記スロープ補償スイッチコントローラは、前記スロープ補償スイッチのためのプログラム可能開放遅延を提供する、項目７に記載のＳＭＰＳコントローラ。
（項目１７）
前記スロープ補償スイッチコントローラが、前記スロープ補償スイッチのためのプログラム可能最小閉鎖時間を提供することをさらに含む、項目１６に記載のＳＭＰＳコントローラ。
（項目１８）
前記ＳＭＰＳフィルタキャパシタからの出力電圧は、抵抗分圧器を通して提供される、項目７に記載のＳＭＰＳコントローラ。
（項目１９）
前記定電流源は、前記ＳＭＰＳコントローラの試験の間、較正のために適合される、項目７に記載のＳＭＰＳコントローラ。
（項目２０）
前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、項目７に記載のＳＭＰＳコントローラ。
（項目２１）
前記スロープ補償キャパシタは、前記ＳＭＰＳコントローラの試験の間、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、項目７に記載のＳＭＰＳコントローラ。
（項目２２）
プログラム可能な前記定電流源とプログラム可能な前記周期ジェネレータとに結合されたデジタルプロセッサをさらに備え、前記デジタルプロセッサは、それぞれ、前記定電流源および前記周期ジェネレータに定電流値およびパルス周期時間を提供する、項目７に記載のＳＭＰＳコントローラ。
（項目２３）
前記ＳＭＰＳコントローラは、マイクロコントローラを備える、項目７に記載のＳＭＰＳコントローラ。
（項目２４）
前記定電流源は、前記スロープ補償スイッチを用いて、前記スロープ補償キャパシタの出力側に結合されている、項目７に記載のＳＭＰＳコントローラ。
（項目２５）
前記定電流源は、前記スロープ補償スイッチが第１の位置にあるとき、前記スロープ補償キャパシタの出力側から分断され、前記スロープ補償スイッチが第２の位置にあるとき、前記スロープ補償キャパシタの出力側に結合される、項目７に記載のＳＭＰＳコントローラ。
（項目２６）
アナログパルス幅変調（ＰＷＭ）ジェネレータであって、前記アナログＰＷＭジェネレータは、
第１の電圧基準に結合された入力を有するキャパシタと、
前記キャパシタの入力および出力と並列に結合されたスイッチと、
前記キャパシタの出力に結合された定電流源と、
前記キャパシタの出力に結合された第１の入力と、第２の電圧基準に結合された第２の入力と、前記スイッチの開閉を制御する出力とを有する第１の電圧コンパレータと、
前記キャパシタの出力に結合された第１の入力と、スイッチモード電力供給装置（ＳＭＰＳ）からの電圧に結合するために適合された第２の入力と、スイッチモード電力供給装置の電源スイッチを制御するためのパルス幅変調（ＰＷＭ）制御信号を提供する出力とを有する第２の電圧コンパレータと
を備え、
前記キャパシタの出力における電圧が、前記第１の電圧基準からの電圧未満であるとき、前記スイッチは、開放し、それによって、前記キャパシタおよび前記定電流源は、線形負スロープ電圧波形を用いて、前記第１の電圧基準からの電圧を変調させ、
前記第１の電圧基準と前記第２の電圧基準との間の電圧差は、前記ＰＷＭ制御信号の周期を判定し、前記ＳＭＰＳからの電圧と前記キャパシタの第２のノードにおける電圧との間の電圧差は、前記ＰＷＭ制御信号のデューティサイクルを判定する、アナログＰＷＭジェネレータ。
（項目２７）
前記定電流源は、複数の選択可能定電流値を有するプログラム可能定電流源である、項目２６に記載のアナログＰＷＭジェネレータ。
（項目２８）
前記キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のキャパシタである、項目２６に記載のアナログＰＷＭジェネレータ。
（項目２９）
前記第１の電圧基準は、デジタル／アナログコンバータ（ＤＡＣ）であり、プログラム可能な第１の基準電圧値を提供する、項目２６に記載のアナログＰＷＭジェネレータ。
（項目３０）
前記第１の電圧基準は、固定されている、項目２６に記載のアナログＰＷＭジェネレータ。
（項目３１）
前記第１の電圧基準は、変調波形信号である、項目２６に記載のアナログＰＷＭジェネレータ。
（項目３２）
前記第１の電圧基準の出力と前記キャパシタの入力との間に結合されたバッファ増幅器をさらに備える、項目２６に記載のアナログＰＷＭジェネレータ。
（項目３３）
前記定電流源は、前記スイッチが第１の位置にあるとき、前記キャパシタの出力から分断され、前記スイッチが第２の位置にあるとき、前記キャパシタの出力に結合される、項目２６に記載のアナログＰＷＭジェネレータ。
（項目３４）
スイッチモード電力供給装置（ＳＭＰＳ）コントローラ内にスロープ補償を提供するための方法であって、前記方法は、
基準電圧を提供するステップと、
前記基準電圧とＳＭＰＳフィルタキャパシタからの電圧との間の差異である誤差電圧を提供する出力を有する演算増幅器を用いて、前記基準電圧とＳＭＰＳフィルタネットワークからの出力電圧を比較するステップと、
前記演算増幅器の出力に結合されたスロープ補償キャパシタを提供するステップと、
前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチを提供するステップと、
前記スロープ補償キャパシタおよび前記スロープ補償スイッチに結合された定電流源を提供するステップと、
前記スロープ補償キャパシタからのスロープ補償誤差電圧とＳＭＰＳインダクタ内で測定された電流の電圧表現を比較するステップと、
周期ジェネレータの出力に結合された設定入力と、前記電圧コンパレータの出力に結合されたリセット入力と、前記スロープ補償スイッチの開閉を制御し、制御信号を供給するための出力とを有するリセット支配ラッチを提供するステップと、
あるパルス周期において、周期ジェネレータから複数のパルスを前記リセット支配ラッチの設定入力に提供するステップであって、パルスが前記リセット支配ラッチの設定入力において受信される度に、前記リセット支配ラッチの出力は、第１の論理レベルから第２の論理レベルになる、ステップと、
前記リセット支配ラッチの出力が前記第２の論理レベルにあるとき、前記スロープ補償スイッチを開放するステップと、
前記演算増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少（負スロープ）ランプ電圧を発生させるステップと、
前記スロープ補償誤差電圧が、前記ＳＭＰＳインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力を前記第１の論理レベルに戻し、前記スロープ補償スイッチを閉鎖するステップと
を含む、方法。
本開示のより完全な理解は、付随の図面と関連して検討される、以下の説明を参照することによって得られ得る。
図１は、本開示の具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモード電力コンバータの概略ブロック図を図示する。 図２は、図１に示される具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモードコンバータの概略波形タイミング図を図示する。 図３は、本開示の別の具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモード電力コンバータの概略ブロック図を図示する。 図４は、図３に示される具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモードコンバータの概略波形タイミング図を図示する。 図５は、本開示の教示による、周期ジェネレータの概略ブロック図を図示する。 図６は、本開示の教示による、プログラム可能電流デジタル／アナログコンバータの概略ブロック図を図示する。 図７は、本開示の具体的例示的実施形態による、スロープ補償コントローラの概略ブロック図を図示する。 図８は、本開示の教示による、アナログ時間遅延回路のより詳細な概略ブロック図を図示する。 図９は、本開示の教示による、デジタル時間遅延回路のより詳細な概略ブロック図を図示する。 図１０は、本開示のさらに具体的例示的実施形態による、スロープ補償モジュールを使用する、アナログ鋸歯およびパルス幅変調ジェネレータの概略ブロック図を図示する。 図１０Ａは、代替として、本開示の実施形態の全てにおいて使用され得る、スロープ補償モジュールの概略図を図示する。 図１１は、図１０に示される具体的例示的実施形態による、鋸歯およびパルス幅変調ジェネレータの概略波形タイミング図を図示する。 図１２は、本開示の教示による、スロープ補償を伴うパルス幅変調ジェネレータを有する、混合信号集積回路デバイスの概略ブロック図を図示する。 図１３は、典型的スイッチモード電力供給装置（ＳＭＰＳ）用途において使用される、電源コンポーネントの概略図を図示する。
本開示は、種々の修正および代替形態を被り得るが、その具体的例示的実施形態が、図面に図示され、本明細書に詳細に説明される。しかしながら、具体的例示的実施形態の本明細書の説明は、本開示を本明細書に開示される特定の形態に限定することを意図するものではなく、対照的に、本開示は、添付の請求項によって定義される、あらゆる修正および均等物を網羅するものとすることを理解されたい。
（詳細な説明）
種々の実施形態によると、スロープ補償は、特に、スイッチモード電力供給装置（ＳＭＰＳ）および他の電源制御用途において使用するためのマイクロコントローラの能力を拡張させる。例えば、多くのスイッチモード電力供給装置（ＳＭＰＳ）用途の機能性は、スロープ補償の能力を有することによって、改良され得る。例えば、ＳＭＰＳ用途が、そうでなければ、ＳＭＰＳシステムの不安定性につながるであろう、５０％を上回るデューティサイクルを有するときである。種々の実施形態によると、そのようなスロープ補償モジュールは、他のモジュール、例えば、限定ではないが、コンパレータならびに他の内部および外部アナログおよび／またはデジタルデバイスとともに、マイクロコントローラ集積回路内にプログラム可能に組み合わせられてもよい。
マイクロコントローラ周辺機器としてのスロープ補償実装は、本明細書に開示される種々の実施形態によると、コンフィギュアビリティを可能にし、マイクロコントローラメモリマップ内のレジスタに書き込むことによって、スロープ値を設定し、電力供給装置用途が、マイクロコントローラを使用することによって、オンザフライで、動的に適合可能または構成可能となることを可能にする。スロープ補償機能全体は、外部コンポーネントの必要なく、自給式であってもよい。本向上された機能性は、マイクロコントローラ制御ＳＭＰＳ、例えば、限定ではないが、ブーストまたはバックコンバータタイプＳＭＰＳに適用されてもよい。
種々の実施形態によると、スロープ補償モジュールは、コンパレータデバイスと組み合わせて、アナログ鋸歯波形周波数ジェネレータおよびアナログパルス幅変調（ＰＷＭ）ジェネレータとして機能してもよい。ＰＷＭジェネレータ用途では、スロープ補償モジュールは、両方とも、マイクロコントローラおよび／またはマイクロコントローラの他の周辺機器と一体型である、電圧基準およびデジタル／アナログコンバータ（ＤＡＣ）と併用されてもよい。マイクロコントローラによる高速かつ柔軟なスロープ値選択は、非常に多様な種々の波形振幅および周波数を提供し得、故に、スロープ補償モジュールは、構成可能アナログＰＷＭジェネレータとして使用されてもよい。
スロープ補償モジュールは、例えば、製造時の製品試験の間に呼び出され得る、較正能力を含んでもよい。シリコンプロセスは、スロープ補償モジュール回路のために使用され得る電流源およびキャパシタに大きなばらつきをもたらし得るが、較正は、加工ばらつきの補償調節を可能にし、したがって、電源システム設計を行なうときに依拠され得る正確なスロープパラメータを有する、マイクロコントローラベースの製品をもたらす。
ここで図面を参照すると、具体的例示的実施形態の詳細が、図式的に図示される。図面中の同一要素は、同一番号によって表され、類似要素は、異なる小文字の添え字を伴う同一番号によって表されるであろう。
図１を参照すると、描写されるのは、本開示の具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモード電力コンバータの概略ブロック図である。スイッチモード電力コンバータは、電力インダクタ１３０と、電力切替トランジスタ１２４と、ドライバトランジスタ１２２と、電力整流器１２６と、フィルタキャパシタ１２８と、電流センサ１３２、整流器１３４、および負荷レジスタ１３６を備える電流／電圧回路と、分圧器レジスタ１３８および１４０と、電圧誤差ループ補償ネットワーク１２０と、混合信号集積回路１００とを備えてもよい。インダクタ１３０を通る電流を測定する電流／電圧回路はまた、電力切替トランジスタ１２４のソースリード内のレジスタ３３２（図３）、インダクタ１３０にわたるレジスタ−キャパシタネットワーク等を備えてもよい。
混合信号集積回路１００、例えば、マイクロコントローラは、リセット支配ＳＲ−ラッチ１０２と、電圧コンパレータ１０４と、周期ジェネレータ１０６と、演算増幅器１１６と、電圧基準１１８と、スロープ補償モジュール１０１とを備えてもよい。スロープ補償モジュール１０１は、スロープ補償スイッチ１０８と、スロープ補償キャパシタ１１０と、定電流デジタル／アナログコンバータ（ＩＤＡＣ）１１２と、随意に、バッファ増幅器１１４とを備えてもよい。ＩＤＡＣ１１２は、電流値のプログラム可能範囲を有してもよい。スロープ補償キャパシタ１１０は、容量値のプログラム可能範囲を有してもよい。スロープ補償スイッチ１０８は、ある電圧の範囲にわたって動作するために適合される半導体デバイス、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。周期ジェネレータ１０６は、それが発生し得る周波数（周期）のプログラム可能範囲を有してもよい。混合信号集積回路１００はさらに、それぞれ、周期ジェネレータ１０６およびＩＤＡＣ１１２に、周期および電流値を提供し得る、メモリ１２６２（図１２）を伴う、デジタルプロセッサを備えてもよい。
演算増幅器１１６、例えば、演算増幅器は、電圧基準１１８からの基準電圧と、分圧器レジスタ１３８および１４０によって分割される出力電圧Ｖｏｕｔとの間の差異である、誤差電圧をその出力に提供する。本誤差電圧は、演算増幅器１１６が、定電流源ＩＤＡＣ１１２を直接駆動させる十分な駆動能力を有していない場合、バッファ増幅器１１４によってバッファされてもよい。代替スロープ補償モジュール１０１ａが、代わりに使用されてもよい（図１０Ａ参照）。スロープ補償スイッチ１０８が閉鎖されると（通常、閉鎖されている）、スロープ補償キャパシタ１１０は、効果的に短絡および放電され、キャパシタ１１０の容量プレートの両側は、誤差電圧にあり、例えば、キャパシタ１１０は、演算増幅器の出力１１６と電圧コンパレータ１０４の正入力との間の回路動作に影響を及ぼさない。
電圧コンパレータ１０４は、スロープ補償モジュール１０１から出力を受信し、それを電流／電圧感知回路（電流センサ１３２、整流器１３４、および負荷レジスタ１３６）からのインダクタ１３０電流を表す電圧と比較する。電圧コンパレータ１０４の正入力における電圧が、インダクタ１３０電流を表す負入力における電圧以上であるとき、電圧コンパレータ１０４の出力は、論理高にある。正入力における電圧が、負入力における電圧未満であるとき、電圧コンパレータ１０４の出力は、論理低である。電圧コンパレータ１０４の出力は、リセット支配ＳＲ−ラッチ１０２のリセット入力に結合され、周期ジェネレータ１０６の出力は、リセット支配ＳＲ−ラッチ１０２の設定入力に結合される。リセット支配ＳＲ−ラッチ１０２の設定入力が、論理高にあるとき、そのＱ出力は、論理高となるであろう。リセット支配ＳＲ−ラッチ１０２のリセット入力が、論理低にあるとき、そのＱ出力は、論理低となるであろう。
図２を参照すると、描写されるのは、図１に示される具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモードコンバータの概略波形タイミング図である。周期ジェネレータの出力において、論理低から論理高への遷移が存在するとき（波形信号１５０として図２に示される）、リセット支配ＳＲ−ラッチ１０２のＱ−出力は、論理高となり、ＰＷＭ信号１５４として表されるパルス幅変調（ＰＷＭ）周期を開始するであろう。電圧コンパレータ１０４の出力が、論理低となると、リセット支配ＳＲ−ラッチ１０２のＱ−出力は、論理低に戻り、それによって、（論理高）持続時間、例えば、パルス幅または「デューティサイクル」に関するＰＷＭ信号１５４を判定する。ＰＷＭ信号１５４は、電力切替トランジスタ１２４のオンおよびオフを制御し得る。
ＰＷＭデューティサイクルが、例えば、５０％を上回ると、インダクタ１３０内の瞬時電流は、所望のインダクタ１３０平均電流ＩＬと比較して、不均衡に大きくなり得る。これは、ＳＭＰＳ制御ループにおける不安定性および望ましくない分周波振動を生成し得る。ループ不安定性および分周波振動は、電圧フィードバック誤差電圧１５８を負スロープ波形を用いて変調させることによって、ピーク電流モード制御スイッチモード電力供給装置設計内で効果的に防止されている。本負スロープ波形は、外部コンポーネントを要求する回路とともに、従来技術のＳＭＰＳ設計に実装されている。本アナログ外部コンポーネント設計は、ＳＭＰＳシステムの狭範囲の動作条件に対してのみ効果的であり、用途毎に具体的に実装されなければならない。
本開示の教示によると、スイッチ（スイッチ１０８）スロープ補償キャパシタ１１０は、定電流源ＩＤＡＣ１１２と組み合わせて、ＳＭＰＳの適切なスロープ補償のための線形減少（負スロープ）ランプ電圧を用いて、電圧フィードバック誤差電圧１５８を変調させるために効果的に使用され得る。スロープ補償スイッチ１０８が開放すると、スロープ補償キャパシタ１１０は、最初に、放電され、キャパシタ１１０の両プレート（側）を同一の電圧電位、例えば、演算増幅器の出力１１６からの誤差電圧にさせる。しかし、ここで、定電流源ＩＤＡＣ１１２に接続されるキャパシタ１１０のプレートは、ＩＤＡＣ１１２を通してコモン（例えば、接地またはＶｓｓ）に充電し始め、それによって、線形減少（負スロープ）ランプ電圧として、電圧コンパレータ１０４の正入力における電圧を降下させるであろう。スロープ補償キャパシタ１１０の容量値およびＩＤＡＣ１１２のための定電流値を適切に選択することによって、ＳＭＰＳのための広範な動作範囲のスロープ補償が、外部コンポーネントを要求せずに、単純統合解決策において提供され得る。
電圧制御ループは、大容量値フィルタキャパシタ１２８によって生じる長時間定数のため、Ｖｏｕｔに非常にゆっくりな移動平均電圧値変化を「被る」。しかしながら、インダクタ１３０電流１５６（ＩＬ）は、各ＰＷＭパルス周期内で急変する（パワートランジスタ１２４がオンであるとき）。ＰＷＭ信号１５４のデューティサイクルが、５０％を上回ると、急変するインダクタ電流１５６は、ＳＭＰＳの電流ループ制御不安定性を生じさせ得る。本不安定性問題の補正は、ＰＷＭパルスが、電流ループ不安定性が生じ得る前に、終了される（パワートランジスタ１２４オフ）ように、誤差電圧１５８を負スロープ変調させる単純なスロープ補償を使用して行なわれる。スロープ補償は、信号波形１５８として図２に示される。
スロープ補償スイッチ１０８は、ＰＷＭ信号１５４を用いて制御されてもよく、リセット支配ＳＲ−ラッチ１０２のＱ−出力が、論理高にあるとき、スロープ補償スイッチ１０８は、開放し、リセット支配ＳＲ−ラッチ１０２のＱ−出力が、論理低にあるとき、スロープ補償スイッチ１０８は、閉鎖され、それによって、スロープ補償キャパシタ１１０を放電し、それを誤差電圧フィードバックループから効果的に除去する。具体的定電流値をキャパシタ１１０の容量値と組み合わせて選択することによって、最適線形減少（負スロープ）ランプ電圧（波形１５８）が、提供され得る。線形減少（負スロープ）ランプ電圧波形１５８（Ｖｃ）のスロープは、ＩＤＡＣ１１２からの定電流値（ＩＤＡＣ）として、キャパシタ１１０の容量値（Ｃ）によって判定されてもよい（キャパシタ電圧の変化は、キャパシタを充電するために印加される電流の量および電流が印加される時間の量に正比例する）。キャパシタ１１０の容量は、固定値であってもよく、またはプログラム可能であり（図示せず）、例えば、複数のスイッチキャパシタであってもよい。ＩＤＡＣ１１２の定電流値は、プログラム可能であってもよく、所望の定電流値が、例えば、限定ではないが、マイクロコントローラの、例えば、デジタルプロセッサ１２６２（図１２）から、ＩＤＡＣレジスタ（図示せず）によって提供されてもよい。
図３を参照すると、描写されるのは、本開示の別の具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモード電力コンバータの概略ブロック図である。図３に示されるスイッチモードコンバータ２００は、図１に示され、本明細書に前述されるスイッチモードコンバータ１００と実質的に同一の方法で機能するが、以下により完全に説明されるように、スロープ補償スイッチのプログラム可能スロープ補償開始遅延および強制最小時間閉鎖の追加特徴を伴う。ＰＷＭ信号１５４は、スロープ補償スイッチコントローラ３０７の入力に結合される。スロープ補償スイッチコントローラ３０７の目的は、スロープ補償スイッチ１０８の閉鎖をプログラム可能に遅延させ、および／またはプログラム可能時間長、例えば、スロープ補償キャパシタ１１０の完全電圧放電のために十分な時間の間、スロープ補償スイッチ１０８を閉鎖されたままである、すなわち、スロープ補償キャパシタ１１０の両末端が実質的に同一の電圧電位にある状態に強制することを可能にすることである。
図４を参照すると、描写されるのは、図３に示される具体的例示的実施形態による、スロープ補償を伴う、ブーストスイッチモードコンバータの概略波形タイミング図である。左から右に見て、周期ジェネレータ１０６からの第１のパルス１５０では、遅延は、スイッチ制御信号３５２に導入されず、スロープ補償スイッチ１０８は、ＰＷＭ信号１５４の論理レベルに従って、開閉する（図２に示されるものと正に同じように）。第２のパルス１５０では、スイッチ制御信号３５２は、遅延され、スロープ補償スイッチ１０８は、ＰＷＭ信号１５４パルス幅に後に開放する。第３のパルス１５０では、スイッチ制御信号３５２は、（短パルス幅持続時間の）ＰＷＭパルスが生じても、スロープ補償スイッチ１０８を開放しない。これは、スロープ補償キャパシタ１１０を適切に放電させるための時間が不十分であったためであり得る。図４に示されるように、第２のＰＷＭパルス１５４は、高パルス持続時間にあり、次の（第３の）ＰＷＭパルスは、第２のＰＷＭパルス終了直後に生じ、したがって、スロープ補償スイッチ１０８は、スロープ補償キャパシタ１１０を適切に放電させるために十分な時間の間、閉鎖されたままではなく、第３のＰＷＭパルス幅は、非常に短い持続時間であった。ＩＤＡＣ１１２電流値、スロープ補償スイッチ１０８開放遅延時間、およびスロープ補償スイッチ１０８最小閉鎖時間は全て、図３に示されるスイッチモードコンバータ２００の動作の間、プログラム可能であり得ることも検討され、本開示の範囲内である。
図５を参照すると、描写されるのは、本開示の教示による、周期ジェネレータの概略ブロック図である。周期ジェネレータ１０６は、カウンタ５５０と、コンパレータ５５２と、周期ラッチ５５４とを備えてもよい。ＰＷＭ信号１５４のための周期値は、クロックパルスに応じて、周期レジスタ（図示せず）から周期ラッチ５５４に同期的にロードされてもよい。カウンタ５５０は、ゼロから周期値までのクロックレートにおいて、継続的にカウントする。コンパレータ５５２が、周期パルス１５０を出力する度に、カウンタ５５０のカウント値は、周期ラッチ５５４内の周期値と等しくなり、また、カウンタ５５０をゼロにリセットし、それによって、カウンタ５５０は、再び、カウントアップを開始する。周期レジスタ内の周期値を変更することによって、ＰＷＭ周期（周波数）も変更され得る。
図６を参照すると、描写されるのは、本開示の教示による、プログラム可能電流デジタル／アナログコンバータの概略ブロック図である。プログラム可能ＩＤＡＣ１１２は、プログラム可能定電流源６５８と、プログラム可能定電流源６５８に結合されるプログラム可能バイアス電流ジェネレータ６５６とを備えてもよい。プログラム可能定電流源６５８およびプログラム可能バイアス電流ジェネレータ６５６両方のプログラム可能性は、プログラム可能ＩＤＡＣ１１２の較正と、例えば、製品試験の間のＳＭＰＳおよび／またはスロープ較正の動作の間、デジタルプロセッサ１２６２によるオンザフライでのその電流源値の変更とを可能にする。
図７を参照すると、描写されるのは、本開示の具体的例示的実施形態による、スロープ補償コントローラの概略ブロック図である。スロープ補償スイッチコントローラ３０７は、スロープ補償開放遅延ラッチ７６０と、スロープ補償開放遅延タイマ７６２と、リセット支配ラッチ７７０と、インバータ７６４と、ＮＯＲゲート７７２と、スロープ補償最小閉鎖タイマ７６６と、スロープ補償最小閉鎖ラッチ７６８とを備えてもよく、全て、図７に示されるように、ともに結合される。スロープ補償スイッチ１０８の開放を遅延させることが所望されると、非ゼロ開放時間遅延値が、開放遅延ラッチレジスタ（図示せず）から開放遅延ラッチ７６０にロードされてもよい。開放遅延タイマ７６２は、次いで、非ゼロ開放時間遅延値に従って、リセット支配ラッチ７７０の設定入力への論理高の出力を遅延させるであろう。開放遅延タイマ７６２が、タイムアウトすると、その出力は、論理高となる。リセット支配ラッチ７７０のＱ出力は、論理低となる。開放時間遅延値が、ゼロになると、スイッチ１０８の開放遅延は存在しないであろう。ＰＷＭ信号１５４が、論理低に戻ると、開放遅延タイマ７６２は、ゼロに戻るようにリセットし、リセット支配ラッチ７７０のリセット入力は、そのＱ出力を論理高に戻るように強制するであろう。
ＰＷＭ信号１５４が、論理低になると、最小閉鎖タイマ７６６は、スロープ補償スイッチ１０８の最小閉鎖時間のタイミングを開始する。最小閉鎖時間は、スロープ補償最小閉鎖時間ラッチ７６８内に記憶された最小閉鎖時間値から判定されてもよい。最小閉鎖時間値は、スロープ補償最小閉鎖時間レジスタ（図示せず）からスロープ補償最小閉鎖時間ラッチ７６８にロードされてもよい。スロープ補償スイッチ制御信号３５２は、最小閉鎖タイマ７６６がタイムアウトするまで、スイッチ１０８を開放しないように防止されてもよい。最小閉鎖時間値が、ゼロに設定される場合、スロープ補償スイッチ１０８のための強制最小閉鎖時間は存在しないであろう。開放遅延タイマ７６２および最小閉鎖タイマ７６６は、以下により完全に説明されるように、アナログおよび／またはデジタル回路であってもよい。例えば、開放遅延タイマ７６２は、アナログまたはデジタル遅延ラインであってもよく、最小閉鎖タイマ７６６は、単純アナログワンショット単安定またはデジタルカウンタであってもよい。電子回路設計の当業者および本開示の利益を有する者によって、多くの他の回路構成および組み合わせが、本明細書に説明される意図される機能を行なうために設計され得ることも検討され、本開示の範囲である。
図８を参照すると、描写されるのは、本開示の教示による、アナログ時間遅延回路のより詳細な概略ブロック図である。本時間遅延回路は、複数のユニット遅延要素（ＵＤＥ）８３０と、マルチプレクサ８３２とを備えてもよい。具体的時間遅延は、開放遅延ラッチ７６０内の非ゼロ開放時間遅延値からの入力選択アドレスから制御され得る、マルチプレクサ８３２を伴う、適切な数の直列に結合されたＵＤＥ８３０の選択によって得られ得る。マルチプレクサ８３２からの出力が、論理高になると、開放遅延タイマ７６２出力は、論理高にある。最小閉鎖タイマ７６６は、例えば、限定ではないが、単安定ワンショットであってもよい。
図９を参照すると、描写されるのは、本開示の教示による、デジタル時間遅延回路のより詳細な概略ブロック図である。本時間遅延回路は、各クロックパルスをカウントし、そのカウント値をコンパレータ９６４に出力する、カウンタ９６２を備えてもよい。コンパレータ９６４は、カウント値と、時間値、例えば、最小閉鎖時間ラッチ７６８内に記憶され得る、最小閉鎖時間値を比較する。カウント値が、時間値以上であるとき、コンパレータ９６４からの出力Ｏｕｔは、論理高となる。レジスタ９７０は、最小閉鎖時間ラッチ７６８への後続同期転送のために、時間値を非同期的に記憶するために使用されてもよい。
図１０を参照すると、描写されるのは、本開示のさらに具体的例示的実施形態による、スロープ補償モジュールを使用する、アナログ鋸歯およびパルス幅変調ジェネレータの概略ブロック図である。本明細書に開示されるスロープ補償モジュール１０１は、それぞれ、第１および第２の電圧コンパレータ１０６６および１０６８と、アナログ（デジタル回路もクロック入力も要求されない）パルス幅変調（ＰＷＭ）ジェネレータおよび／または鋸歯発振器を提供するためのデジタル／アナログコンバータ（ＤＡＣ）１０６０と組み合わせて使用されてもよい。第１の電圧コンパレータ１０６６、第２の電圧コンパレータ１０６８、およびＤＡＣ１０６０は、図１０に示されるように、スロープ補償モジュール１０１に結合されてもよい。定電流源１１２は、本明細書に前述でより完全に説明されるように、プログラム可能であってもよい。第１のコンパレータ１０６６の負入力に結合される電圧基準は、任意の値の電圧であってもよい。１．２ボルトが、例証目的のためだけに、本電圧基準として示される。バッファ増幅器１１４は、随意であり、ソース、例えば、ＤＡＣ１０６０が、スロープ補償モジュール１０１内のキャパシタ１１０を駆動させるために十分な出力能力を有していない場合のみ、要求される。図１０Ａは、代わりに使用され得る、代替スロープ補償モジュール１０１ａを示す。
スロープ補償モジュール１０１の出力電圧１０５８（ＶＡ）が、基準電圧、例えば、１．２ボルトを上回ると、第１の電圧コンパレータ１０６６の出力は、論理高であり、スイッチ１０８は、開放され、それによって、定電流源１１２が、線形電圧ランプにおいてキャパシタ１１０を放電することを可能にするであろう（図１１参照）。本電圧放電ランプは、容量値によって除算される定電流値に比例するスロープを有するであろう。出力電圧１０５８（ＶＡ）が、基準電圧未満となると、第１の電圧コンパレータ１０６６の出力は、論理低に切り替わり、スイッチ１０８は、閉鎖するであろう。いったんスイッチ１０８が閉鎖すると、出力電圧１０５８（ＶＡ）は、スロープ補償モジュール１０１の入力における電圧、例えば、ＤＡＣ１０６０からの電圧出力にすぐに戻る。したがって、第１の電圧コンパレータ１０６６の出力は、非常に短時間の間のみ、論理高のままである（図１１参照）。本オンおよびオフ切替は、ＤＡＣ１０６０の電圧出力と第１の電圧コンパレータ１０６６の負入力における基準電圧との間の電圧差によって判定される周期を有し得る。電圧差が大きくなるほど、振動周期が長くなる（周波数が低くなる）（図１１参照）。したがって、ＤＡＣ１０６０からの電圧値は、パルス周期（周波数）を設定し、かつプログラム可能キャパシタ１１０の値を変更するために使用され得る。
第２の電圧コンパレータ１０６８は、前述のように発生される鋸歯電圧波形および電圧入力Ｖｉｎ、例えば、電力供給装置からの出力電圧（例えば、図１３のＶＳＥＮ）を比較する。いったんパルス周期（スロープ繰り返し率）が、前述のように設定されると、第２の電圧コンパレータ１０６８は、ＰＷＭ出力１０５４のための種々のパルス幅を発生させるために使用されてもよい。したがって、ＤＡＣ１０６０、スロープ補償モジュール１０１、および第１のコンパレータ１０６６は、ＰＷＭ周期（周波数）を判定し得る。スロープ補償モジュール１０１および第２のコンパレータ１０６８は、入力電圧Ｖｉｎの変化に伴って変動するであろう、ＰＷＭデューティサイクル（パルス幅）を判定し得る。
図１０Ａを参照すると、描写されるのは、代替として、本開示の実施形態の全てにおいて使用され得る、スロープ補償モジュールの概略図である。図１、３、および１０に示されるバッファ増幅器１１４は、スイッチ１０８ａがその通常閉鎖位置にあり、キャパシタ１１０を放電しているとき、定電流源１１２をスロープ補償キャパシタ１１０から切断することによって、完全に排除されてもよい。単極双投（ＳＰＤＴ）スイッチが、スイッチ１０８ａのために使用されてもよく、または一方は、通常閉鎖、他方は、通常開放の２つの単極単投（ＳＰＳＴ）スイッチが、使用されてもよい。スイッチ１０８ａは、固体状態スイッチ、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。
図１１に描写されるのは、図１０に示される具体的例示的実施形態による、鋸歯およびパルス幅変調ジェネレータの概略波形タイミング図である。第１のコンパレータ１０６６のための波形を参照すると、ＤＡＣ１０６０出力電圧と基準電圧（例えば、１．２ボルト）との間の電圧差が増加するにつれて、振動波形（鋸歯およびパルス）時間周期が、増加する（周波数が低下する）。第２のコンパレータ１０６８のための波形を参照すると、入力電圧Ｖｉｎが、スロープ補償モジュール１０１からの出力電圧ＶＡに連動して増加するにつれて、ＰＷＭ信号のパルス幅またはデューティサイクル（第２のコンパレータ１０６８からの出力１０５４）は、低下する。これは、ＰＷＭパルス幅が、ＳＭＰＳ出力電圧の変化によって生じる誤差電圧の値に反比例するため、スイッチモード電力供給装置の制御のために有利である。
図１２を参照すると、描写されるのは、本開示の教示による、スロープ補償を伴うパルス幅変調ジェネレータを有する、混合信号集積回路デバイスの概略ブロック図である。混合信号集積回路デバイス１２０２が、スイッチモード電力供給装置（ＳＭＰＳ）等を制御するために使用されてもよい。混合信号集積回路デバイス１２０２は、相補出力ジェネレータ１２６８、スロープ補償（図１および３参照）を伴うパルス幅変調（ＰＷＭ）ジェネレータ、メモリを伴うデジタルプロセッサ１２５８、アナログ／デジタルコンバータＡＤＣ１２６０、演算増幅器１２６２、デジタル／アナログコンバータ（ＤＡＣ）１２６４、および電圧基準１２６６のうちの１つ以上を備えてもよい。
図１３を参照すると、描写されるのは、典型的スイッチモード電力供給装置（ＳＭＰＳ）用途において使用される電源コンポーネントの概略図である。ＳＭＰＳ１３００の電源コンポーネントは、電圧源１３２０（Ｖｉｎ）からフィードされ、高トランジスタ１３１６と、低トランジスタ１３１８と、インダクタ１３１２と、フィルタキャパシタ１３１０とを備えてもよく、全て、図１２に示される混合信号集積回路デバイス１２０２に結合される。
本開示の実施形態が、本開示の例示的実施形態を参照して、描写、説明、および定義されたが、そのような参照は、本開示の限定を含意するものではなく、かつそのような限定が推測されるものでもない。開示される主題は、当業者および本開示の利益を有する者に想起されるであろうように、少なからず、形態および機能における修正、改変、および均等物が可能である。本開示の描写および説明される実施形態は、実施例にすぎず、本開示の範囲の包括ではない。

Claims (16)

  1. スロープ補償モジュールを備えるスイッチモード電力供給装置（ＳＭＰＳ）コントローラであって、前記スロープ補償モジュールは、前記ＳＭＰＳコントローラ内の電流モード制御と併用するためのものであり、
    前記ＳＭＰＳコントローラは、
    出力を備える誤差増幅器と、
    第１の入力を備える電圧コンパレータと
    を備え、
    前記電圧コンパレータの第２の入力は、電流信号を測定する電流／電圧回路に結合するために適合されており、
    前記ＳＭＰＳコントローラは、
    前記誤差増幅器と結合された電圧基準と、
    周期ジェネレータと、
    リセット支配ラッチと
    をさらに備え、
    前記スロープ補償モジュールは、
    前記誤差増幅器の出力と前記電圧コンパレータの第１の入力との間に結合されたスロープ補償キャパシタと、
    前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、
    前記スロープ補償キャパシタの出力側および前記スロープ補償スイッチに結合されたプログラム可能定電流源と
    を備え、
    前記スロープ補償スイッチが開放されると、前記スロープ補償キャパシタは、前記定電流源を通して回路コモンに充電し、それによって、線形減少ランプ電圧を発生させ、
    前記リセット支配ラッチは、
    前記周期ジェネレータの出力に結合された設定入力と、
    前記電圧コンパレータの出力に結合されたリセット入力と、
    前記スロープ補償スイッチに結合され、前記スロープ補償スイッチの開閉を制御する出力と
    を備え、
    前記リセット支配ラッチの出力はまた、制御信号を提供し、
    前記周期ジェネレータは、あるパルス周期において、複数のパルスを前記リセット支配ラッチの設定入力に提供し、パルスが前記リセット支配ラッチの設定入力で受信される度に、前記リセット支配ラッチの出力は、第１の論理レベルから第２の論理レベルになり、
    前記リセット支配ラッチの出力が前記第２の論理レベルにあるとき、前記スロープ補償スイッチは、開放し、前記スロープ補償キャパシタは、前記プログラム可能定電流源を通して回路コモンに充電し、それによって、前記誤差増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調させるための線形減少ランプ電圧を発生させ、
    前記電圧コンパレータの第１の入力に結合されている前記スロープ補償フィードバック誤差電圧が、前記電圧コンパレータの第２の入力におけるＳＭＰＳインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力は、前記第１の論理レベルに戻り、前記スロープ補償スイッチは、閉鎖し、それによって、前記スロープ補償キャパシタを放電させ、前記電圧コンパレータの第１の入力を前記誤差増幅器からのフィードバック誤差電圧に戻す、ＳＭＰＳコントローラ。
  2. 前記誤差増幅器の出力と前記誤差増幅器の第２の入力との間に結合されたループ補償ネットワークをさらに備える、請求項１に記載のＳＭＰＳコントローラ。
  3. 前記ＳＭＰＳインダクタを通る電流を表す電圧は、電流／電圧センサを用いて発生される、請求項１に記載のＳＭＰＳコントローラ。
  4. 前記電流／電圧センサは、前記ＳＭＰＳインダクタの電流経路内の電流変圧器と、前記電流変圧器に結合された整流器ダイオードと、レジスタに結合された負荷レジスタとを備える、請求項３に記載のＳＭＰＳコントローラ。
  5. 前記電流／電圧センサは、前記ＳＭＰＳインダクタの電流経路内のレジスタと、前記レジスタに結合されたダイオードとを備える、請求項３に記載のＳＭＰＳコントローラ。
  6. 前記周期ジェネレータは、複数のパルス周期時間のうちの１つを選択するためにプログラム可能である、請求項１〜５のうちの１項に記載のＳＭＰＳコントローラ。
  7. 前記スロープ補償スイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１〜６のうちの１項に記載のＳＭＰＳコントローラ。
  8. 前記リセット支配ラッチの出力と前記スロープ補償スイッチとの間に結合されたスロープ補償スイッチコントローラをさらに備え、前記スロープ補償スイッチコントローラは、前記スロープ補償スイッチのためのプログラム可能開放遅延を提供する、請求項１〜７のうちの１項に記載のＳＭＰＳコントローラ。
  9. 前記スロープ補償スイッチコントローラが、前記スロープ補償スイッチのためのプログラム可能最小閉鎖時間を提供することをさらに含む、請求項８に記載のＳＭＰＳコントローラ。
  10. ＳＭＰＳフィルタキャパシタからの出力電圧は、抵抗分圧器を通して提供される、請求項１〜９のうちの１項に記載のＳＭＰＳコントローラ。
  11. 前記定電流源は、前記ＳＭＰＳコントローラの試験の間、較正のために適合される、請求項１に記載のＳＭＰＳコントローラ。
  12. 前記スロープ補償キャパシタは、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、請求項１に記載のＳＭＰＳコントローラ。
  13. 前記スロープ補償キャパシタは、前記ＳＭＰＳコントローラの試験の間、所望の容量値に対してプログラム可能に選択可能な複数のスロープ補償キャパシタである、請求項１に記載のＳＭＰＳコントローラ。
  14. 前記プログラム可能定電流源と前記周期ジェネレータとに結合されたデジタルプロセッサをさらに備え、前記デジタルプロセッサは、それぞれ、前記プログラム可能定電流源および前記周期ジェネレータに定電流値およびパルス周期時間を提供する、請求項１〜１３のうちの１項に記載のＳＭＰＳコントローラ。
  15. 前記ＳＭＰＳコントローラは、マイクロコントローラ中に埋め込まれている、請求項１〜６のうちの１項に記載のＳＭＰＳコントローラ。
  16. スロープ補償モジュールを備えるスイッチモード電力供給装置（ＳＭＰＳ）コントローラ内にスロープ補償を提供するための方法であって、前記スロープ補償モジュールは、前記ＳＭＰＳコントローラ内の電流モード制御と併用するためのものであり、
    前記ＳＭＰＳコントローラは、
    出力を備える誤差増幅器と、
    第１の入力を備える電圧コンパレータと
    を備え、
    前記電圧コンパレータの第２の入力は、電流信号を測定する電流／電圧回路に結合するために適合されており、
    前記スロープ補償モジュールは、
    前記誤差増幅器の出力と前記電圧コンパレータの第１の入力との間に結合されたスロープ補償キャパシタと、
    前記スロープ補償キャパシタと並列に結合されたスロープ補償スイッチと、
    前記スロープ補償キャパシタの出力側および前記スロープ補償スイッチに結合されたプログラム可能定電流源と
    を備え、
    前記スロープ補償スイッチが開放されると、前記スロープ補償キャパシタは、前記定電流源を通して回路コモンに充電し、それによって、線形減少ランプ電圧を発生させ、
    前記方法は、
    基準電圧を提供するステップと、
    前記基準電圧とＳＭＰＳフィルタキャパシタからの電圧との間の差異である誤差電圧を提供する前記誤差増幅器を用いて、前記基準電圧を前記ＳＭＰＳコントローラからのフィードバック電圧と比較するステップと、
    前記スロープ補償キャパシタからのスロープ補償誤差電圧をＳＭＰＳインダクタ内で測定された電流の電圧表現と比較するステップと、
    周期ジェネレータの出力に結合された設定入力と、前記電圧コンパレータの出力に結合されたリセット入力と、前記スロープ補償スイッチの開閉を制御し、制御信号を供給するための出力とを有するリセット支配ラッチを提供するステップと、
    あるパルス周期において、前記周期ジェネレータから複数のパルスを前記リセット支配ラッチの設定入力に提供するステップであって、パルスが前記リセット支配ラッチの設定入力において受信される度に、前記リセット支配ラッチの出力は、第１の論理レベルから第２の論理レベルになる、ステップと、
    前記リセット支配ラッチの出力が前記第２の論理レベルにあるとき、前記スロープ補償スイッチを開放するステップと、
    前記誤差増幅器からのフィードバック誤差電圧をスロープ補償フィードバック誤差電圧に変調するための線形減少ランプ電圧を発生させるステップと、
    前記スロープ補償誤差電圧が、前記ＳＭＰＳインダクタを通る電流を表す電圧未満であるとき、前記リセット支配ラッチの出力を前記第１の論理レベルに戻し、前記スロープ補償スイッチを閉鎖するステップと
    を含む、方法。
JP2015542803A 2012-11-15 2013-11-15 スロープ補償モジュール Active JP6356140B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261726977P 2012-11-15 2012-11-15
US61/726,977 2012-11-15
US14/080,151 2013-11-14
US14/080,151 US9312844B2 (en) 2012-11-15 2013-11-14 Slope compensation module
PCT/US2013/070244 WO2014078625A2 (en) 2012-11-15 2013-11-15 Slope compensation module

Publications (3)

Publication Number Publication Date
JP2016503643A JP2016503643A (ja) 2016-02-04
JP2016503643A5 JP2016503643A5 (ja) 2017-01-05
JP6356140B2 true JP6356140B2 (ja) 2018-07-11

Family

ID=50681083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015542803A Active JP6356140B2 (ja) 2012-11-15 2013-11-15 スロープ補償モジュール

Country Status (7)

Country Link
US (1) US9312844B2 (ja)
EP (1) EP2920881B1 (ja)
JP (1) JP6356140B2 (ja)
KR (1) KR20150086286A (ja)
CN (1) CN104937847B (ja)
TW (1) TWI605677B (ja)
WO (1) WO2014078625A2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084884A1 (en) * 2012-07-06 2014-03-27 Jong J. Lee Lc switching regulators
KR20140022674A (ko) * 2012-08-14 2014-02-25 페어차일드코리아반도체 주식회사 스위치 제어 회로, 이를 포함하는 컨버터 및 그 구동 방법
JP2014092370A (ja) * 2012-10-31 2014-05-19 Agilent Technologies Inc 電圧電流特性発生器
EP2775599B1 (en) * 2013-03-04 2018-09-05 Nxp B.V. Boost converter
US9425687B2 (en) 2013-03-11 2016-08-23 Cree, Inc. Methods of operating switched mode power supply circuits using adaptive filtering and related controller circuits
US9866117B2 (en) * 2013-03-11 2018-01-09 Cree, Inc. Power supply with adaptive-controlled output voltage
US9923528B2 (en) * 2013-07-16 2018-03-20 Marvell World Trade Ltd. Adaptive boost supply with slope control
US9502756B2 (en) * 2013-09-19 2016-11-22 Rohm Co., Ltd. Antenna driving device
US10498308B2 (en) * 2013-11-27 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Circuit for calibration measurements, method, computer program, and electronic device
US9148918B2 (en) * 2013-12-04 2015-09-29 Infineon Technologies Ag Feedforward circuit for fast analog dimming in LED drivers
TWI528127B (zh) * 2014-02-21 2016-04-01 Alpha & Omega Semiconductor Regulator control method
US9690358B2 (en) * 2015-02-11 2017-06-27 Dell Products, Lp Method and apparatus for system control of a central processing unit (CPU) maximum power detector
US20230114632A1 (en) * 2015-03-02 2023-04-13 Empower Semiconductor, Inc. Resonant rectified discontinuous switching regulator with inductor preflux
US9520870B2 (en) * 2015-03-27 2016-12-13 Semiconductor Components Industries, Llc Systems and methods for pulse width modulated control of a semiconductor switch
EP3101793B1 (fr) * 2015-06-05 2018-08-01 EM Microelectronic-Marin SA Convertisseur dc-dc à démarrage à basse puissance et à basse tension
CN106026653B (zh) * 2016-05-26 2018-11-13 成都芯源系统有限公司 具有斜坡补偿的升降压变换器及其控制器和控制方法
US10186967B2 (en) 2016-06-28 2019-01-22 Dialog Semiconductor (Uk) Limited Switching converter with ramp-based output regulation
CN106385073B (zh) * 2016-10-11 2018-10-02 上海灿瑞科技股份有限公司 适用于高功率因数led控制器的补偿电容预充电电路
CN106655766B (zh) * 2016-11-11 2020-02-04 南京矽力杰半导体技术有限公司 补偿电路、集成电路和多环路直流-直流变换器
CN106656121A (zh) * 2016-11-30 2017-05-10 吉林大学 一种亚纳秒级数字延时脉冲发生装置及工作方法
CN107070178B (zh) * 2017-03-13 2023-05-12 黑龙江特通电气股份有限公司 一种可自动调节斜坡补偿斜率的斜坡补偿电路
CN107659151B (zh) * 2017-04-24 2023-07-07 深圳市华芯邦科技有限公司 无需外部采样电阻的Buck负载电流检测电路及方法
FR3066060B1 (fr) 2017-05-03 2020-03-27 Stmicroelectronics (Rousset) Sas Commande d'alimentation a decoupage
FR3066061B1 (fr) * 2017-05-03 2019-06-21 Stmicroelectronics (Rousset) Sas Convertisseur numerique-analogique
CN107508462B (zh) * 2017-07-10 2020-01-07 昂宝电子（上海）有限公司 针对负载的切换控制器和方法
US10248150B2 (en) 2017-07-18 2019-04-02 Dialog Semiconductor (Uk) Limited Slope enhancement circuit for switched regulated current mirrors
US10848048B2 (en) 2017-09-28 2020-11-24 Dialog Semiconductor (Uk) Limited Slope compensation with adaptive slope
US10340797B2 (en) * 2017-11-30 2019-07-02 Active-Semi, Inc. Regulator control integrated circuit having COT and valley current modes
US10326373B1 (en) * 2017-12-29 2019-06-18 Texas Instruments Incorporated Programmable switching converter
US10775817B2 (en) 2018-03-01 2020-09-15 Infineon Technologies Austria Ag Reference voltage control in a power supply
US10637342B2 (en) 2018-06-29 2020-04-28 Infineon Technologies Austria Ag Reference voltage control in a power supply based on output voltage and feedback signal
WO2020024171A1 (zh) * 2018-08-01 2020-02-06 华为技术有限公司 一种电压转换电路的控制电路
CN108732634B (zh) * 2018-08-29 2024-02-13 三峡大学 一种核磁共振找水仪发射机能量管理系统
FR3099321B1 (fr) * 2019-07-25 2022-04-29 St Microelectronics Rousset Alimentation à découpage
CN110581639B (zh) * 2019-09-04 2020-09-15 广州金升阳科技有限公司 电流型降压转换器轻重载模式切换快速响应方法和电路
TWI707533B (zh) * 2019-09-12 2020-10-11 朋程科技股份有限公司 交流發電機以及整流裝置
FR3103580B1 (fr) * 2019-11-25 2022-01-07 Commissariat Energie Atomique Commande d'interrupteurs
CN110932575B (zh) * 2019-12-25 2022-04-08 成都启臣微电子股份有限公司 一种反激式开关电源中的防大小波控制系统及方法
US11482928B2 (en) 2019-12-31 2022-10-25 Dialog Semiconductor (Uk) Limited Adaptive slope compensation
KR102365729B1 (ko) * 2020-02-28 2022-02-22 한양대학교 산학협력단 전류 모드 로직 회로
US11799380B2 (en) * 2020-04-03 2023-10-24 Semiconductor Components Industries, Llc Hybrid control of switching power converters
CN112532047B (zh) * 2021-02-18 2021-04-16 上海芯龙半导体技术股份有限公司 开关电源芯片及系统
CN113114029B (zh) * 2021-04-13 2022-03-29 成都稳海半导体有限公司 兼顾精度和速度的斜波注入电路和开关电源误差补偿方法
KR20220169150A (ko) 2021-06-18 2022-12-27 삼성전자주식회사 토글 신호의 듀티 타이밍을 검출하는 듀티 타이밍 검출기, 상기 듀티 타이밍 검출기를 포함하는 장치 및 토글 신호 수신 장치의 동작 방법
WO2022266792A1 (zh) * 2021-06-21 2022-12-29 迪克创新科技有限公司 斜坡发生器、图像传感器和产生斜坡电压的方法
IT202100017048A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Circuiti e procedimenti di convertitore elettronico
CN114465309A (zh) * 2022-01-27 2022-05-10 昂宝电子（上海）有限公司 快充协议芯片及其系统
CN116106600B (zh) * 2023-04-10 2023-07-07 上海灵动微电子股份有限公司 一种dut上电波形控制系统、电路、方法及设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295062A (en) 1979-04-02 1981-10-13 National Semiconductor Corporation CMOS Schmitt trigger and oscillator
US5376830A (en) * 1993-09-17 1994-12-27 International Business Machines Corporation High frequency slope compensation circuit for current programmed converter
US5905370A (en) * 1997-05-06 1999-05-18 Fairchild Semiconductor Corporation Programmable step down DC-DC converter controller
US5903452A (en) * 1997-08-11 1999-05-11 System General Corporation Adaptive slope compensator for current mode power converters
JP3219068B2 (ja) * 1998-01-26 2001-10-15 日本電信電話株式会社 プログラマブル遅延発生器およびこれを用いた応用回路
US6188261B1 (en) * 1998-01-26 2001-02-13 Nippon Telegraph And Telephone Corporation Programmable delay generator and application circuits having said delay generator
US6252311B1 (en) * 1998-10-02 2001-06-26 Donald L. West Load sensor and controller/manager
US6605918B2 (en) * 2001-08-31 2003-08-12 Siemens Energy & Automation System and method for compensating the reading of noncontinuous AC sinusoidal currents
JP4338465B2 (ja) * 2003-07-14 2009-10-07 新電元工業株式会社 スイッチング電源
US20050270003A1 (en) * 2004-06-05 2005-12-08 Floyd Brian H Modulated reference voltage control for current mode switching regulators
US7176668B2 (en) * 2004-07-08 2007-02-13 Matsushita Electric Industrial Co., Ltd. Switching regulator with advanced slope compensation
US7061780B2 (en) * 2004-09-09 2006-06-13 System General Corp. Switching control circuit with variable switching frequency for primary-side-controlled power converters
JP4203464B2 (ja) * 2004-11-18 2009-01-07 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
JP4311564B2 (ja) * 2005-03-10 2009-08-12 富士通マイクロエレクトロニクス株式会社 電流モード制御型ｄｃ−ｄｃコンバータの制御回路および制御方法
US7541795B1 (en) * 2006-02-09 2009-06-02 National Semiconductor Corporation Apparatus and method for start-up and over-current protection for a regulator
JP5014772B2 (ja) * 2006-12-26 2012-08-29 株式会社リコー 電流モード制御型スイッチングレギュレータ
JP5104145B2 (ja) * 2007-09-13 2012-12-19 富士電機株式会社 スイッチング電源
JP4618339B2 (ja) * 2008-06-20 2011-01-26 ミツミ電機株式会社 Ｄｃ−ｄｃコンバータ
CN201910775U (zh) * 2010-12-17 2011-07-27 西安深亚电子有限公司 斜率补偿电路
US8878509B2 (en) * 2012-08-17 2014-11-04 St-Ericsson Sa Current-mode controller for step-down (buck) converter

Also Published As

Publication number Publication date
EP2920881A2 (en) 2015-09-23
WO2014078625A2 (en) 2014-05-22
WO2014078625A3 (en) 2014-07-10
US20140132236A1 (en) 2014-05-15
EP2920881B1 (en) 2020-10-14
TW201433068A (zh) 2014-08-16
CN104937847B (zh) 2017-10-10
CN104937847A (zh) 2015-09-23
KR20150086286A (ko) 2015-07-27
JP2016503643A (ja) 2016-02-04
TWI605677B (zh) 2017-11-11
US9312844B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
JP6356140B2 (ja) スロープ補償モジュール
US7965151B2 (en) Pulse width modulator with two-way integrator
US10003328B1 (en) Hybrid pulse-width control circuit with process and offset calibration
CN105099186B (zh) 用于低负载dc/dc变换器的最小接通时间控制
US7288977B2 (en) High resolution pulse width modulator
US7345464B2 (en) PWM power supply controller having multiple PWM signal assertions and method therefor
TWI411211B (zh) 用於快速暫態響應之適應性脈寬調變的脈衝定位系統及方法
US20080252278A1 (en) System and Method for Controlling a Hysteretic Mode Converter
US20090058383A1 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
TW201310878A (zh) Ｐｆｍ電源供應器的頻率抖動控制電路及方法
US8115523B2 (en) Circuit to spread the spectrum of a PWM signal
KR20090051143A (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
CN116076024A (zh) 用于降压转换器的数字接通时间产生
US10181786B1 (en) Anti-cross-conduction time interval minimizer
US20200119643A1 (en) Converter circuit, corresponding electronic component, device and method
WO2022146956A1 (en) Power converter control
US10840809B2 (en) Switching converter with output current estimator circuit
US9991852B2 (en) System and method for close-down pop reduction
KR102015185B1 (ko) 넓은 출력 전류 범위를 가지는 히스테리틱 부스트 컨버터
US6794917B1 (en) System and method for generating minimum on-time pulses
KR20210103398A (ko) 전력 변환기 제어를 위한 온-타임 연장
JP5396878B2 (ja) クロック同期回路
WO2016127175A1 (en) Power regulator and slope compensation
JP2013074746A (ja) スイッチング電源装置
JPH11261386A (ja) パルス幅制御回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180613

R150 Certificate of patent or registration of utility model

Ref document number: 6356140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250