CN104333062B - 能够进行充电电流检测的充电电路 - Google Patents

Abstract

本发明提供一种充电电路，其包括：输出电路、电流采样电路和负反馈控制电路。所述输出电路包括功率开关、二极管D1、输出电感L1和输出电感C2。所述电流采样电路用于采样流过所述功率开关的电流，并进行平均得到所述功率开关的电流平均值，通过所述功率开关的电流平均值来得到等效的二极管D1的平均电流值，以功率开关和二极管D1的导通时间进行对所述功率开关的电流平均值和二极管D1的平均电流值进行二次平均来得到平均充电电流。所述负反馈控制电路比较平均充电电流和参考电流，并基于比较结果输出控制信号GP来控制所述功率开关的导通和关断，以使得所述平均充电电流等于所述参考电流。这样可以避免设置额外的电流电测电阻。

Description

能够进行充电电流检测的充电电路

【技术领域】

本发明涉及电源管理领域，特别涉及一种可以进行充电电流检测的充电电路。

【背景技术】

如图1所示，其示意出了现有的一种充电电路100，其通过包括输出电路110、电流采样电路120、负反馈控制电路130.所述输出电路110包括功率开关MP1、二极管D1、电感L1、电阻R2和电容C2。所述充电电路100通过电阻R2来检测充电电流。这种方式需要额外的功率电阻(需要能承受较大电流和热量)，增加了成本，且在电阻R2上消耗了额外的效率。所述电流采样电路120采样到电流信号ISEN，负反馈控制电路130将电流信号ISEN调整等于某个参考电流，这样实现了对充电电流的精确控制。

一般充电电路需要恒流充电控制，上述实施方式可以实现充电恒流控制。一般负反馈控制电路130输出开关信号，控制功率开关MP1的导通和断路。当GP信号为低电平时，MP1导通；当GP信号为高电平时，MP1断路。当MP1导通时，对电感储能，电感电流以(CHG-BAT)/L的斜率上升，其中CHG为充电器连接端的电压，BAT为电池连接端的电压，L为电感L1的电感值。当MP1断路时，电感释放能量，电流从地节点经过二极管D1、电感L1、电阻R2流向BAT端。负反馈控制电路130一般采用固定频率(周期也固定)的脉宽调制方式控制。如果充电电流较小时，此电路可能工作在非连续模式，即电感电流可能在一段时间内处于零状态。当一个周期开始时，MP1开始导通，当GP信号变为高电平时，MP1被关断，二极管D1开始导通，直到电感电流下降到零或下一个周期开始，如果当电感电流下降到零时，下一个周期还没有开始，这段时间电感电流维持为零，此时MP1和D1都不导通，这种情况即出现非连续模式。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种充电电路，其不需要设置额外的电流电测电阻，就可以准确的进行充电电流的检测。

为了解决上述问题，本发明提供一种充电电路，其包括：输出电路，其包括功率开关、二极管D1、输出电感L1和输出电容C2，功率开关的一个连接端作为充电器连接端，另一个连接端作为中间节点LX与所述二极管D1的阴极相连，所述二极管D1的阳极接地，输出电感L1和输出电容C2依次串联于中间节点LX与地之间，输出电感L1和输出电容C2的连接节点作为电池连接端；电流采样电路，其一个输入端与所述中间节点LX相连，用于采样流过所述功率开关的电流，并进行平均得到所述功率开关的电流平均值，通过所述功率开关的电流平均值来得到等效的二极管D1的平均电流值，以功率开关和二极管D1的导通时间进行对所述功率开关的电流平均值和二极管D1的平均电流值进行二次平均来得到平均充电电流；负反馈控制电路，其比较平均充电电流和参考电流，并基于比较结果输出控制信号GP来控制所述功率开关的导通和关断，以使得所述平均充电电流等于所述参考电流。

进一步的，所述电流采样电路包括：电流感应电路，其与所述中间节点LX相连，并采样流过所述功率开关的电流得到采样电流，连接于电流感应电路的输出端和地之间的电阻Rs，电流感应电路的输出端输出的所述采样电流流过所述电阻Rs产生电压；第一电压平均电路，其对输入电压进行平均输出平均电压，连接于第一电压平均电路的输入端的电容C3，连接于第一电压平均电路的输入端和电流感应电路的输出端之间的第三开关S3；第二电压平均电路，其对输入电压进行平均输出平均电压；连接于第二电压平均电路的输入端的电容C1，连接于第一电压平均电路的输出端和第二电压平均电路的输入端之间的第一开关S1，连接于第二电压平均电路的输入端和地之间的第二开关S2，将第二电压平均电路输出的平均电压转换为平均充电电流的电压电流转换电路，控制逻辑电路，在所述控制信号GP控制所述功率开关导通时，控制第三开关S3导通，在所述控制信号GP控制所述功率开关导通或者所述二极管导通时，控制第一开关S1导通，第二开关S2截止，在所述控制信号GP控制所述功率开关截止且所述二极管截止时，控制第一开关S1截止，第二开关S2导通。

进一步的，第一电压平均电路和第二电压平均电路为低通滤波电路。

进一步的，所述控制逻辑电路包括第一反相器INV1、二极管导通时间产生电路，或门OR1、第二反相器INV2，第一反相器INV1的输入端与所述负反馈控制电路的输出端相连，第一反相器INV1的输出端与第三开关S3的控制端、二极管导通时间产生电路的第一输入端、以及或门OR1的一个输入端相连，二极管导通时间产生电路的第二输入端与充电器连接端相连，二极管导通时间产生电路的第三输入端与电池连接端相连，二极管导通时间产生电路的输出端与或门OR1的另一个输入端相连；或门OR1的输出端与第一开关S1的控制端以及第二反相器INV2的输入端相连，第二反相器INV2的输出端与第二开关S2的控制端相连。

进一步的，所述二极管导通时间产生电路包括储能电容C4、比较器COMP1、充电电路、放电电路、充电开关S11、放电开关S12和逻辑输出电路，所述逻辑输出电路的输出端与放电开关S12的控制端相连，储能电容C4连接于连接节点VD和地之间，所述充电电路提供充电电流，该充电电流经过充电开关S11流向储能电容C4的连接节点VD以对所述储能电容C4进行充电，该充电电流与充电器连接端和电池连接端的电压差相关，所述放电电路提供放电电流，该放电电流经过放电开关S12从储能电容C4的连接节点VD流出以对所述储能电容C4进行放电，该充电电流与电池连接端的电压相关，在控制信号GP控制功率开关MP1导通时，同时控制充电开关S11导通，以使得充电电流给连接节点VD充电，此时逻辑输出电路输出表示二极管D1截止的信号，此时逻辑输出电路输出的信号控制放电开关SW12截止，在控制信号GP控制功率开关MP1由导通跳变为截止时，控制开关S11截止，所述逻辑输出电路输出表示二极管D1导通的信号，此时逻辑输出电路输出的信号控制放电开关SW12导通，所述比较器COMP1比较连接节点VD与参考电压VR，并在连接节点VD的电压低于参考电压VR时，输出信号给逻辑输出电路420使得所述逻辑输出电路的输出翻转以输出表示二极管D1截止的信号。

进一步的，所述充电电路包括电阻Rc1和Rc2、第二电压电流转换电路、NMOS晶体管MN2、MN3和MN4、PMOS晶体管MP41和MP42，PMOS晶体管MP41和MP42形成电流镜，NMOS晶体管MN3和MN4形成电流镜，PMOS晶体管MP41与NMOS晶体管MN4串联，PMOS晶体管MP42的漏极输出充电电流，所述放电电路包括电阻Rb1和Rb2、第三电压电流转换电路，NMOS晶体管MN1和MN5，其中NMOS晶体管MN1、MN2和MN5形成电流镜，晶体管MN5提供放电电流。

进一步的，所述二极管导通时间产生电路还包括初始复位电路，所述初始复位电路用于在充电器连接端CHG未连接充电器或使能信号为无效时将储能电容C4的连接节点VD的复位至参考电压VR。

进一步的，所述逻辑输出电路为下降沿触发的D触发器，D触发器的输出端Q为其输出端，输入端D连接充电器连接端，时钟端CLK连接所述控制信号GP的反相信号GPB，反相信号GPB连接所述充电开关S11的控制端，比较器COMP1的输出端连接D触发器的复位端R。

进一步的，所述电压电流转换电路包括运算放大器OA1、PMOS晶体管MP71、MP72、MP73、MP75、电阻R3，电阻R3、PMOS晶体管MP71、PMOS晶体管MP73串联于充电器连接端和地之间，PMOS晶体管MP75、PMOS晶体管MP72相互串联，PMOS晶体管MP75的栅极与PMOS晶体管MP73的栅极相连，PMOS晶体管MP72的栅极与PMOS晶体管MP71的栅极相连，PMOS晶体管MP75的源级接所述充电器连接端，所述PMOS晶体管MP72的漏极输出转换形成的电流。所述运算放大器的正相输入端接PMOS晶体管MP71的漏极，所述运算放大器的负相输入端接需要转换的电压VC1AV，其一个输出端与PMOS晶体管MP73的栅极相连，另一个输出端与PMOS晶体管MP71的栅极相连。

与现有技术相比，本发明中通过采样流过所述功率开关的电流，并进行平均得到所述功率开关的电流平均值，通过所述功率开关的电流平均值来得到等效的二极管D1的平均电流值，以功率开关和二极管D1的导通时间对所述功率开关的电流平均值和二极管D1的平均电流值进行二次平均来得到平均充电电流，该平均充电电流就是等效的电感电流平均值，这样避免设置额外的电流电测电阻。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有的一种充电电路的方框结构图；

图2为本发明中的充电电路在一个实施例的方框结构图；

图3为图2中的电流采样电路在一个实施例的电路图；

图4为图3中的二极管导通时间产生电路在一个实施例的电路图；

图5描述了根据本发明的充电电路工作在非连续模式下的电流和电压波形示意图；

图6描述了根据本发明的充电电路工作在连续模式下的电流和电压波形示意图；

图7本发明中的电压电流转换电路在一个实施例中的电路图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

本发明提出了一种充电电路，如图2所示，其为本发明中的充电电路200在一个实施例的方框结构图。如图2所示，所述充电电路200包括输出电路210、电流采样电路220和负反馈控制电路230。

所述输出电路210包括功率开关MP1、二极管D1、输出电感L1和输出电容C2，功率开关MP1的一个连接端作为充电器连接端CHG，另一个连接端作为中间节点LX与所述二极管D1的阴极相连，所述二极管D1的阳极接地，输出电感L1和输出电容C2依次串联于中间节点LX与地之间，输出电感L1和输出电容C2的连接节点作为电池连接端BAT。具体的，所述功率开关MP1为PMOS(P型金属氧化半导体)场效应晶体管，其源级作为充电器连接端CHG，其漏极作为中间节点LX。

电流采样电路210的一个输入端与所述中间节点LX相连，用于采样流过所述功率开关MP1的电流，并进行平均得到所述功率开关的电流平均值，通过所述功率开关的电流平均值来得到等效的二极管D1的平均电流值，以功率开关和二极管D1的导通时间进行对所述功率开关的电流平均值和二极管D1的平均电流值进行二次平均来得到平均充电电流ISEN，该平均充电电流ISEN就是等效的电感电流平均值。

负反馈控制电路230比较平均充电电流ISEN和参考电流IR，并基于比较结果输出控制信号GP来控制所述功率开关的导通和关断，以使得所述平均充电电流等于所述参考电流。具体的，当平均充电电流ISEN大于参考电流IR时，负反馈控制电路230调整减小GP信号为低电平的时间占整个周期的比例，从而减小MP1导通的占空比，导致充电电流下降，进一步导致ISEN信号减小；当ISEN电流小于参考电流IR时，负反馈控制电路130调整增加GP信号为低电平的时间占整个周期的比例，从而增加MP1导通的占空比，导致充电电流增加，进一步导致ISEN信号增加。处于稳定状态时，ISEN等于参考电流IR。

可以看出，本发明通过检测功率开关MP1上流过的电流来得等效的电感电流平均值，即平均充电电流的值，因此不需要设置额外的电阻进行电流检测，这样不需要消耗的能量。

本发明中的一个关键点在于电流采样电路的实现，图3为图2中的电流采样电路220在一个实施例的电路图。

所述电流采样电路220包括电流感应电路221、连接于电流感应电路221的输出端和地之间的电阻Rs、第一电压平均电路222、连接于第一电压平均电路的输入端的电容C3、连接于第一电压平均电路222的输入端和电流感应电路221的输出端之间的第三开关S3、第二电压平均电路223、连接于第二电压平均电路的输入端的电容C1、连接于第一电压平均电路的输出端和第二电压平均电路的输入端之间的第一开关S1、连接于第二电压平均电路的输入端和地之间的第二开关S2、电压电流转换电路224，以及与第一开关S1、第二开关S2和第三开关S3的控制端相连的控制逻辑电路225。

所述电流感应电路221与所述中间节点LX相连，并采样流过所述功率开关MP1的电流得到采样电流IP，电流感应电路221的输出端输出的所述采样电流IP流过所述电阻Rs产生电压。在一个实施例中，所述电流感应电路221可以包括一个与所述功率开关MP1并联的采样PMOS晶体管，该采样PMOS晶体管的栅极与功率开关MP1的栅极相连，该采样PMOS晶体管的漏极与功率开关MP1的漏极相连，该采样PMOS晶体管的源极与功率开关MP1的源极相连，这样该采样PMOS晶体管流过的电流就与MP1上的流过的电流成比例，该比例被称为采样比例K或1/K，即IP＝I_MP1/K.。还可以使用其他现有的方式来实现MP1的电流的采样。

控制逻辑电路225在所述控制信号GP控制所述功率开关MP1导通时，控制第三开关SW1导通，在所述控制信号GP控制所述功率开关MP1关断时，控制第三开关SW1关断。这样电容C3上的电压VIP＝IP*Rs。

第一电压平均电路222对输入的电压VIP进行平均输出平均后的电压VIPAV。该平均电路可以采用各种低通滤波器实现，例如RC滤波器，或其他各种低通有源滤波器。

控制逻辑电路225在所述控制信号GP控制所述功率开关MP1导通或者所述二极管D1导通时，控制第一开关S1导通，第二开关S2截止，此时，第一电压平均电路输出的电压VIPAV给电容C1充电，使得VC1＝VIPAV。在所述控制信号GP控制所述功率开关MP1截止且所述二极管D1截止时，控制第一开关S1截止，第二开关S2导通，使得VC1为地电平。

第二电压平均电路223对输入的电压VC1进行平均以输出平均后的电压VCAV。该平均电路可以采用各种低通滤波器实现，例如RC滤波器，或其他各种低通有源滤波器。

电压电流转换电路224将第二电压平均电路223输出的平均电压VC1转换为平均充电电流ISEN，即等效的电感电流平均值。

下面描述详细描述一下电流采样电路220的工作原理。

图5描述了根据本发明的充电电路200工作在非连续模式下的电流和电压波形示意图，其中IL/K为电感电流IL波形以1/K采样比例采样后的波形，IL/K波形的上升段对应图2中MP1导通时段的电感电流波形，IL/K波形的下降段对应图2中二极管D1导通时电感电流波形，IL/K波形的水平段表示MP1和D1都不导通时，电感电流为零的时间段，IL为输出电感L1的电流。虚线VIPAV/Rs为图3中VIPAV节点电压除以Rs的波形(其中Rs为图3中电阻Rs的电阻值)，图3中电流感应电路221的输出电流IP对应IL/K的上升段波形，其在电阻Rs上形成电压后，由第三开关S3采样到电容C1上，采样时间仅为控制信号GP为低电平的时段，即图2中MP1开关导通的时段，这样经过第一电压平均电路222平均的效果为IL/K波形于Rs上形成电压后在其上升时段的平均，如果IL/K为线性上升波形，所以VIPAV/Rs应等于IL/K峰值的1/2。根据线性波形原理，电感电流波形下降段在其下降时间段平均值也应等于其峰值的1/2，即电感电流上升段在其上升时间段的平均值应等于电感电流波形下降段在其下降时间段平均值。所以，可以在图2中MP1开关导通时段电流信号在MP1开关导通时间段平均值模拟二极管D1导通时段(即电感电流下降时间段)的电感电流平均值。VC1电压波形的虚线部等于VIPAV电压，VC1电压波形底部为0。这样平均(即经过第二电压平均电路223后的电压VC1AV)可以一定比例(Rs/K)反映电感电流的平均值。然后通过电压电流转换电路224产生ISEN，如果电压电流转换电路224的转化比例为Rs，与图3中电阻Rs的电阻值相等，则可以抵消Rs的影响。

图6描述了根据本发明的充电电路工作在连续模式下的电流和电压波形示意图。连续模式下，电感电流不会出现零电流状态。图3中采样到的IP电流波形与图6中IL/K波形的上升段相符，IL/K表示了电感电流IL，以1/K采样系数采样后的波形。与非连续模式相似，根据电感电流波形为线性上升或线性下降波形，电感电流下降时段的电流平均值可以用电感电流上升时段的电流平均值来模拟。由于电感电流波形为连续模式，图2中MP1导通时(如图3所示)和二极管D1导通时，K1导通，K2关断，如图6反映，VC1信号将一直等于VIPAV/Rs，也同样可以固定比例(Rs/K)反映电感电流平均值。再经过第二电压平均电路223后VC1AV与VC1保持相等，最后经过电压电流转换电路224，以与Rs电阻值相等的比率转换为电流信号ISEN，则ISEN等于IL/K的平均值，其中IL为电感电流，1/K为采样系数。

在一个实施例中，所述控制逻辑电路225包括第一反相器INV1、二极管导通时间产生电路，或门OR1、第二反相器INV2。第一反相器INV1的输入端与所述负反馈控制电路的输出端相连，第一反相器INV1的输出端与第三开关S3的控制端、二极管导通时间产生电路的第一输入端、以及或门OR1的一个输入端相连。二极管导通时间产生电路的第二输入端与充电器连接端相连，二极管导通时间产生电路的第三输入端与电池连接端相连，二极管导通时间产生电路的输出端与或门OR1的另一个输入端相连。或门OR1的输出端与第一开关S1的控制端以及第二反相器INV2的输入端相连。第二反相器INV2的输出端与第二开关S2的控制端相连。第一开关S1、第二开关S2、第三开关S3均高电平导通，低电平截止。在GP为低电平时，MP1导通，S3导通；在GP为高电平时，S3截止。在GP为低电平或D1导通(DON为高电平时)时，S1导通，S2截止；否则，S2导通，S1截止。

图4为图3中的二极管导通时间产生电路在一个实施例的电路图。

根据电感电流特性，功率开关MP1导通时，电感储能，电感电流以(CHG-BAT)/L的速率上升，其中CHG为充电器连接端的电压值，BAT为电池连接端的电压值，L为电感L1的电流值；当二极管D1导通时，电感释放能量，电感电流以BAT/L的速率下降。根据稳定状态下，电感电流上升的幅度应该等于电感电流下降的幅度，所以T1.(CHG-BAT)/L＝T2.(BAT)/L，其中T1为MP1导通的时间，T2为二极管D1导通的时间。由此式可得：T1.(CHG-BAT)＝T2.BAT。

所述二极管导通时间产生电路包括储能电容C4、初始复位电路410、比较器COMP1、充电电路(未标记)、放电电路(未标记)、充电开关S11、放电开关S12和逻辑输出电路420。

所述逻辑输出电路420的输出端与放电开关S12的控制端相连。

储能电容C4连接于连接节点VD和地之间。

所述初始复位电路410用于在充电器连接端CHG未连接充电器或使能信号为无效时将储能电容C4的连接节点VD的复位至参考电压VR。

所述充电电路提供充电电流，该充电电流经过充电开关S11流向储能电容C4的连接节点VD以对所述储能电容C4进行充电。该充电电流与充电器连接端和电池连接端的电压差VCHG-VBAT相关。

所述放电电路提供放电电流，该放电电流经过放电开关S12从储能电容C4的连接节点VD流出以对所述储能电容C4进行放电。该充电电流与电池连接端的电压VBAT相关。

在图4中，所述充电电路包括电阻Rc1和Rc2、第二电压电流转换电路A，NMOS晶体管MN2、MN3和MN4，PMOS晶体管MP41和MP42。PMOS晶体管MP41和MP42形成电流镜，NMOS晶体管MN3和MN4形成电流镜，PMOS晶体管MP41与NMOS晶体管MN4串联，PMOS晶体管MP42的漏极输出充电电流。电阻Rc1和Rc2分压充电器连接端CHG的电压，第二电压电流转换电路A将该分压转换成电流ICHG并注入NMOS晶体管MN3和MN2。所述放电电路包括电阻Rb1和Rb2、第三电压电流转换电路B，NMOS晶体管MN1和MN5，其中NMOS晶体管MN1、MN2和MN5形成电流镜。电阻Rb1和Rb2分压电池连接端BAT的电压，第三电压电流转换电路B将该分压转换成电流IBAT并注入NMOS晶体管MN1，NMOS晶体管MN5提供放电电流。这样NMOS晶体管MN3上的流过的电流等于ICHG-IBAT。

在控制信号GP控制功率开关MP1导通时，控制信号GP的反相信号GPB控制充电开关S11导通，以使得充电电流给连接节点VD充电，此时逻辑输出电路420输出表示二极管D1截止的信号DON，比如低电平，此时逻辑输出电路输出的信号DON控制放电开关SW12截止，所述充电电路提供的充电电流给连接节点VD充电。在控制信号GP控制功率开关MP1由导通跳变为截止时，控制信号GP的反相信号GPB控制充电开关S11截止，所述逻辑输出电路420输出表示二极管导通的信号DON，比如高电平，此时逻辑输出电路输出的信号控制放电开关SW12导通，所述放电电路提供的放电电流给连接节点VD放电。

所述比较器COMP1比较连接节点VD与参考电压VR，并在连接节点VD的电压低于参考电压VR时，输出信号给逻辑输出电路420使得所述逻辑输出电路420的输出翻转以输出表示二极管D1截止的信号DON，此时逻辑输出电路输出的信号控制开关SW12截止。

在一个实施例中，所述逻辑输出电路420为下降沿触发的D触发器，D触发器的输出端Q为其输出端，输入端D连接充电器连接端，时钟端CLK连接所述控制信号GP的反相信号GPB，反相信号GPB连接所述充电开关S11的控制端，比较器COMP1的输出端连接D触发器的复位端R。

针对图4中的二极管导通时间产生电路详细分析如下。

充电器连接端CHG的电压经过电阻Rc1、Rc2分压后的电压为CHG.Rc2/(Rc1+Rc2)，其中CHG为充电器连接端CHG电压，Rc1为电阻Rc1的电阻值，Rc2为电阻Rc2的电阻值。经过第二电压电流转换电路，产生电流ICHG，假设电压转化电流的比率为1/RA。电池连接端BAT的电压经过电阻Rb1、Rb2分压后的电压为BAT.Rb2/(Rb1+Rb2)，其中BAT为BAT电压，Rb1为电阻Rb1的电阻值，Rb2为电阻Rb2的电阻值。经过第三电压电流转换电路产生电流IBAT，假设电压转化电流的比率为1/RB。一般要求Rc2/(Rc1+Rc2)＝Rc2/(Rc1+Rc2)，设为m。即ICHG＝CHG.m/RA，IBAT＝BAT.m/RB。MN1和MN2、MN5构成电流镜，MN3和MN4构成电流镜，MP41和MP42构成电流镜。

为了简化描述，假设这些电流镜的电流镜像比率为1:1。实际设计时无需一定是1:1的比率。MN3的漏极电流等于ICHG电流减去MN2的漏极电流(等于MN1的漏极电流，即IBAT)，则MN3的漏极电流等于ICHG-IBAT，其中ICHG为电流ICHG的电流值，IBAT为电流IBAT的电流值。经过MP41、MP42镜像后，MP42的电流也等于ICHG-IBAT。当GPB为高电平时(对应图2开关MP1导通时间段)，充电开关S1导通，对储能电容C4进行充电，这段充电时间的总充电电荷等于(ICHG-IBAT).T1，其中ICHG为ICHG电流的电流值，T1为图2功率开关MP1导通时间，IBAT为IBAT电流的电流值。GPB信号的下降沿触发D触发器ffdf，导致DON输出高电平，此时充电开关S1断路，放电开关S2开始导通，储能电容C4以MN5的漏极电流(等于IBAT)放电。当储能电容C4的电压VD被放电至稍低于参考电压VR时，比较器COMP1输出从低电平变为高电平，将D触发器输出DON复位为低电平。由此根据电荷守恒可以计算：IBAT.T2＝(ICHG-IBAT).T1，其中IBAT为IBAT电流的电流值，T3为DON信号为高电平的时间。代入ICHG＝CHG.m/RA，IBAT＝BAT.m/RB，并设计RA＝RB，可知:

BAT.m/RB.T2＝(CHG.m/RA-BAT.m/RB).T1

化简可得:BAT.T3＝(CHG-BAT).T1。

根据电感能量守恒特性可知:T2.(BAT/L)＝T1.(CHG-BAT)/L，其中T2为二极管D1(如图2所示)的导通时间，L为电感L1的电感值，BAT为BAT端的电压值，CHG为CHG端的电压值。

根据这两个式子可知，T3＝T2，所以可以用DON信号的高电平时间来模拟二极管D1(如图2所示)的导通时间。

图7本发明中的电压电流转换电路224在一个实施例中的电路图，其包括运算放大器OA1、PMOS晶体管MP71、MP72、MP73、MP75、电阻R3。电阻R3、PMOS晶体管MP71、PMOS晶体管MP73串联于充电器连接端和地之间，PMOS晶体管MP75、PMOS晶体管MP72相互串联，PMOS晶体管MP75的栅极与PMOS晶体管MP73的栅极相连，PMOS晶体管MP72的栅极与PMOS晶体管MP71的栅极相连，PMOS晶体管MP75的源级接所述充电器连接端，所述PMOS晶体管MP72的漏极输出转换形成的电流。所述运算放大器的正相输入端接PMOS晶体管MP71的漏极，所述运算放大器的负相输入端接需要转换的电压VC1AV，其一个输出端与PMOS晶体管MP73的栅极相连，另一个输出端与PMOS晶体管MP71的栅极相连。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (9)

1.一种充电电路，其特征在于，其包括：

输出电路，其包括功率开关、二极管D1、输出电感L1和输出电容C2，功率开关的一个连接端作为充电器连接端，另一个连接端作为中间节点LX与所述二极管D1的阴极相连，所述二极管D1的阳极接地，输出电感L1和输出电容C2依次串联于中间节点LX与地之间，输出电感L1和输出电容C2的连接节点作为电池连接端；

电流采样电路，其一个输入端与所述中间节点LX相连，用于采样流过所述功率开关的电流，并进行平均得到所述功率开关的电流平均值，通过所述功率开关的电流平均值来得到等效的二极管D1的平均电流值，以功率开关和二极管D1的导通时间进行对所述功率开关的电流平均值和二极管D1的平均电流值进行二次平均来得到平均充电电流；

负反馈控制电路，其比较平均充电电流和参考电流，并基于比较结果输出控制信号GP来控制所述功率开关的导通和关断，以使得所述平均充电电流等于所述参考电流。

2.根据权利要求1所述的充电电路，其特征在于，所述电流采样电路包括：

电流感应电路，其与所述中间节点LX相连，并采样流过所述功率开关的电流得到采样电流，

连接于电流感应电路的输出端和地之间的电阻Rs，电流感应电路的输出端输出的所述采样电流流过所述电阻Rs产生电压；

第一电压平均电路，其对输入电压进行平均输出平均电压，

连接于第一电压平均电路的输入端的电容C3，

连接于第一电压平均电路的输入端和电流感应电路的输出端之间的第三开关S3，

第二电压平均电路，其对输入电压进行平均输出平均电压，

连接于第二电压平均电路的输入端的电容C1，

连接于第一电压平均电路的输出端和第二电压平均电路的输入端之间的第一开关S1，

连接于第二电压平均电路的输入端和地之间的第二开关S2，

将第二电压平均电路输出的平均电压转换为平均充电电流的电压电流转换电路，

控制逻辑电路，在所述控制信号GP控制所述功率开关导通时，控制第三开关S3导通，在所述控制信号GP控制所述功率开关导通或者所述二极管导通时，控制第一开关S1导通，第二开关S2截止，在所述控制信号GP控制所述功率开关截止且所述二极管截止时，控制第一开关S1截止，第二开关S2导通。

3.根据权利要求2所述的充电电路，其特征在于，第一电压平均电路和第二电压平均电路为低通滤波电路。

4.根据权利要求2所述的充电电路，其特征在于，

所述控制逻辑电路包括第一反相器INV1、二极管导通时间产生电路，或门OR1、第二反相器INV2，

第一反相器INV1的输入端与所述负反馈控制电路的输出端相连，第一反相器INV1的输出端与第三开关S3的控制端、二极管导通时间产生电路的第一输入端、以及或门OR1的一个输入端相连，

二极管导通时间产生电路的第二输入端与充电器连接端相连，二极管导通时间产生电路的第三输入端与电池连接端相连，二极管导通时间产生电路的输出端与或门OR1的另一个输入端相连；

或门OR1的输出端与第一开关S1的控制端以及第二反相器INV2的输入端相连，

第二反相器INV2的输出端与第二开关S2的控制端相连。

5.根据权利要求4所述的充电电路，其特征在于，

所述二极管导通时间产生电路包括储能电容C4、比较器COMP1、充电电路、放电电路、充电开关S11、放电开关S12和逻辑输出电路，

所述逻辑输出电路的输出端与放电开关S12的控制端相连，

储能电容C4连接于连接节点VD和地之间，

所述充电电路提供充电电流，该充电电流经过充电开关S11流向储能电容C4的连接节点VD以对所述储能电容C4进行充电，该充电电流与充电器连接端和电池连接端的电压差相关，

所述放电电路提供放电电流，该放电电流经过放电开关S12从储能电容C4的连接节点VD流出以对所述储能电容C4进行放电，该充电电流与电池连接端的电压相关，

在控制信号GP控制功率开关MP1导通时，同时控制充电开关S11导通，以使得充电电流给连接节点VD充电，此时逻辑输出电路输出表示二极管D1截止的信号，此时逻辑输出电路输出的信号控制放电开关SW12截止，

在控制信号GP控制功率开关MP1由导通跳变为截止时，控制开关S11截止，所述逻辑输出电路输出表示二极管D1导通的信号，此时逻辑输出电路输出的信号控制放电开关SW12导通，

所述比较器COMP1比较连接节点VD与参考电压VR，并在连接节点VD的电压低于参考电压VR时，输出信号给逻辑输出电路420使得所述逻辑输出电路的输出翻转以输出表示二极管D1截止的信号。

6.根据权利要求5所述的充电电路，其特征在于，所述充电电路包括电阻Rc1和Rc2、第二电压电流转换电路、NMOS晶体管MN2、MN3和MN4、PMOS晶体管MP41和MP42，PMOS晶体管MP41和MP42形成电流镜，NMOS晶体管MN3和MN4形成电流镜，PMOS晶体管MP41与NMOS晶体管MN4串联，PMOS晶体管MP42的漏极输出充电电流，

所述放电电路包括电阻Rb1和Rb2、第三电压电流转换电路，NMOS晶体管MN1和MN5，其中NMOS晶体管MN1、MN2和MN5形成电流镜，晶体管MN5提供放电电流。

7.根据权利要求5所述的充电电路，其特征在于，所述二极管导通时间产生电路还包括初始复位电路，所述初始复位电路用于在充电器连接端CHG未连接充电器或使能信号为无效时将储能电容C4的连接节点VD的复位至参考电压VR。

8.根据权利要求5所述的充电电路，其特征在于，所述逻辑输出电路为下降沿触发的D触发器，D触发器的输出端Q为其输出端，输入端D连接充电器连接端，时钟端CLK连接所述控制信号GP的反相信号GPB，反相信号GPB连接所述充电开关S11的控制端，比较器COMP1的输出端连接D触发器的复位端R。

9.根据权利要求2所述的充电电路，其特征在于，所述电压电流转换电路包括运算放大器OA1、PMOS晶体管MP71、MP72、MP73、MP75、电阻R3，电阻R3、PMOS晶体管MP71、PMOS晶体管MP73串联于充电器连接端和地之间，PMOS晶体管MP75、PMOS晶体管MP72相互串联，PMOS晶体管MP75的栅极与PMOS晶体管MP73的栅极相连，PMOS晶体管MP72的栅极与PMOS晶体管MP71的栅极相连，PMOS晶体管MP75的源级接所述充电器连接端，所述PMOS晶体管MP72的漏极输出转换形成的电流，所述运算放大器的正相输入端接PMOS晶体管MP71的漏极，所述运算放大器的负相输入端接需要转换的电压VC1AV，其一个输出端与PMOS晶体管MP73的栅极相连，另一个输出端与PMOS晶体管MP71的栅极相连。