CN116260400A - 偏置电路、功率放大器及电子设备 - Google Patents

偏置电路、功率放大器及电子设备 Download PDF

Info

Publication number
CN116260400A
CN116260400A CN202211739166.6A CN202211739166A CN116260400A CN 116260400 A CN116260400 A CN 116260400A CN 202211739166 A CN202211739166 A CN 202211739166A CN 116260400 A CN116260400 A CN 116260400A
Authority
CN
China
Prior art keywords
transistor
current
terminal
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211739166.6A
Other languages
English (en)
Inventor
侯阳
牛旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huizhi Microelectronics Co ltd
Original Assignee
Guangzhou Huizhi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huizhi Microelectronics Co ltd filed Critical Guangzhou Huizhi Microelectronics Co ltd
Priority to CN202211739166.6A priority Critical patent/CN116260400A/zh
Publication of CN116260400A publication Critical patent/CN116260400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本公开提供了偏置电路、功率放大器及电子设备，偏置电路至少包括：第一晶体管、电流镜电路；所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。如此，第一预定比例关系可以使得第一晶体管的第一电流以及第二晶体管的第二电流与电流镜电路相关，而不受晶体管放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。

Description

偏置电路、功率放大器及电子设备
技术领域
本公开涉及电子技术领域，涉及一种偏置电路、功率放大器及电子设备。
背景技术
功率放大器(Power Amplifier，PA)是无线通信链路中的关键单元之一，其作用是将携带有用信息的调制信号放大至一定的功率并通过天线辐射出去。
现有的功率放大器中的功率放大管容易受到温度或制造工艺的波动的影响。其中，温度升高容易让器件老化并导致功率放大管的特性发生较大改变，例如，对功率放大管的放大倍数产生较大影响，进而影响功率放大管的静态电流，最终影响输出信号。
发明内容
本公开提供一种偏置电路、功率放大器及电子设备。
根据本公开的第一方面，提供一种偏置电路，所述偏置电路至少包括：第一晶体管、电流镜电路；
所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；
所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。
在一些实施例中，所述电流镜电路，还包括：第一电阻，所述第一电阻一端连接所述电流镜电路的所述第二输出端，另一端与所述偏置电路的输出端相连接。
在一些实施例中，所述偏置电路还包括：第二电阻，所述第二电阻一端与所述电流镜电路的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接。
在一些实施例中，所述电流镜电路的第一输出端的输出电流为第三电流，所述第二输出端的输出电流为第四电流，所述第三电流与所述第四电流为第二预设比例；
所述第一电阻与所述第二电阻为第三预设比例，所述第三预设比例与所述第二预设比例成反比。
在一些实施例中，所述电流镜电路，包括：第三晶体管及第四晶体管；其中，
所述第三晶体管的第一端与所述第四晶体管的第一端相连接，所述第三晶体管的第二端与所述电流镜电路的第一输出端相连接，所述第三晶体管的第三端与所述第三晶体管的第一端相连接，并与所述第一电源相连接；
所述第四晶体管的第二端与所述电流镜电路的第二输出端相连接，所述第四晶体管的第三端与所述第一电源相连接。
在一些实施例中，所述偏置电路还包括：恒流源；
所述恒流源的一端分别与第一电源、所述第四晶体管的第三端相连接，另一端分别与所述第一晶体管的第三端、所述第三晶体管的第一端相连接；
所述恒流源，用于提供所述第一电流。
在一些实施例中，所述电流镜电路包括：第一电容；
所述第一电容的第一端与所述第四晶体管的第一端连接，所述第一电容的第二端接地。
在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为N型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为源极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为漏极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为P型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为漏极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为源极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为BJT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为基极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为IGBT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极。
根据本公开的第二方面，提供一种功率放大器，所述功率放大器包括：前述第一方面任一项所述的偏置电路，以及与所述偏置电路连接的放大电路；其中，
所述放大电路，包括：第二晶体管，所述第二晶体管的第一端与所述偏置电路的输出端相连接，所述第二晶体管的第二端接地，所述第二晶体管的第三端与第二电源相连接。
根据本公开的第三方面，提供一种电子设备，所述电子设备包括：前述第一方面提供的任一项所述偏置电路或者前述第二方面提供的功率放大器。
本公开的实施例提供的技术方案可以包括以下有益效果：所述偏置电路至少包括：第一晶体管、电流镜电路；所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。
如此，第一预定比例关系可以使得第一晶体管的第一电流以及第二晶体管的第二电流与电流镜电路相关，而不受晶体管放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。且，第二晶体管的第二电流可以通过改变第一电流进行调节控制。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
图1为一现有的功率放大器的电路结构图；
图2为一示例性实施例示出的偏置电路的结构示意图；
图3为一示例性实施例示出的偏置电路的结构示意图；
图4为一示例性实施例示出的偏置电路的结构示意图；
图5为一示例性实施例示出的偏置电路的结构示意图；
图6为一示例性实施例示出的偏置电路的结构示意图；
图7为一示例性实施例示出的偏置电路的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。相反，它们仅是与如所附申请文件中所详述的、本申请实施例的一些方面相一致的装置和方法的例子。
现有的功率放大器的电路如图1所示，由晶体管E1、电容C1、晶体管E3及晶体管E4和电流源组成的偏置电路给功率管E2提供直流偏置电流；晶体管E3及晶体管E4用于为E1提供稳定的偏置电压；电流源参考电流Iref；晶体管E2用于对输入的射频信号进行放大。其中，晶体管E2的静态电流与参考电流Iref的比值与晶体管E2(功率放大管)的放大倍数β2相关，随着功率放大器的环境温度变化和/或制造工艺波动，对E2的静态电流Icq2的影响明显。
本申请实施例提供了一种偏置电路100，如图2所示，所述偏置电路100至少包括：第一晶体管101、电流镜电路102；
所述电流镜电路102具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管101的第一端相连接，所述第二输出端用于连接放大电路200中第二晶体管201的第一端；以使所述第一晶体管101的第一电流与所述第二晶体管201的第二电流为第一预设比例；
所述第一晶体管101的第二端接地，所述第一晶体管101的第三端与第一电源103相连接。
这里，第一晶体管、第二晶体管以及下述实施例中的第三晶体管、第四晶体管可以为三极管BJT(Bipolar Junction Transistor，双极型晶体管)、MOS(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体型场效应管)管或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)管等。
这里，BJT管包括三个管脚：发射极、集电极及基极。
这里，MOS管分为P型MOS管和N型MOS管，即PMOS管和NMOS管。MOS管包括三个管脚：G极(gate)—栅极、S极(source)—源极及D极(drain)—漏极。
这里，IGBT管包括三个管脚：栅极、集电极及发射极。
在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为N型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为源极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为漏极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为P型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为漏极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为源极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为BJT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为基极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为IGBT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极。
在一些实施例中，所述电流镜电路，包括：第三晶体管及第四晶体管；其中，
所述第三晶体管的第一端与所述第四晶体管的第一端相连接，所述第三晶体管的第二端与所述电流镜电路的第一输出端相连接，所述第三晶体管的第三端与所述第三晶体管的第一端相连接，并与所述第一电源相连接；
所述第四晶体管的第二端与所述电流镜电路的第二输出端相连接，所述第四晶体管的第三端与所述第一电源相连接。
在一个实施例中，电流镜电路的第一输出端可以为第三晶体管的第二端；电流镜电路的第二输出端可以为第四晶体管的第二端。
在一个实施例中，如图3所示，第一晶体管E1、第二晶体管E2、第三晶体管E3以及第四晶体管E4均为BJT管。其中，第一晶体管E1的基极与第三晶体管E3的发射极连接，第一晶体管E1的集电极分别与第三晶体管E3的基极、第三晶体管E3的集电极、第四晶体管E4的基极及第一电源Vbat连接，第一晶体管E1的发射极接地；第三晶体管E3的发射极为电流镜电路的第一输出端，第三晶体管E3的集电极与第一电源Vbat连接，第三晶体管E3的基极与第四晶体管E4的基极连接；第四晶体管E4的发射极为电流镜电路的第二输出端，第四晶体管E4的集电极与第一电源Vbat连接，第四晶体管E4的发射极与放大电路的第二晶体管E2的基极连接。
如此，以形成第一晶体管E1和第三晶体称管E3与第二晶体称管E2和第四晶体管E4的对称结构；以使得第一晶体管E1的第一电流与第二晶体管的第二电流为第一预设比例。
在一个实施例中，所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例，包括：
第二晶体管的第二电流与第一晶体管的第一电流的比值满足第一预设比例。
在一些实施例中，第一晶体管以及第二晶体管均为BJT管。第一晶体管的第一电流为第一晶体管的集电极电流，与参考电流的大小近似相等；第二晶体管的第二电流为第二晶体管的集电极电流，与第二晶体管的静态电流大小相等。
在一个实施例中，若参考电流不变，第四晶体管的尺寸越大，第三晶体管的尺寸越小，第二晶体管的静态电流越大；若第三晶体管的尺寸和第四晶体管的尺寸不变，第二晶体管的静态电流与参考电流正相关。
在一些实施例中，输入第一晶体管的第一端电流与输入第三晶体管的第一端电流为第四预设比例；输入第二晶体管的第一端电流与输入第四晶体管的第一端电流为第四预设比例；其中，输入第一晶体管的第一端电流为电流镜电路的第一输出端的输出电流，输入第二晶体管的第一端电流为电流镜电路的第二输出端的输出电流。
在一个实施例中，输入第一晶体管的第一端电流与输入第三晶体管的第一端电流为第四预设比例，包括：
输入第一晶体管的第一端电流与输入第三晶体管的第一段电流的比值，满足第四预设比例。
在一个实施例中，如图3所示，第三晶体管E3发射极电流输入至第一晶体管E1的基极；第三晶体管E3发射极电流为电流镜电路的第一输出端的输出电流；
其中，所述输入第一晶体管的第一端电流与输入第三晶体管的第一端电流的比值，满足第四预设比例，包括：
输入第一晶体管的基极电流与输入第三晶体管的基极电流的比值，满足第四预设比例。
在一个实施例中，输入第二晶体管的第一端电流与输入第四晶体管的第一端电流为第四预设比例，包括：
输入第二晶体管的第一端电流与输入第四晶体管的第一端电流的比值，满足第四预设比例。
在一个实施例中，如图3所示，第四晶体管E4的发射极电流输入至第二晶体管E2的基极；第四晶体管E4的发射极电流为电流镜电路的第二输出端的输出电流和偏置电流；第二晶体管E2集电极电流为第二晶体管E2的静态电流；
其中，所述输入第二晶体管的第一端电流与输入第四晶体管的第一端电流的比值，满足第四预设比例，包括：
输入第二晶体管的基极电流与输入第四晶体管的基极电流的比值，满足第四预设比例。
在一些实施例中，根据改变第三晶体管的尺寸，从而改变第三晶体管第一端电流；和/或，根据改变第四晶体管的尺寸，从而改变第四晶体管第一端电流。
示例性地，根据改变第三晶体管的集电区和/或基区的面积，从而改变第一晶体管基极的基极电流；和/或，根据改变第三晶体管的的集电区和/或基区的面积，从而改变第三晶体管基极的基极电流。
如此，电流镜电路使第一晶体管的第一电流与第二晶体管的第二电流为第一预设比例，从而可以使得第二电流与第一电流的比值不受放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。且，第二晶体管的第二电流可以通过第一电流、电流镜电路中第三晶体管的尺寸和/或第四晶体管的尺寸进行调节控制。
在一些实施例中，所述电流镜电路，还包括：第一电阻，所述第一电阻一端连接所述电流镜电路的所述第二输出端，另一端与所述偏置电路的输出端相连接。
在一个实施例中，如图4所示，第一电阻为R1。所述第一电阻一端与所述电流镜电路的所述第二输出端相连接，另一端与所述偏置电路的输出端相连接，包括：
第一电阻一端与第四晶体管的第二端相连接，另一端与第二晶体管的第一端相连接。
这里，第一电阻，用于在第二晶体管和/或第四晶体管温度升高或降低时调节第二晶体管的第一端电流在第一预定范围内。
这里，第一预定范围可以根据用户或设计者根据个人经验确定，也可以根据预定的算法和/或模型确定，还可以根据历史数据确定。
示例性地，若上述实施例中的偏置电路应用于手机中，则第四晶体管的第一端电流在第一预定范围内可以为第四晶体管的第一端电流小于或等于3mA。
在一个实施例中，如图4所示，第一电阻为R1，第二晶体管为E2，第四晶体管为E4。
第二晶体管E2温度升高进而使得第二晶体管E2的基极电流升高，即偏置电流升高，偏置电流流经的第一电阻R1的电压升高，从而降低第二晶体管E2的基极电压，进而降低第二晶体管E2的基极电流；或者，第二晶体管E2温度降低时进而使得第二晶体管E2的基极电流降低，即偏置电流降低，偏置电流流经的第一电阻R1的电压降低，从而升高第二晶体管E2的基极电压，进而升高第二晶体管E2的基极电流。如此，第一电阻R1减少温度对偏置电流的影响，保持偏置电流的稳定，形成温度补偿。
且，第四晶体管E4温度升高进而使得第四晶体管E4的发射极电流升高，即偏置电流升高，偏置电流流经的第一电阻R1的电压升高，从而降低第四晶体管E4的发射极电压，进而降低第四晶体管E4的发射极电流；或者，温度降低时进而使得第四晶体管E4的发射极电流降低，即偏置电流降低，偏置电流流经的第一电阻R1的电压降低，从而升高第四晶体管E4的发射极电压，进而升高第四晶体管E4的发射极电流。如此，第一电阻R1减少温度对偏置电流的影响，保持偏置电流的稳定，形成温度补偿。
如此，通过第一电阻可以在第二晶体管和/或第四晶体管温度发生变化时，使得输入第二晶体管的第一端电流(即偏置电流)保持稳定，减少温度对偏置电流的影响，从而提升第二晶体管(即功率放大管)放大射频信号的性能。且，可以通过改变第四晶体管第一端电流从而改变第二晶体管第三端电流(静态电流)，而改变第一电阻的电阻大小可以改变第四晶体管第二端电流，进而改变第四晶体管第一端电流。这样，便可以通过改变第一电阻的电阻大小改变第二晶体管的静态电流。
在一些实施例中，所述偏置电路还包括：第二电阻，所述第二电阻一端与所述电流镜电路的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接。
在一些实施例中，如图5所示，第二电阻为R2。所述第二电阻一端与所述电流镜电流的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接，包括：
第二电阻一端与第三晶体管的第二端相连接，另一端与第一晶体管的第一端相连接。
这里，第二电阻，用于在第一晶体管和/或第三晶体管温度升高或降低时调节第一晶体管的第一端电流在第二预定范围内。
这里，第二预定范围可以根据用户或设计者根据个人经验确定，也可以根据预定的算法和/或模型确定，还可以根据历史数据确定。
在一个实施例中，如图5所示，第二电阻为R2，第一晶体管为E1，第三晶体管为E3。
第一晶体管E1温度升高进而使得第一晶体管E1的基极电流升高，即第三晶体管E3发射极电流升高，第三晶体管E3发射极电流流经的第二电阻R2的电压升高，从而降低第一晶体管E1的基极电压，进而降低第一晶体管E1的基极电流；或者，第一晶体管E1温度降低时进而使得第一晶体管E1的基极电流降低，即第三晶体管E3发射极电流降低，第三晶体管E3发射极电流流经的第二电阻R2的电压降低，从而升高第一晶体管E1的基极电压，进而升高第一晶体管E1的基极电流。如此，第二电阻R2减少温度对第一晶体管基极电流的影响，形成温度补偿。
且，第三晶体管E3温度升高进而使得第三晶体管E3的发射极电流升高，第三晶体管E3的发射极电流流经的第二电阻R2的电压升高，从而降低第三晶体管E3的发射极电压，进而降低第三晶体管E3的发射极电流；或者，第三晶体管E3温度降低进而使得第三晶体管E3的发射极电流降低，第三晶体管E3的发射极电流流经的第二电阻R2的电压降低，从而升高第三晶体管E3的发射极电压，进而升高第三晶体管E3的发射极电流。如此，第二电阻R2减少温度对第三晶体管E3的发射极电流的影响，形成温度补偿。
如此，通过第二电阻可以在第一晶体管和/或第三晶体管温度发生变化时，使得输入第一晶体管的第一端电流保持稳定，减少温度对该电流的影响，从而提升偏置电路的工作性能。且，可以通过改变第三晶体管第一端电流从而改变第一晶体管第三端电流(参考电流)，而改变第二电阻的电阻大小可以改变第三晶体管第二端电流，进而改变第三晶体管第一端电流。这样，便可以通过改变第二电阻的电阻大小改变第一晶体管的第三端电流。
在一些实施例中，所述电流镜电路的第一输出端的输出电流为第三电流，所述第二输出端的输出电流为第四电流，所述第三电流与所述第四电流为第二预设比例；
所述第一电阻与所述第二电阻为第三预设比例，所述第三预设比例与所述第二预设比例成反比。
在一个实施例中，如图6所示，电流镜电路的第一输出端的输出电流为第三晶体管的发射极电流，第二输出端的输出电流为第四晶体管的发射极电流。
所述第三电流与所述第四电流为第二预设比例，包括：
第四电流与第三电流的比值满足第二预设比例。
所述第一电阻与所述第二电阻为第三预设比例，包括：
第一电阻与第二电阻的比值满足第三预设比例。
如此，根据改变第一电阻与第二电阻的阻抗大小，可以调节电流镜电路第一输出端的输出电流和第二输出端的输出电流大小，操作简单便捷。
在一些实施例中，所述偏置电路还包括：恒流源；
所述恒流源的一端分别与第一电源、所述第四晶体管的第三端相连接，另一端分别与所述第一晶体管的第三端、所述第三晶体管的第一端相连接；
所述恒流源，用于提供所述第一电流。
在一个实施例中，如图6所示，恒流源的一端分别与第一电源Vbat、第四晶体管E4的集电极相连接，另一端分别与第一晶体管E1的集电极、第三晶体管E3的基极相连接；恒流源，用于提供第一电流给第一晶体管的集电极。
在一些实施例中，所述电流镜电路包括：第一电容；
所述第一电容的第一端与所述第四晶体管的第一端连接，所述第一电容的第二端接地。
在一个实施例中，如图7所示，第一电容为C1，第一电容C1的第一端分别与第三晶体管E3的基极、第三晶体管E3的集电极、第四晶体管E4的基极连接，第一电容C1的第二端接地。其中，第一电容C1，用于使得输入第四晶体管E4的第一射频信号输入至地，保证第四晶体管E4电压Vbe4的稳定从而提高放大电路的第二晶体管E2的线性度。
这里，第四晶体管E4电压Vbe4指示第四晶体管E4基极与发射极之间的电压。
示例性地，当输入第四晶体管E4的射频信号增大时，第四晶体管E4电压Vbe4减小；而第一电容C1维持Vbe4不变，则第二晶体管E2电压Vbe2升高，进而提高第二晶体管E2的偏置电压，从而提高第二晶体管E2的线性度。
如此，第一电容可以保证第四晶体管电压Vbe4的稳定，进而提高放大电路中第二晶体管(功率放大管)的线性度。
本申请实施例提供一种功率放大器，所述功率放大器包括：前述任一项实施例所述的偏置电路，以及与所述偏置电路连接的放大电路；其中，
所述放大电路，包括：第二晶体管，所述第二晶体管的第一端与所述偏置电路的输出端相连接，所述第二晶体管的第二端接地，所述第二晶体管的第三端与第二电源相连接。
在一些实施例中，第二晶体管为功率放大管，用于基于输入第一端的偏置电流将输入第一端的第一射频信号放大以获得第二射频信号经第三端输出。
在一个实施例中，如图7所示，第二晶体管E2为功率放大管，第二晶体管E2用于基于输入基极的基极电流将输入基极的第一射频信号放大以获得第二射频信号经集电极输出。其中，输入第二晶体管E2基极的基极电流为偏置电流，偏置电流用于为各级放大器提供直流工作点，使输入第二晶体管E2的射频信号的正负半波均得到均匀的放大，防止失真。
在一些实施例中，所述放大电路，还包括：射频信号输入端、第二电容及射频信号输出端；其中，
所述第二电容的一端与所述射频信号输入端相连接，另一端分别与所述第二晶体管的第一端、所述第一电阻的一端相连接；所述射频信号输出端与所述第二晶体管的第三端相连接；
所述射频信号输入端，用于获取射频信号；
所述第二电容，用于耦合所述射频信号以获得第一射频信号和隔离经所述偏置电路流出的直流电流；
所述射频信号输出端，用于输出经所述第二晶体管放大的所述第二射频信号。
在一个实施例中，如图7所示，射频信号输入端为Rfin，射频信号输出端为Rfout，第二电容为隔直电容C2；其中，第二电容C2的一端与射频信号输入端Rfin相连接，另一端分别与第二晶体管E2的基极、第一电阻R1的一端相连接；射频信号输出端Rfout与第二晶体管E2的集电极连接；
射频信号输入端Rfin，用于获取射频信号；
第二电容C2，用于耦合射频信号以获得第一射频信号和隔离偏置电路流出的直流电流；
射频信号输出端Rfout，用输出经第二晶体管E2放大后的第二射频信号。
如此，放大电路可以使得输入放大电路的射频信号放大至预定倍数的功率并输出。
在一些实施例中，所述放大电路，还包括：第三电容；其中，
所述第三电容的第一端用于与所述第二电源连接，所述第三电容的第二端接地；所述第三电容用于将泄露的所述第二射频信号输出至地。
在一个实施例中，如图7所示，第三电容为C3，第二电源为Vcc。第三电容C3的第一端分别用于与第二晶体管E2的集电极、第二电源Vcc连接，第三电容C3的第二端接地。其中，第三电容C3，用于将泄露的第二射频信号输出至地。
在一些实施例中，所述放大电路，还包括：电感；其中，
所述电感的一端与所述第二晶体管的集电极相连接，另一端分别与所述第二电源、所述第三电容的第一端相连接；
所述电感，用于阻隔所述第二射频信号。
需要说明的是，上述实施例中的第一电源、第二电源可以为同一个电源，也可以为不同电源。
示例1：
结合上述实施例，如图7所示，提供一种功率放大器，功率放大器，包括：偏置电路、放大电路；其中，偏置电路，包括：第一晶体管E1、第一电阻R1、第二电阻R2、电流镜电路、恒流源及第一电源Vbat；电流镜电路，包括：第三晶体管E3、第四晶体管E4、第一电容C1；放大电路，包括：第二晶体管E2、射频信号输入端Rfin、第二电容C2、射频信号输出端Rfout、第三电容C3、电感L1及第二电源Vcc。
第一晶体管E1的基极与第二电阻R2的一端连接，集电极与恒流源的一端连接，发射极接地。
第二晶体管E2的基极分别与第一电阻R1的一端、第二电容C2的第二端连接，集电极分别与射频信号输出端Rfout、电感L1的第一端连接，发射极接地。
第三晶体管E3的基极分别与第三晶体管E3的集电极、第一电容C1的第一端、第四晶体管E4的基极、恒流源的一端连接，发射极与第二电阻R2的另一端连接。
第四晶体管E4的集电极分别与恒流源的另一端、第一电源Vbat连接，发射极与第一电阻R1的另一端连接。
第一电容C1的第二端接地；第二电容2的第一端与射频信号输入端Rfin连接；第三电容C3的第一端分别与电感L1的第二端连接、第二电源Vcc连接，第二端接地。
第一电容C1，用于使得输入第四晶体管E4的第一射频信号输入至地，保证第四晶体管E4电压Vbe4的稳定从而提高放大电路的第二晶体管E2的线性度。
第二电容C2，用于耦合射频信号输入端Rfin获取的射频信号以获得第一射频信号和隔离第一电阻R1流出的直流电流。
第三电容C3，用于将泄露的第二射频信号输出至地。
第一电阻R1，用于在第二晶体管E2和/或第四晶体管E4温度升高或降低时调节第二晶体管E2的基极电流在第一预定范围内。
第二电阻R2，用于在第一晶体管E1和/或第三晶体管E4温度升高或降低时调节第一晶体管E1的第一端电流在第二预定范围内。
电感L1，用于阻隔第二射频信号。
如此，电流镜电路中第三晶体管与第四晶体管的连接关系，以使得第一晶体管的基极电流与第三晶体管的基极电流为第四预设比例，且第二晶体管的基极电流与第四晶体管的基极电流为第四预设比例；从而使第一晶体管的第一电流与第二晶体管的第二电流为第一预设比例，进而可以使得第二晶体管的第二电流与第一电流的比值不受放大倍数β的影响；而温度的变化对于晶体管放大倍数β影响较大，故可以使得第二晶体管的第二电流不受温度的影响。且，第二晶体管的第二电流可以通过第一电流、第一电阻、第二电阻、电流镜电路中第三晶体管的尺寸和/或第四晶体管的尺寸进行调节控制。
在一些实施例中，提供一种电子设备，所述电子设备包括：前述任意实施例提供的任一项所述偏置电路或者前述任意实施例提供的功率放大器。
本申请在本申请所提供的上述实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个模块或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本申请实施例方案的目的。
另外，在本申请各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分辨单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由上面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种偏置电路，其特征在于，所述偏置电路至少包括：第一晶体管、电流镜电路；
所述电流镜电路具有第一输出端、第二输出端，所述第一输出端与所述第一晶体管的第一端相连接，所述第二输出端用于连接放大电路中第二晶体管的第一端；以使所述第一晶体管的第一电流与所述第二晶体管的第二电流为第一预设比例；
所述第一晶体管的第二端接地，所述第一晶体管的第三端与第一电源相连接。
2.根据权利要求1所述的偏置电路，其特征在于，所述电流镜电路，还包括：第一电阻，所述第一电阻一端连接所述电流镜电路的所述第二输出端，另一端与所述偏置电路的输出端相连接。
3.根据权利要求2所述的偏置电路，其特征在于，所述偏置电路还包括：第二电阻，所述第二电阻一端与所述电流镜电路的所述第一输出端相连接，另一端与所述第一晶体管的第一端相连接。
4.根据权利要求3所述的偏置电路，其特征在于，
所述电流镜电路的第一输出端的输出电流为第三电流，所述第二输出端的输出电流为第四电流，所述第三电流与所述第四电流为第二预设比例；
所述第一电阻与所述第二电阻为第三预设比例，所述第三预设比例与所述第二预设比例成反比。
5.根据权利要求1所述的偏置电路，其特征在于，所述电流镜电路，包括：第三晶体管及第四晶体管；其中，
所述第三晶体管的第一端与所述第四晶体管的第一端相连接，所述第三晶体管的第二端与所述电流镜电路的第一输出端相连接，所述第三晶体管的第三端与所述第三晶体管的第一端相连接，并与所述第一电源相连接；
所述第四晶体管的第二端与所述电流镜电路的第二输出端相连接，所述第四晶体管的第三端与所述第一电源相连接。
6.根据权利要求5所述的偏置电路，其特征在于，所述偏置电路还包括：恒流源；
所述恒流源的一端分别与第一电源、所述第四晶体管的第三端相连接，另一端分别与所述第一晶体管的第三端、所述第三晶体管的第一端相连接；
所述恒流源，用于提供所述第一电流。
7.根据权利要求5所述的偏置电路，其特征在于，所述电流镜电路包括：第一电容；
所述第一电容的第一端与所述第四晶体管的第一端连接，所述第一电容的第二端接地。
8.根据权利要求1所述的偏置电路，其特征在于，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为N型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为源极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为漏极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为P型MOS管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为漏极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为源极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为BJT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为基极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极；
或者，
所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为IGBT管；所述第一晶体管的第一端、所述第二晶体管的第一端、所述第三晶体管的第一端以及所述第四晶体管的第一端为栅极；所述第一晶体管的第二端、所述第二晶体管的第二端、所述第三晶体管的第二端以及所述第四晶体管的第二端为发射极；所述第一晶体管的第三端、所述第二晶体管的第三端、所述第三晶体管的第三端以及所述第四晶体管的第三端为集电极。
9.一种功率放大器，其特征在于，所述功率放大器包括：权利要求1至8任一项所述的偏置电路，以及与所述偏置电路连接的放大电路；其中，
所述放大电路，包括：第二晶体管，所述第二晶体管的第一端与所述偏置电路的输出端相连接，所述第二晶体管的第二端接地，所述第二晶体管的第三端与第二电源相连接。
10.一种电子设备，其特征在于，所述电子设备包括：权利要求1至8任一项所述的偏置电路或者权利要求9所述的功率放大器。
CN202211739166.6A 2022-12-31 2022-12-31 偏置电路、功率放大器及电子设备 Pending CN116260400A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211739166.6A CN116260400A (zh) 2022-12-31 2022-12-31 偏置电路、功率放大器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211739166.6A CN116260400A (zh) 2022-12-31 2022-12-31 偏置电路、功率放大器及电子设备

Publications (1)

Publication Number Publication Date
CN116260400A true CN116260400A (zh) 2023-06-13

Family

ID=86685538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211739166.6A Pending CN116260400A (zh) 2022-12-31 2022-12-31 偏置电路、功率放大器及电子设备

Country Status (1)

Country Link
CN (1) CN116260400A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404651A (zh) * 2000-06-26 2003-03-19 皇家菲利浦电子有限公司 带有负阻抗消除的高频放大器电路
CN109150115A (zh) * 2018-08-01 2019-01-04 北京中科汉天下电子技术有限公司 一种射频功率放大器偏置电路
CN109959837A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种漏电检测电路
CN110808718A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子（北京）有限公司 一种高稳定性的射频功率放大器
CN111412997A (zh) * 2020-04-23 2020-07-14 无锡艾立德智能科技有限公司 一种具有像元失配校正功能的读出电路
CN111835296A (zh) * 2019-04-18 2020-10-27 三星电机株式会社 偏置电路、放大装置以及功率放大电路
US20200412304A1 (en) * 2019-06-27 2020-12-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN113271069A (zh) * 2021-05-14 2021-08-17 广东工业大学 一种射频功率放大器温度补偿偏置电路和射频功率放大器
CN114094950A (zh) * 2021-09-26 2022-02-25 深圳飞骧科技股份有限公司 射频功率放大器
US20220137659A1 (en) * 2020-11-02 2022-05-05 Texas Instruments Incorporated Low threshold voltage transistor bias circuit
CN217428086U (zh) * 2022-06-01 2022-09-13 深圳飞骧科技股份有限公司 温度补偿偏置电路和功率放大器
CN115314009A (zh) * 2022-08-26 2022-11-08 四川和芯微电子股份有限公司 应用于射频功率放大器的偏置电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404651A (zh) * 2000-06-26 2003-03-19 皇家菲利浦电子有限公司 带有负阻抗消除的高频放大器电路
CN109959837A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种漏电检测电路
CN109150115A (zh) * 2018-08-01 2019-01-04 北京中科汉天下电子技术有限公司 一种射频功率放大器偏置电路
CN110808718A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子（北京）有限公司 一种高稳定性的射频功率放大器
CN111835296A (zh) * 2019-04-18 2020-10-27 三星电机株式会社 偏置电路、放大装置以及功率放大电路
US20200412304A1 (en) * 2019-06-27 2020-12-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN111412997A (zh) * 2020-04-23 2020-07-14 无锡艾立德智能科技有限公司 一种具有像元失配校正功能的读出电路
US20220137659A1 (en) * 2020-11-02 2022-05-05 Texas Instruments Incorporated Low threshold voltage transistor bias circuit
CN113271069A (zh) * 2021-05-14 2021-08-17 广东工业大学 一种射频功率放大器温度补偿偏置电路和射频功率放大器
CN114094950A (zh) * 2021-09-26 2022-02-25 深圳飞骧科技股份有限公司 射频功率放大器
CN217428086U (zh) * 2022-06-01 2022-09-13 深圳飞骧科技股份有限公司 温度补偿偏置电路和功率放大器
CN115314009A (zh) * 2022-08-26 2022-11-08 四川和芯微电子股份有限公司 应用于射频功率放大器的偏置电路

Similar Documents

Publication Publication Date Title
US7439805B1 (en) Enhancement-depletion Darlington device
CN108011597B (zh) 包络跟踪电流偏置电路和功率放大器设备
CN115940837A (zh) 功率放大器及电子设备
JP3631060B2 (ja) 線形増幅器及びこれを用いた無線通信装置
US6897732B2 (en) Amplifier
US4893091A (en) Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier
CN113054915B (zh) 一种应用于射频功率放大器的温度补偿偏置电路
CN113162561A (zh) 用于对放大器的线性度进行补偿的前置补偿器
CN108462473B (zh) 功率放大模块
CN113922771A (zh) 一种高线性功率放大器的自适应偏置电路
TW200412714A (en) Radio frequency power amplifier active self-bias compensation circuit
JP2012249231A (ja) 電力増幅器
CN112152570B (zh) 功率放大电路
CN114157252A (zh) 一种功率放大电路及射频信号的处理方法
CN103888086A (zh) 电子系统、射频功率放大器及其偏压点自我调整方法
CN115580241B (zh) 一种功率放大器及其偏置电路
CN116260400A (zh) 偏置电路、功率放大器及电子设备
KR100865544B1 (ko) 증폭 장치, 증폭 시스템 및 증폭 방법
CN111711422A (zh) 一种功率放大器的电路
US20220060157A1 (en) Radio-frequency amplifier circuit
US20050083128A1 (en) [power amplifier with active bias circuit]
CN211791452U (zh) 一种功率放大器的控制电路
CN112825475A (zh) Rf放大器
US8305148B2 (en) Bias point setting for third order linearity optimization of class A amplifier
JP2021106376A (ja) 電力増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination